JP5250726B1 - 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 - Google Patents

抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 Download PDF

Info

Publication number
JP5250726B1
JP5250726B1 JP2013505271A JP2013505271A JP5250726B1 JP 5250726 B1 JP5250726 B1 JP 5250726B1 JP 2013505271 A JP2013505271 A JP 2013505271A JP 2013505271 A JP2013505271 A JP 2013505271A JP 5250726 B1 JP5250726 B1 JP 5250726B1
Authority
JP
Japan
Prior art keywords
voltage
resistance
nonvolatile memory
memory element
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013505271A
Other languages
English (en)
Other versions
JPWO2013080499A1 (ja
Inventor
賢 河合
一彦 島川
佳一 加藤
雄一郎 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013505271A priority Critical patent/JP5250726B1/ja
Application granted granted Critical
Publication of JP5250726B1 publication Critical patent/JP5250726B1/ja
Publication of JPWO2013080499A1 publication Critical patent/JPWO2013080499A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Abstract

リテンション特性の向上と動作ウィンドウの拡大とを両立可能とする抵抗変化型不揮発性記憶素子の書き込み方法を提供する。その抵抗変化型不揮発性記憶素子の書き込み方法では、“１”データ（ＬＲ）書き込みでは（Ｓ２でＮｏ）、抵抗変化型不揮発性記憶素子を中間抵抗状態に遷移させるための弱ＨＲ化電圧パルスセット（１９）を印加する弱ＨＲ化書き込み処理（弱書き込みステップＳ６０）を先ず実行し、引き続き、抵抗変化型不揮発性記憶素子を中間抵抗状態からＬＲ状態に遷移させるためのＬＲ化電圧パルスセット（１４）を印加するＬＲ書き込み処理を実行する（ＬＲ化のための通常書き込みステップＳ６）。

Description

本発明は、電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置に関する。
近年、高速動作が可能で、かつ、大記憶容量化に適した不揮発性記憶装置として、抵抗変化型不揮発性記憶素子（以下、単に「抵抗変化素子」ともいう。）で構成されたメモリセルを有する抵抗変化型不揮発性記憶装置（以下、単に「不揮発性記憶装置」ともいう。）の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応したデータを不揮発的に記憶することが可能な素子をいう。
抵抗変化素子を用いた不揮発性記憶装置として、互いに直交するように配置されたビット線とワード線との交点近傍の位置に、トランジスタと抵抗変化素子を直列に接続した、いわゆる１Ｔ１Ｒ型と呼ばれるメモリセルをマトリックス状にアレイ配置した不揮発性記憶装置が一般的に知られている。１Ｔ１Ｒ型において、２端子の抵抗変化素子の一端はビット線またはソース線に接続され、他の一端はトランジスタのドレインまたはソースに接続される。トランジスタのゲートはワード線に接続される。トランジスタの他の一端は抵抗変化素子の一端が接続されていないソース線またはビット線に接続される。ソース線は、ビット線またはワード線と平行に配置される。
また、別のメモリセルの構成として、互いに直交するように配置されたビット線とワード線との交点の位置に、ダイオードと抵抗変化素子とを直列に接続した、いわゆる１Ｄ１Ｒ型と呼ばれるクロスポイント型メモリセルをマトリックス状にアレイ配置した不揮発性記憶装置も一般的に知られている。
以下、代表的な従来の抵抗変化素子を説明する（特許文献１）。
特許文献１では、絶縁体膜（具体的には、アモルファスＧｄ２Ｏ３）と導体膜（具体的には、ＣｕＴｅ）から成るイオン伝導型抵抗変化素子で構成された可変抵抗素子が開示されている。
図１４は、特許文献１で示されている可変抵抗素子の断面の模式図である。可変抵抗素子５は、２つの電極１および２の間に導体膜３と絶縁体膜４とが積層された積層構造を持つ構成を備える。ここでは、導体膜３に用いる材料としては、例えば、Ｃｕ、Ａｇ、Ｚｎから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が開示されている。また、絶縁体膜４の材料としては、例えば、アモルファスＧｄ２Ｏ３、ＳｉＯ２等の絶縁体が開示されている。
図１４に示す可変抵抗素子５への書き込みについては、電極１の電位が電極２の電位よりも高くなる電圧を印加すると、金属元素のイオンが電極２に引き寄せられて、絶縁体膜４内に入っていく。そして、金属イオンが電極２まで到達すると、上下の電極１および電極２の間が導通して低抵抗化（ＬＲ化）する。このようにして、可変抵抗素子５へのデータの書き込み（ＬＲ化）が行われる。逆に、電極１の電位が電極２の電位よりも低くなる電圧を印加すると、金属元素がイオン化して電極１に引き寄せられて、絶縁体膜４から抜けていくため、上下の電極１および電極２の間の絶縁性が増して、高抵抗化（ＨＲ化）する。このようにして、可変抵抗素子５へのデータの消去（ＨＲ化）が行われる。
図１５Ａおよび図１５Ｂは、１回のデータ記録を行う場合に可変抵抗素子５に印加する電圧パルスの波形を示す図である。
図１５Ａは、書き込み（“１”データの記録）を行う場合のパルス波形を示す図である。ここでは、先ず、逆極性の電圧パルスとして消去電圧パルスＰＥを印加し、その後、記録すべき情報に対応する極性の電圧パルスＰＷを印加している。即ち、２つの電圧パルスＰＥおよびＰＷのセットにより、“１”データの記録を行う電圧パルスＰ１が構成されている。
図１５Ｂは、消去（“０”データの記録）を行う場合のパルス波形を示す図である。ここでは、先ず、逆極性の電圧パルスとして書き込み電圧パルスＰＷを印加し、その後、記録すべき情報に対応する極性の電圧パルスＰＥを印加している。即ち、２つの電圧パルスＰＷおよびＰＥのセットにより、“０”データの記録を行う電圧パルスＰ０が構成されている。
図１５Ａおよび図１５Ｂに示した電圧パルスＰ１およびＰ０を用いて、可変抵抗素子５にデータの記録を行うことにより、同じ極性の電圧パルスＰＷ或いはＰＥが連続する回数が２回以下に制限される。これにより、同一極性の電圧パルスＰＷ或いはＰＥが多数回連続して印加されることによる可変抵抗素子５の抵抗値の変化（ＬＲ状態が高抵抗方向に変動すること、ＨＲ状態が低抵抗方向に変動すること）を抑制することができ、書換え寿命が向上する。
特開２００７−４９３５号公報（図１、図２） 国際公開第２００８／１４９４８４号 国際公開第２００９／０５０８３３号
ここで、背景技術で開示された従来の技術をまとめると、特許文献１では、記録すべき情報に対応する一方の極性の電圧が可変抵抗素子に印加される前に、他方の極性の電圧を可変抵抗素子に印加することで書き換え寿命を向上させるデータ記録方法が開示されている。
そして、このような抵抗変化素子をメモリセルとして用いることで、例えばフラッシュメモリなど一般的に知られている不揮発性メモリに比べ、高速なメモリが構成できることが期待できる。
しかしながら、抵抗変化素子を用いたメモリセルにおいて、動作ウィンドウを拡大すべく、高抵抗化電圧パルスの振幅を大きくすると、低抵抗状態のリテンション特性（つまり、データ保持特性）が悪化し、逆に、低抵抗状態のリテンション特性がより良好となるように、より低い高抵抗化電圧パルスを印加すると、高抵抗状態の抵抗値が減少し、その結果、動作ウィンドウが低減し、信頼性が低下するという課題がある。つまり、従来の技術では、動作ウィンドウの拡大とリテンション特性の向上とがトレードオフの関係となり、これらを両立させることは困難であるという問題がある。なお、動作ウィンドウとは、高抵抗状態におけるメモリセルがとり得る抵抗値の最小値と低抵抗状態のメモリセルがとり得る抵抗値の最大値との差（抵抗変化動作における抵抗値のマージン）をいう。また、リテンション特性とは、データが壊れることなく長時間にわたって保持される能力（データ保持特性）をいう。
本発明は上記課題を解決するためになされたものであり、リテンション特性の向上と動作ウィンドウの拡大とを両立可能とする抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置を提供することを目的としている。
上記目的を達成するために、本発明に係る抵抗変化型不揮発性記憶素子の書き込み方法の一形態は、抵抗変化型不揮発性記憶素子の書き込み方法であって、前記抵抗変化型不揮発性記憶素子は、第１電圧のパルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から第２情報の記憶に用いられる第２抵抗状態へと変化し、前記第１電圧とは極性が異なる第２電圧のパルスが印加されると、前記第２抵抗状態から前記第１抵抗状態へと変化する特性を有し、前記書き込み方法は、前記抵抗変化型不揮発性記憶素子を前記第１抵抗状態から前記第２抵抗状態に変化せしめるためのステップとして、弱書き込みステップと、前記弱書き込みステップに続く通常書き込みステップとを含み、前記弱書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧と同極性で絶対値が異なる第３電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を前記第２抵抗状態にした後に、前記抵抗変化型不揮発性記憶素子に対して前記第２電圧と同極性で絶対値が小さい第４電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を、前記第１抵抗状態における抵抗値と前記第２抵抗状態における抵抗値との間の抵抗値をもつ中間抵抗状態に遷移させ、前記通常書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧のパルスを少なくとも１回印加することによって前記抵抗変化型不揮発性記憶素子を前記中間抵抗状態から前記第２抵抗状態に遷移させ、前記第４電圧の絶対値は、前記第３電圧の絶対値よりも小さい。
また、上記目的を達成するために、本発明に係る抵抗変化型不揮発性記憶装置の一形態は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に配設された抵抗変化層とを有する抵抗変化型不揮発性記憶素子と、前記抵抗変化型不揮発性記憶素子に情報を書き込む書き込み回路とを備え、前記抵抗変化型不揮発性記憶素子は、第１電圧のパルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から第２情報の記憶に用いられる第２抵抗状態へと変化し、前記第１電圧とは極性が異なる第２電圧のパルスが印加されると、前記第２抵抗状態から前記第１抵抗状態へと変化する特性を有し、前記書き込み回路は、前記抵抗変化型不揮発性記憶素子を前記第１抵抗状態から前記第２抵抗状態に変化せしめるために、弱書き込みステップと、前記弱書き込みステップに続く通常書き込みステップとを実行し、前記弱書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧と同極性で絶対値が異なる第３電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を前記第２抵抗状態にした後に、前記抵抗変化型不揮発性記憶素子に対して前記第２電圧と同極性で絶対値が小さい第４電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を、前記第１抵抗状態における抵抗値と前記第２抵抗状態における抵抗値との間の抵抗値をもつ中間抵抗状態に遷移させ、前記通常書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧のパルスを少なくとも１回印加することによって前記抵抗変化型不揮発性記憶素子を前記中間抵抗状態から前記第２抵抗状態に遷移させ、前記第４電圧の絶対値は、前記第３電圧の絶対値よりも小さい。
本発明により、動作ウィンドウの拡大とリテンション特性の向上の両立化が可能となり、抵抗変化型不揮発性記憶装置の信頼性が大幅に向上可能となる。
よって、高速動作が可能で、かつ、大記憶容量化に適した抵抗変化型不揮発性記憶装置の提供が待望される今日において、本発明の実用的意義は極めて大きい。
図１Ａは、本発明の高抵抗（ＨＲ）化ベリファイ書き込みの動作を説明するＨＲ化書き込みフロー図である。 図１Ｂは、本発明の低抵抗（ＬＲ）化ベリファイ書き込みの動作を説明するＬＲ化書き込みフロー図である。 図１Ｃは、本発明のメモリセルアレイの全ビットをＨＲ状態とＬＲ状態に書き換えた場合における、平均ＨＲ抵抗値と平均ＬＲ抵抗値のＨＲ化電圧ＶＨ依存性を示す特性図である。 図１Ｄは、本発明のメモリセルアレイ全ビットをＬＲ状態にセットした場合の１５０℃で６６時間のリテンションにおける平均ＬＲ電流変化量のＨＲ化電圧ＶＨ依存性を示す特性図である。 図２は、本発明のＨＲ化ベリファイ書き込みとＬＲ化ベリファイ書き込みを繰返し交互に実施した場合における書き換え電圧の動作点を説明するための図である。 図３は、本発明に係る抵抗変化型不揮発性記憶素子の弱ＨＲ化経由ＬＲ化ベリファイ書き込みの動作を説明するＬＲ化書き込みフロー図である。 図４Ａは、本発明の弱ＨＲ化経由ＬＲ化ベリファイ書き込みを実施した場合における動作ウィンドウの効果を説明するための図である。 図４Ｂは、本発明の弱ＨＲ化経由ＬＲ化ベリファイ書き込みを実施した場合におけるＬＲリテンション特性向上の効果を説明するための図である。 図５は、本発明の弱ＨＲ化経由ＬＲ化ベリファイ書き込みを実施した場合における書き換え電圧の動作点を説明するための図である。 図６は、本発明の弱ＨＲ化経由ＬＲ化ベリファイ書き込みを実施した場合における平均ＬＲ電流の減少量の弱ＨＲ化電圧ＶＨｗへの依存性を示す特性図である。 図７は、本発明におけるメモリセルのパルスＶＲ特性を示す図である。 図８は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の構成図である。 図９は、本発明の実施の形態に係るセンスアンプの構成の一例を示す回路図である。 図１０は、本発明の実施の形態に係るセンスアンプにおける判定レベルを説明するための図である。 図１１は、本発明の実施の形態に係る各動作における設定電圧を説明するための図である。 図１２Ａは、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の動作タイミングを示す図（ＬＲ化書き込みにおける弱ＨＲ化電圧パルスセットの印加のタイミングチャート）である。 図１２Ｂは、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の動作タイミングを示す図（弱ＨＲ化電圧パルスセットを印加した後のＬＲ化書き込みにおけるＬＲ化電圧パルスセットの印加のタイミングチャート）である。 図１２Ｃは、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の動作タイミングを示す図（ＨＲ化電圧パルスセットの印加のタイミングチャート）である。 図１２Ｄは、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の動作タイミングを示す図（データの読み出しサイクルのタイミングチャート）である。 図１３は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置における書き込みフロー図である。 図１４は、従来の可変抵抗素子の断面の模式図である。 図１５Ａは、従来の可変抵抗素子に対して書き込みを行う場合のパルス波形を示す図である。 図１５Ｂは、従来の可変抵抗素子に対して消去を行う場合のパルス波形を示す図である。 図１６は、従来の抵抗変化素子を用いた１Ｔ１Ｒ型メモリセルの構成を示す模式図である。
（本発明の基礎となった知見）
本願発明者らは、上記開示内容を踏まえ、抵抗変化型不揮発性記憶装置の１つとして、遷移金属の一つであるタンタル（Ｔａ）を用い、その酸素不足型の酸化物（酸化タンタル）の抵抗変化層とスイッチ素子とでメモリセルを構成した抵抗変化型不揮発性記憶装置を検討している。
ここで、酸素不足型の酸化物とは、酸素が化学量論的組成から不足した酸化物をいう。
ここで、本発明の課題を説明するための準備として、酸素不足型のＴａ酸化物（ＴａＯｘ、０＜ｘ＜２．５）を抵抗変化層とする抵抗変化素子について、実験で得られたいくつかの特性を説明する。なお、これらの詳細は関連特許である特許文献２および特許文献３に開示されている。
図１６は、従来の抵抗変化素子を用いた１Ｔ１Ｒ型メモリセルの構成（１ビット分の構成）を示す模式図である。図１６に示されるように、１Ｔ１Ｒ型メモリセルは、通常、ＮＭＯＳトランジスタ１０４と抵抗変化素子１００とから構成されている。
図１６に示されるように、抵抗変化素子１００は、下部電極１００ａ、第１の抵抗変化層（ここでは、前記酸素不足型のＴａ酸化物から構成される低抵抗なタンタル酸化物層（ＴａＯｘ、０＜ｘ＜２．５））１００ｂ−１と第２の抵抗変化層（ここでは、高抵抗なタンタル酸化物層（ＴａＯｙ、ｘ＜ｙ））１００ｂ−２とを積層して構成される抵抗変化層１００ｂ、および上部電極１００ｃが積層されて形成さている。下部電極１００ａから下部電極端子１０５が引き出され、上部電極１００ｃから上部電極端子１０２が引き出されている。また、選択トランジスタ（つまり、スイッチ素子の一例）であるＮＭＯＳトランジスタ１０４は、ゲート端子１０３を備える。抵抗変化素子１００の下部電極端子１０５とＮＭＯＳトランジスタ１０４のソースまたはドレイン（Ｎ＋拡散）領域が直列に接続され、抵抗変化素子１００と接続されていない他方のドレインまたはソース（Ｎ＋拡散）領域は、下部端子１０１として引き出され、基板端子は、接地電位に接続されている。ここでは、高抵抗な第２の抵抗変化層１００ｂ−２を、ＮＭＯＳトランジスタ１０４と反対側の上部電極端子１０２側に配置している。
ここで、上部電極１００ｃの材料としては、関連特許である上記特許文献３に開示されている様に、例えば、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｎｉ（ニッケル）、Ｗ（タングステン）またはＣｕ（銅）などが使用できる。また、上記特許文献３には、抵抗変化層１００ｂの構成元素であるＴａよりも標準電極電位が高い電極材料と抵抗変化層との界面付近で抵抗変化が起こりやすく、逆に標準電極電位がＴａよりも低い電極材料では、抵抗変化が起こりにくくなっており、さらに、電極材料と抵抗変化層を構成する金属の標準電極電位の差が大きいほど抵抗変化が起こりやすく、差が小さくなるにつれて、抵抗変化が起こりにくくなっていることが開示されている。なお、一般に、標準電極電位は、酸化され易さの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすい事を意味する。特に、標準電極電位が高いＰｔ、Ｉｒを電極に用いた場合が、良好な抵抗変化動作が得られ、望ましい。
また、図１６に示されたメモリセルでは、上部電極端子１０２を基準として下部端子１０１に所定電圧（例えば、第１のしきい値電圧）以上の電圧（低抵抗化電圧パルス）が印加された場合、上部電極１００ｃ界面近傍で還元が起こり、抵抗変化素子１００は低抵抗状態に遷移し、一方、下部端子１０１を基準として上部電極端子１０２に別の所定電圧（例えば、第２のしきい値電圧）以上の電圧（高抵抗化電圧パルス）が印加された場合、上部電極１００ｃ界面近傍で酸化が起こり、抵抗変化素子１００は高抵抗状態に遷移する。ここで、低抵抗化電圧パルスの印加方向を負電圧方向と定義し、高抵抗化電圧パルスの印加方向を正電圧方向と定義する。
しかしながら、上述したように、抵抗変化素子を用いたメモリセルにおいて、動作ウィンドウを拡大すべく、高抵抗化電圧パルスの振幅を大きくすると、低抵抗状態のリテンション特性（つまり、データ保持特性）が悪化し、逆に、低抵抗状態のリテンション特性がより良好となるように、より低い高抵抗化電圧パルスを印加すると、高抵抗状態の抵抗値が減少し、その結果、動作ウィンドウが低減し、信頼性が低下するという課題がある。つまり、従来の技術では、動作ウィンドウの拡大とリテンション特性の向上とがトレードオフの関係となり、これらを両立させることは困難であるという問題がある。なお、動作ウィンドウとは、高抵抗状態におけるメモリセルがとり得る抵抗値の最小値と低抵抗状態のメモリセルがとり得る抵抗値の最大値との差（抵抗変化動作における抵抗値のマージン）をいう。また、リテンション特性とは、データが壊れることなく長時間にわたって保持される能力（データ保持特性）をいう。
以下、本発明の課題について詳細に説明する。ここでは、図１６に示すような、上部電極１００ｃがＩｒ（イリジウム）、下部電極１００ａがＴａＮ（窒化タンタル）、第１の抵抗変化層１００ｂ−１がタンタル酸化物層（ＴａＯｘ、０＜ｘ＜２．５）、第２の抵抗変化層１００ｂ−２がタンタル酸化物層（ＴａＯｙ、ｘ＜ｙ）で構成される抵抗変化素子１００から構成される１Ｔ１Ｒ型メモリセルについて、書き込み特性とリテンション特性を示し、その課題を説明する。
ここで、実験に用いたサンプルは、抵抗変化層１００ｂの面積が０．２５μｍ２（＝０．５μｍ×０．５μｍ）であり、下部電極１００ａに接する第１の抵抗変化層１００ｂ−１（ＴａＯｘ：ｘ＝１．５４、膜厚：３０ｎｍ）、および上部電極１００ｃに接する第２の抵抗変化層１００ｂ−２（ＴａＯｙ：ｙ＝２．４７、膜厚：６ｎｍ）を有している。スイッチ素子であるＮＭＯＳトランジスタ１０４は、ゲート幅Ｗが０．４４μｍ、ゲート長Ｌが０．１８μｍ、およびゲート絶縁膜の膜厚Ｔｏｘが３．５ｎｍである。
第２の抵抗変化層１００ｂ−２（ＴａＯ２．４７）は、上部電極１００ｃの製造工程前に、スパッタリングにより成膜された第１の抵抗変化層１００ｂ−１（ＴａＯ１．５４）の上にスパッタリングにより成膜され、第１の抵抗変化層１００ｂ−１（ＴａＯ１．５４）と比べて酸素含有率が高く、つまり、抵抗値が非常に高く絶縁体に近い構造をもつ。よって、抵抗変化動作するためには最初に一定のフォーミング電圧を所定時間印加し第２の抵抗変化層１００ｂ−２中に導電パスを形成することが必要である。
ところで、図１６に示した抵抗変化素子１００を用いた１Ｔ１Ｒ型メモリセルを行列状に並べたメモリセルアレイ（例えば、６４ｋｂｉｔ）について、図１Ａに示す高抵抗（ＨＲ）化ベリファイ書き込み（つまり、ベリファイを伴う高抵抗化書き込み）をメモリセルアレイ全ビットに実施した。また、図１Ｂに示す低抵抗（ＬＲ）化ベリファイ書き込み（つまり、ベリファイを伴う低抵抗化書き込み）をメモリセルアレイの全ビットに実施した。そして、メモリセルアレイの全ビットをＨＲ状態とＬＲ状態に書き換えた場合における、平均ＨＲ抵抗値と平均ＬＲ抵抗値のＨＲ化電圧ＶＨ依存性を示す特性図を図１Ｃに、また、メモリセルアレイの全ビットを低抵抗（ＬＲ）状態にセットした場合の１５０℃で６６時間のリテンション特性評価における平均ＬＲ電流の減少量のＨＲ化電圧ＶＨ依存性を示す特性図を図１Ｄに示す。ここで、平均ＬＲ電流の減少量とは、リテンションの前後において、低抵抗状態にあるメモリセルが一定電圧の印加の下で流れる電流が減少した程度、言い換えると、低抵抗状態における抵抗値の増加度である。この値は、低抵抗状態におけるリテンション特性の劣化度を示す。
なお、この１Ｔ１Ｒ型メモリセルを行列状に並べたメモリセルアレイを備えた不揮発性記憶装置は、これらの動作を実現するような回路で構成されており、主要部分については後述でも説明するため、ここでは詳細は省略する。また、本明細書では、メモリセルの高抵抗化（または低抵抗化）とは、厳密には、メモリセルに含まれる抵抗変化素子（つまり、抵抗変化型不揮発性記憶素子）が高抵抗化（または低抵抗化）することを意味する。
図１Ａは、任意の１ビットのＨＲ化ベリファイ書き込みの動作を説明するＨＲ化書き込みフロー図である。図１６に示した１Ｔ１Ｒ型メモリセルにおいて、高抵抗（ＨＲ）化電圧パルスセット１３を印加し、その後、書き込み対象セルのセル電流が所定のＨＲセル電流レベルよりも少なくなったかどうか（つまり、ＨＲ化書き込みが完了したかどうか）を判定する（ＨＲ化ベリファイＳ１）。ここで、もし、ＨＲ化ベリファイＳ１の判定がフェイル（Ｆａｉｌ）した場合、再度、高抵抗化電圧パルスセット１３が書き込み対象セルに印加され、ＨＲ化ベリファイＳ１の判定が行われる。この動作は、以降、ＨＲ化ベリファイＳ１の判定でパス（Ｐａｓｓ）となるまで繰り返される。
ここで、ＨＲ化電圧パルスセット１３は、例えば、図１６に示すメモリセルのゲート端子１０３にゲート電圧ＶＧ＝２．４Ｖを印加し、下部端子１０１に＋１．０Ｖの電圧印加（このとき、上部電極端子１０２には、接地電位を印加）する負電圧のプレ電圧パルス１５（プレ電圧Ｖｐｈ＝−１．０Ｖ、パルス幅５０ｎｓ）と、ゲート端子１０３にゲート電圧ＶＧ＝２．４Ｖを印加し、上部電極端子１０２にＨＲ化電圧ＶＨ（例えば、＋１．８Ｖ〜＋２．４Ｖ）の電圧印加（このとき、下部端子１０１には、接地電位を印加）する正電圧の高抵抗（ＨＲ）化電圧パルス１６（ＨＲ化電圧ＶＨ、パルス幅５０ｎｓ）の２パルスから構成されている。
なお、このように、抵抗変化素子を高抵抗化する際に通常の高抵抗（ＨＲ）化電圧パルス１６の直前に高抵抗化電圧とは逆極性の弱い電圧パルス（負電圧のプレ電圧パルス１５）を印加する（いわゆる弱反転書き込みをする）理由は、高抵抗化後における抵抗変化素子の抵抗値をより増加させる（高抵抗化能力をより高くする）ためである。これにより、動作ウィンドウが拡大される。
図１Ｂは、任意の１ビットのＬＲ化ベリファイ書き込みの動作を説明するＬＲ化書き込みフロー図である。図１６に示した１Ｔ１Ｒ型メモリセルにおいて、低抵抗（ＬＲ）化電圧パルスセット１４を印加し、その後、書き込み対象セルのセル電流が所定のＬＲセル電流レベルよりも多くなったかどうか（つまり、ＬＲ化書き込みが完了したかどうか）を判定する（ＬＲ化ベリファイＳ２）。ここで、もし、ＬＲ化ベリファイＳ２の判定がフェイル（Ｆａｉｌ）した場合、再度、低抵抗化電圧パルスセット１４が書き込み対象セルに印加され、ＬＲ化ベリファイＳ２の判定が行われる。この動作は、以降、ＬＲ化ベリファイＳ２の判定でパス（Ｐａｓｓ）となるまで繰り返される。
ここで、ＬＲ化電圧パルスセット１４は、例えば、図１６に示すメモリセルのゲート端子１０３にゲート電圧ＶＧ＝２．４Ｖを印加し、上部電極端子１０２に＋１．１Ｖの電圧印加（このとき、下部端子１０１には、接地電位を印加）する正電圧のプレ電圧パルス１７（プレ電圧Ｖｐｌ＝＋１．１Ｖ、パルス幅５０ｎｓ）と、ゲート端子１０３にゲート電圧ＶＧ＝２．４Ｖを印加し、下部端子１０１に＋２．４Ｖの電圧印加（このとき、上部電極端子１０２には、接地電位を印加）する負電圧の低抵抗（ＬＲ）化電圧パルス１８（ＬＲ化電圧ＶＬ＝−２．４Ｖ，パルス幅５０ｎｓ）の２パルスから構成されている。
なお、このように、抵抗変化素子を低抵抗化する際に通常の低抵抗（ＬＲ）化電圧パルス１８の直前に低抵抗化電圧とは逆極性の弱い電圧パルス（正電圧のプレ電圧パルス１７）を印加する（いわゆる弱反転書き込みをする）理由は、低抵抗化後における抵抗変化素子の抵抗値をより低下させる（低抵抗化能力をより高くする）ためである。これにより、動作ウィンドウが拡大される。
図１Ｃにおいて、縦軸は、メモリセルの抵抗値である。ここで、抵抗値測定は、図１６のメモリセルのゲート端子１０３にゲート電圧ＶＧ＝１．８Ｖを印加し、上部電極端子１０２に＋０．４Ｖの電圧を印加（このとき、下部端子１０１には、接地電位を印加）して測定した。本図には、メモリセルアレイの全ビットをＨＲ状態にセットした場合の平均ＨＲ抵抗値、および、メモリセルアレイの全ビットをＬＲ状態にセットした場合の平均ＬＲ抵抗値がプロットされている。また横軸は、ＨＲ化電圧ＶＨである。ここでは、ＬＲ化電圧ＶＬを固定したまま、ＨＲ化電圧ＶＨを高くしていったときの平均ＨＲ抵抗値、および、平均ＬＲ抵抗値がプロットされている。
図１Ｃに示すように、ＬＲ化電圧ＶＬ（−２．４Ｖ）を固定したまま、ＨＲ化電圧ＶＨを高くすると、平均ＨＲ抵抗値は、単調増加するが、平均ＬＲ抵抗値はほとんど変わらないため、動作ウィンドウは単調増加する。つまり、本図から、ＨＲ化電圧ＶＨを高くすることで、動作ウィンドウを拡大できることが分かる。
図１Ｄにおいて、縦軸は、１５０℃で６６時間放置後の平均ＬＲ電流の減少量であり、横軸は、図１Ｃと同一である。ここで電流測定は、図１６のメモリセルのゲート端子１０３にゲート電圧ＶＧ＝１．８Ｖを印加し、上部電極端子１０２に＋０．４Ｖの読み出し電圧を印加（このとき、下部端子１０１には、接地電位（０Ｖ）を印加）して測定した。また、ＬＲ化電圧ＶＬを固定したまま、ＨＲ化電圧ＶＨを高くしていったときの平均ＬＲ電流の減少量をプロットしている。
図１Ｄに示すように、ＬＲ化電圧ＶＬ（−２．４Ｖ）を固定したまま、ＨＲ化電圧ＶＨを高くすると、平均ＬＲ電流の減少量は、単調増加し、ＬＲリテンション特性は、悪化する。つまり、本図から、ＨＲ化電圧ＶＨを高くすることで、低抵抗状態におけるリテンション特性が悪化することが分かる。
このように、ＨＲ化電圧ＶＨとＬＲ化電圧ＶＬ（−２．４Ｖ）の書き換え電圧バランスについて、動作ウィンドウを拡大するためにＨＲ化電圧ＶＨを高くすると、リテンション特性に与えるＨＲ化電圧ＶＨの影響の方が大きくなり、ＬＲリテンション特性が悪化してしまう。
図２は、図１Ａに示したＨＲ化ベリファイ書き込みと図１Ｂに示したＬＲ化ベリファイ書き込みを繰り返し交互に実施した場合における、書き換え電圧の動作点を説明するための図である。
図２において、横軸は、印加した負電圧の絶対値であり、縦軸は、印加した正電圧の絶対値である。図２では、点Ｂは、図１Ｃ、Ｄの点Ｂに対応し、高抵抗化電圧パルスセット１３として、先ずプレ電圧Ｖｐｈ（−１．０Ｖ）を印加し、その後、ＨＲ化電圧ＶＨ（＋２．０Ｖ）を印加するＨＲ化時の動作点を示す。点Ｃは、図１Ｃおよび図１Ｄの点Ｃに対応し、高抵抗化電圧パルスセット１３として、先ずプレ電圧Ｖｐｈ（−１．０Ｖ）を印加し、その後、ＨＲ化電圧ＶＨ（＋２．４Ｖ）を印加するＨＲ化時の動作点を示す。点Ａは、低抵抗化電圧パルスセット１４として、先ずプレ電圧Ｖｐｌ（＋１．１Ｖ）を印加し、その後、ＬＲ化電圧ＶＬ（−２．４Ｖ）を印加するＬＲ化時の動作点を示している。
図２に示された点Ｂと点Ａの動作点間でメモリセルを動作させると、ＬＲリテンション特性は平均ＬＲ電流の減少量が比較的小さくなり、良好だが、ＨＲ化電圧ＶＨ（２．０Ｖ）は若干低いため、動作ウィンドウが狭くなってしまう。
一方、点Ｃと点Ａの動作点間でメモリセルを動作させると、動作ウィンドウは拡大するが、ＨＲ化電圧ＶＨを２．０Ｖから２．４Ｖに高めたことにより、ＬＲ化電圧ＶＬ（−２．４Ｖ）との書き換え電圧バランスにおいて、リテンション特性に与えるＨＲ化電圧の影響の方が大きくなり、ＬＲ状態のリテンション特性は悪化する。
このように、ＨＲ化電圧ＶＨに対して、動作ウィンドウとＬＲリテンション特性は、トレードオフの関係にあり、一義的にＨＲ化電圧ＶＨとＬＲ化電圧ＶＬの適正な組み合わせ（つまり、２つの動作点）を見出すのは、非常に困難であるということがわかった。
そこで、本願の発明者らは、このような事情を鑑みて、高抵抗状態にある抵抗変化素子を低抵抗状態に遷移させる場合には、高抵抗状態にある抵抗変化素子に対して低抵抗化電圧パルスを印加して低抵抗状態に遷移させる前に、一旦、弱い高抵抗（弱ＨＲ）状態（つまり、新たな動作点）を経由させる弱高抵抗化電圧パルスセットを印加することにより、リテンション特性の向上と動作ウィンドウの拡大の両立が可能になる抵抗変化型不揮発性記憶素子の新たな書き込み方法の検討を行った。ここで、弱い高抵抗（弱ＨＲ）状態とは、２つの抵抗状態（第１抵抗状態、第２抵抗状態）を可逆的に遷移する抵抗変化型不揮発性記憶素子が、第１抵抗状態における抵抗値と第２抵抗状態における抵抗値との間の抵抗値をもつ中間抵抗状態である。
より詳しくは、本発明に係る抵抗変化型不揮発性記憶素子の書き込み方法の一形態は、抵抗変化型不揮発性記憶素子の書き込み方法であって、前記抵抗変化型不揮発性記憶素子は、第１電圧のパルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から第２情報の記憶に用いられる第２抵抗状態へと変化し、前記第１電圧とは極性が異なる第２電圧のパルスが印加されると、前記第２抵抗状態から前記第１抵抗状態へと変化する特性を有し、前記書き込み方法は、前記抵抗変化型不揮発性記憶素子を前記第１抵抗状態から前記第２抵抗状態に変化せしめるためのステップとして、弱書き込みステップと、前記弱書き込みステップに続く通常書き込みステップとを含み、前記弱書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧と同極性で絶対値が異なる第３電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を前記第２抵抗状態にした後に、前記抵抗変化型不揮発性記憶素子に対して前記第２電圧と同極性で絶対値が小さい第４電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を、前記第１抵抗状態における抵抗値と前記第２抵抗状態における抵抗値との間の抵抗値をもつ中間抵抗状態に遷移させ、前記通常書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧のパルスを少なくとも１回印加することによって前記抵抗変化型不揮発性記憶素子を前記中間抵抗状態から前記第２抵抗状態に遷移させ、前記第４電圧の絶対値は、前記第３電圧の絶対値よりも小さい。
これにより、抵抗変化型不揮発性記憶素子を第１抵抗状態から第２抵抗状態に変化せしめるときに、単に通常書き込みステップを実施するのではなく、一旦、弱書き込みステップで抵抗変化型不揮発性記憶素子を中間抵抗状態にセットした後に通常書き込みステップで第２抵抗状態に遷移させる。よって、抵抗変化型不揮発性記憶素子は、第１抵抗状態から第２抵抗状態に遷移するのではなく、第１抵抗状態よりも第２抵抗状態に近い中間抵抗状態から第２抵抗状態に遷移するので、より深い第２抵抗状態に遷移する。その結果、動作ウィンドウを維持したまま、第２抵抗状態におけるリテンション特性が改善される。
たとえば、ＬＲ書き込み前に弱ＨＲ書き込みを１度実施する。これにより、ＬＲ化時には、一旦弱ＨＲ状態に遷移させ、その後のＬＲ化書き込みで書き込み電圧バランスをＬＲ化方向にシフトさせることができる。その結果、相対的にＬＲ化能力を向上できるようになり、リテンション特性が向上される。一方、ＨＲ化時には、十分高いＨＲ化電圧で書き込みができるようになり、ＨＲにおける抵抗値が増加し、動作ウィンドウの拡大も同時に可能となる。その結果、動作ウィンドウの拡大とリテンション特性の両立化が可能となり、不揮発性記憶装置の信頼性が大幅に向上される。
ここで、前記第３電圧の絶対値は、前記第１電圧の絶対値より小さくてもよい。これにより、弱書き込みステップでは、通常書き込みステップでの電圧（第１電圧）よりも絶対値が小さい電圧（第３電圧）が用いられるので、通常書き込みステップよりも小さい消費電流で弱書き込みステップが行われる。
また、前記通常書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して、前記第２電圧と極性が同じで、かつ、前記第４電圧よりも絶対値が小さい第５電圧のパルスを印加した後に、前記第１電圧のパルスを印加してもよい。
これにより、通常書き込みステップにおいて、通常の電圧のパルスを印加する前に、極性が異なる弱い電圧のパルスによる書き込み（弱反転書き込み）が行われるので、書き込み能力が向上され、動作ウィンドウが拡大される。
また、さらに、前記通常書き込みステップの後に、前記第２抵抗状態への書き込みが完了したか否かを判定する判定ステップを含み、前記通常書き込みステップと前記判定ステップとは、前記判定ステップで前記第２抵抗状態への書き込みが完了したと判定されるまで、繰り返してもよい。
これにより、第２抵抗状態への書き込みが完了するまで通常書き込みが繰り返され、不完全な書き込みが回避される。
また、上記目的を達成するために、本発明に係る抵抗変化型不揮発性記憶装置の一形態は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に配設された抵抗変化層とを有する抵抗変化型不揮発性記憶素子と、前記抵抗変化型不揮発性記憶素子に情報を書き込む書き込み回路とを備え、前記抵抗変化型不揮発性記憶素子は、第１電圧のパルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から第２情報の記憶に用いられる第２抵抗状態へと変化し、前記第１電圧とは極性が異なる第２電圧のパルスが印加されると、前記第２抵抗状態から前記第１抵抗状態へと変化する特性を有し、前記書き込み回路は、前記抵抗変化型不揮発性記憶素子を前記第１抵抗状態から前記第２抵抗状態に変化せしめるために、弱書き込みステップと、前記弱書き込みステップに続く通常書き込みステップとを実行し、前記弱書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧と同極性で絶対値が異なる第３電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を前記第２抵抗状態にした後に、前記抵抗変化型不揮発性記憶素子に対して前記第２電圧と同極性で絶対値が小さい第４電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を、前記第１抵抗状態における抵抗値と前記第２抵抗状態における抵抗値との間の抵抗値をもつ中間抵抗状態に遷移させ、前記通常書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧のパルスを少なくとも１回印加することによって前記抵抗変化型不揮発性記憶素子を前記中間抵抗状態から前記第２抵抗状態に遷移させ、前記第４電圧の絶対値は、前記第３電圧の絶対値よりも小さい。
これにより、抵抗変化型不揮発性記憶素子を第１抵抗状態から第２抵抗状態に変化せしめるときに、一旦、弱書き込みステップで抵抗変化型不揮発性記憶素子を中間抵抗状態にセットした後に通常書き込みステップで第２抵抗状態に遷移させる。よって、抵抗変化型不揮発性記憶素子は、第１抵抗状態から第２抵抗状態に遷移するのではなく、第１抵抗状態よりも第２抵抗状態に近い中間抵抗状態から第２抵抗状態に遷移するので、より深い第２抵抗状態に遷移する。その結果、動作ウィンドウを維持したまま、第２抵抗状態におけるリテンション特性が改善される。
ここで、前記第３電圧の絶対値は、前記第１電圧の絶対値より小さくてもよい。これにより、弱書き込みステップでは、通常書き込みステップでの電圧（第１電圧）よりも絶対値が小さい電圧（第３電圧）が用いられるので、通常書き込みステップよりも小さい消費電流で弱書き込みステップが行われる。
また、前記通常書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して、前記第２電圧と極性が同じで、かつ、前記第４電圧よりも絶対値が小さい第５電圧のパルスを印加した後に、前記第１電圧のパルスを印加してもよい。
これにより、通常書き込みステップにおいて、通常の電圧のパルスを印加する前に、極性が異なる弱い電圧のパルスによる書き込み（弱反転書き込み）が行われるので、書き込み能力が向上され、動作ウィンドウが拡大される。
また、さらに、前記抵抗変化型不揮発性記憶素子の情報を読み出す読み出し回路と、前記書き込み回路と前記読み出し回路とを制御するとともに、前記読み出し回路によって読み出された情報を参照することで、前記書き込み回路による前記通常書き込みステップの後に前記第２抵抗状態への書き込みが完了したか否かを判定する制御回路とを備え、前記制御回路は、前記第２抵抗状態への書き込みが完了したと判定できるまで、前記書き込み回路による前記抵抗変化型不揮発性記憶素子の前記第１抵抗状態から前記第２抵抗状態への書き込みと、前記判定とを繰り返すように、前記書き込み回路と前記読み出し回路とを制御してもよい。
これにより、第２抵抗状態への書き込みが完了するまで通常書き込みが繰り返され、不完全な書き込みが回避される。
また、前記抵抗変化型不揮発性記憶素子は、当該抵抗変化型不揮発性記憶素子と直列接続され、導通状態または非導通状態になる選択素子とともにメモリセルを構成し、前記書き込み回路は、前記メモリセルに含まれる前記抵抗変化型不揮発性記憶素子に対して、前記弱書き込みステップおよび前記通常書き込みステップを実行してもよい。
これにより、メモリセルを構成する抵抗変化型不揮発性記憶素子に対して、リテンション特性の向上と動作ウィンドウの拡大の両立が可能な書き込みが実行される。
また、前記抵抗変化型不揮発性記憶素子は、前記第１抵抗状態では、前記第２抵抗状態よりも高い抵抗値をもってもよい。これにより、低抵抗化書き込みにおいて、リテンション特性の向上と動作ウィンドウの拡大の両立が可能な書き込みが実行される。
（実施の形態）
次に、本発明に係る抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置の実施の形態について図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
なお、本実施の形態における抵抗変化型不揮発性記憶素子は、図１６に示される抵抗変化素子１００と同じ構成を備えてもよい。つまり、本実施の形態における抵抗変化型不揮発性記憶素子は、以下の特徴を有してもよい。
抵抗変化層１００ｂは、下部電極１００ａと上部電極１００ｃとの間に介在され、下部電極１００ａと上部電極１００ｃとの間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。例えば、下部電極１００ａと上部電極１００ｃとの間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。抵抗変化層１００ｂは、下部電極１００ａに接続する第１の抵抗変化層１００ｂ−１と、上部電極１００ｃに接続する第２の抵抗変化層１００ｂ−２の少なくとも２層を積層して構成される。
第１の抵抗変化層１００ｂ−１は、酸素不足型の第１の金属酸化物で構成され、第２の抵抗変化層１００ｂ−２は、第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物で構成されている。抵抗変化素子の第２の抵抗変化層１００ｂ−２中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層を構成する金属と、第２の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。
抵抗変化層１００ｂを構成する金属は、タンタル以外の金属を用いてもよい。抵抗変化層１００ｂを構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
例えば、ハフニウム酸化物を用いる場合、第１の金属酸化物の組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、かつ、第２の金属酸化物の組成をＨｆＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１００ｂの抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物の膜厚は、３〜４ｎｍとしてもよい。
また、ジルコニウム酸化物を用いる場合、第１の金属酸化物の組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、かつ、第２の金属酸化物の組成をＺｒＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１００ｂの抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物の膜厚は、１〜５ｎｍとしてもよい。
第１の金属酸化物を構成する第１の金属と、第２の金属酸化物を構成する第２の金属とは、異なる金属を用いてもよい。この場合、第２の金属酸化物は、第１の金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に下部電極１００ａと上部電極１００ｃとの間に印加された電圧は、第２の金属酸化物に、より多くの電圧が分配され、第２の金属酸化物中で発生する酸化還元反応をより起こしやすくすることができる。
また、第１の抵抗変化層１００ｂ−１となる第１の金属酸化物を構成する第１の金属と、第２の抵抗変化層１００ｂ−２となる第２の金属酸化物を構成する第２の金属とを、互いに異なる材料を用いる場合、第２の金属の標準電極電位は、第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い第２の金属酸化物において、酸化還元反応が起こりやすくなる。なお、抵抗変化現象は、抵抗が高い第２の金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、その抵抗値（酸素不足度）が変化すると考えられる。
例えば、第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。このように、第２の金属酸化物に第１の金属酸化物より標準電極電位が低い金属の酸化物を用いることにより、第２の金属酸化物中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、高抵抗層となる第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。例えば、第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。
積層構造の抵抗変化層１００ｂにおける抵抗変化現象は、いずれも抵抗が高い第２の金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント（導電パス）が変化することにより、その抵抗値が変化すると考えられる。
つまり、第２の金属酸化物に接続する上部電極１００ｃに、下部電極１００ａを基準にして正の電圧を印加したとき、抵抗変化層１００ｂ中の酸素イオンが第２の金属酸化物側に引き寄せられる。これによって、第２の金属酸化物中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域中のフィラメントが繋がりにくくなり、抵抗値が増大すると考えられる。
逆に、第２の金属酸化物に接続する上部電極１００ｃに、下部電極１００ａを基準にして負の電圧を印加したとき、第２の金属酸化物中の酸素イオンが第１の金属酸化物側に押しやられる。これによって、第２の金属酸化物中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域中のフィラメントが繋がりやすくなり、抵抗値が減少すると考えられる。
酸素不足度がより小さい第２の金属酸化物に接続されている上部電極１００ｃは、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第２の金属酸化物を構成する金属及び下部電極１００ａを構成する材料と比べて標準電極電位が、より高い材料で構成する。また、酸素不足度がより高い第１の金属酸化物に接続されている下部電極１００ａは、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、第１の金属酸化物を構成する金属と比べて標準電極電位が、より低い材料で構成してもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
すなわち、第２の電極の標準電極電位Ｖ２、第２の金属酸化物を構成する金属の標準電極電位Ｖｒ２、第１の金属酸化物を構成する金属の標準電極電位Ｖｒ１、第１の電極の標準電極電位Ｖ１との間には、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１の関係を満足してもよい。
上記の構成とすることにより、上部電極１００ｃと第２の金属酸化物の界面近傍の第２の金属酸化物中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
まず、抵抗変化型不揮発性記憶素子に対するいくつかの書き込み基礎データを最初に説明する。
図３は、本発明に係る抵抗変化型不揮発性記憶素子の新たな弱ＨＲ化経由ＬＲ化ベリファイ書き込み（つまり、弱ＨＲ（高抵抗）状態を経由させる、ベリファイを伴う低抵抗化書き込み）の動作を説明するＬＲ化書き込みフロー図である。図３において、図１Ｂと同じ構成要素については、同じ符号を用い、説明を省略する。図１Ｂに示すＬＲ化書き込みフローとの違いは、ＬＲ化電圧パルスセット１４の印加前に、弱ＨＲ（高抵抗）化電圧パルスセット１９を１度印加する点である。なお、弱ＨＲ化（弱高抵抗化）とは、抵抗変化型不揮発性記憶素子を弱ＨＲ状態にセットすることである。弱ＨＲ化電圧の絶対値は、ＨＲ化しきい値電圧（ＬＲ状態からＨＲ状態への遷移が開始する電圧）の絶対値より大きく、通常のＨＲ化電圧の絶対値より小さくてもよい。
ここで、弱ＨＲ化電圧パルスセット１９は、弱ＨＲ化のための電圧パルスセットであり、例えば、図１６に示すメモリセルのゲート端子１０３にゲート電圧ＶＧ＝２．４Ｖを印加し、下部端子１０１に＋１．７Ｖの電圧印加（このとき、上部電極端子１０２には、接地電位を印加）する負電圧の弱ＨＲ化用ＬＲ化電圧パルス２０（弱ＨＲ化用ＬＲ化電圧ＶＬｗ＝−１．７Ｖ、パルス幅５０ｎｓ）と、ゲート端子１０３にゲート電圧ＶＧ＝２．４Ｖを印加し、上部電極端子１０２に＋１．６Ｖの電圧印加（このとき、下部端子１０１には、接地電位を印加）する正電圧の弱ＨＲ化電圧パルス２１（弱ＨＲ化電圧ＶＨｗ＝＋１．６Ｖ，パルス幅５０ｎｓ）の２パルスから構成されている。
いま、抵抗変化型不揮発性記憶素子は、第１電圧（例えば、ＬＲ化電圧ＶＬ）のパルスが印加されると第１情報の記憶に用いられる第１抵抗状態（例えば、高抵抗状態ＨＲ）から第２情報の記憶に用いられる第２抵抗状態（例えば、低抵抗状態ＬＲ）へと変化し、一方、第１電圧（例えば、ＬＲ化電圧ＶＬ）とは極性が異なる第２電圧（例えば、ＨＲ化電圧ＶＨ）のパルスが印加されると第２抵抗状態（例えば、低抵抗状態ＬＲ）から第１抵抗状態（例えば、高抵抗状態ＨＲ）へと変化する特性を有するものとする。
ここで、弱ＨＲ化用ＬＲ化電圧パルス２０は、抵抗変化型不揮発性記憶素子を第１抵抗状態から第２抵抗状態に変化せしめるための２つのステップである弱書き込みステップおよび通常書き込みステップのうち、弱書き込みステップにおける前半処理（つまり、抵抗変化型不揮発性記憶素子を第２抵抗状態にする処理）のための電圧パルスである。弱ＨＲ化用ＬＲ化電圧パルス２０の電圧（弱ＨＲ化用ＬＲ化電圧ＶＬｗ）は、第１電圧（ここでは、ＬＲ化電圧ＶＬ）と同極性で絶対値が異なる電圧（第３電圧）である。この第３電圧（ここでは、弱ＨＲ化用ＬＲ化電圧ＶＬｗ）の絶対値は、第１電圧（ここでは、ＬＲ化電圧ＶＬ）の絶対値より小さくしてもよい。弱書き込みステップでの消費電流を通常書き込みステップでの消費電流よりも抑えることができるからである。
また、弱ＨＲ化電圧パルス２１は、弱書き込みステップにおける後半処理（つまり、抵抗変化型不揮発性記憶素子を、第１抵抗状態における抵抗値と第２抵抗状態における抵抗値との間の抵抗値をもつ中間抵抗状態に遷移させる処理）のための電圧パルスである。弱ＨＲ化電圧パルス２１の電圧（弱ＨＲ化電圧ＶＨｗ）は、第２電圧（例えば、電圧ＶＨ）と同極性で絶対値が小さい電圧（第４電圧）である。この第４電圧（ここでは、弱ＨＲ化電圧ＶＨｗ）の絶対値は、第３電圧（弱ＨＲ化用ＬＲ化電圧ＶＬｗ）の絶対値よりも小さい。これは、後述するように、第４電圧（ここでは、弱ＨＲ化電圧ＶＨｗ）は、抵抗変化型不揮発性記憶素子を中間抵抗状態にセットする電圧であり、一方、第３電圧（ここでは、弱ＨＲ化用ＬＲ化電圧ＶＬｗ）は、抵抗変化型不揮発性記憶素子を第２抵抗状態（中間抵抗状態ではない安定した抵抗状態の一つ）にセットする電圧であるからである。
図４Ａは、図１Ｃと同様の平均ＨＲ抵抗値と平均ＬＲ抵抗値のＨＲ化電圧ＶＨ依存性を示す特性図に、本発明の図３に示す弱ＨＲ化経由ＬＲ化ベリファイ書き込みを行った場合の平均ＨＲ抵抗値（黒三角印）と平均ＬＲ抵抗値（白三角印）とを追加した図、つまり、動作ウィンドウの効果を説明するための図である。
図４Ｂは、図１Ｄと同様の１５０℃で６６時間のリテンションにおける平均ＬＲ電流の減少量のＨＲ化電圧ＶＨ依存性を示す特性図に、本発明の図３に示す弱ＨＲ化経由ＬＲ化ベリファイ書き込みを行った場合の平均ＬＲ電流の減少量（白丸印）を追加した図、つまり、ＬＲリテンション特性向上の効果を説明するための図である。
図４Ａ、図４Ｂにおいて、縦軸と横軸は、それぞれ、図１Ｃと図１Ｄと同一のため、ここでは詳しい説明は省略する。
図４Ａに示すように、弱ＨＲ化経由ＬＲ化ベリファイ書き込みを行った場合の平均ＨＲ抵抗値（黒三角印）と平均ＬＲ抵抗値（白三角印）は、図１Ｃで説明したＨＲ化電圧ＶＨが２．４Ｖの結果（点Ｃの平均ＨＲ抵抗値及び平均ＬＲ抵抗値）と同様の値である。ここでは、ＨＲ化電圧ＶＨを２．４Ｖと高く設定しているので、その効果により、平均ＨＲ抵抗値を増加させることができ、その結果、動作ウィンドウが拡大可能となっている。
一方、図４Ｂに示すように、弱ＨＲ化経由ＬＲ化ベリファイ書き込みを行った場合の平均ＬＲ電流の減少量（白丸印）は、ＨＲ化電圧ＶＨが１．８Ｖと同等の平均ＬＲ電流の減少量（つまり、ＬＲリテンション特性）にまで顕著に良化している。
このように、弱ＨＲ化経由ＬＲ化ベリファイ書き込みを行った場合には、ＨＲ化電圧ＶＨが２．４Ｖでの動作ウィンドウを維持しつつ、ＬＲ状態のリテンション特性を飛躍的に良化させることができる。よって、リテンション特性の向上と動作ウィンドウの拡大とを両立させることができる。
図５は、図１Ａに示したＨＲ化ベリファイ書き込みと図３に示した弱ＨＲ化経由ＬＲ化ベリファイ書き込みを繰り返し交互に実施した場合における、書き換え電圧の動作点を説明するための図である。
図５において、横軸と縦軸は、図２と同一であり、かつ、図２と同じ構成要素については、同じ符号を用い、詳しい説明を省略する。
図５では、点Ｄは、ＨＲ状態に対して、弱ＨＲ化電圧パルスセット１９として、先ず弱ＨＲ化用ＬＲ化電圧ＶＬｗ（例えば、−１．７Ｖ）を印加し、その後、十分低いＨＲ状態に遷移させるため、通常のＨＲ化電圧ＶＨ（２．４Ｖ）よりも十分に低い弱ＨＲ化電圧ＶＨｗ（＋１．６Ｖ）を印加する弱ＨＲ化時（つまり、弱ＨＲ状態）の動作点を示す。その後、このような通常のＨＲ状態よりも低いＨＲ状態（つまり、弱ＨＲ状態）に対して、通常の低抵抗化電圧パルスセット１４を印加することにより、電圧バランスがＬＲ化方向にシフトし、リテンション特性が向上可能となるＬＲ状態（動作点Ａ）に遷移する。
このように、ＨＲ化時には、動作点Ａから動作点Ｃに遷移させ、つまり、十分高いＨＲ化電圧で書き込み、これによって、動作ウィンドウを拡大させ、一方、ＬＲ化時には、動作点Ｃから動作点Ｄへと一旦弱ＨＲ状態に遷移させ、続いて、動作点Ｄから動作点Ａへ遷移させることで、直接、動作点Ｃから動作点Ａに遷移させる場合に比べて、書き込み電圧バランスがＬＲ化方向にシフトし、相対的にＬＲ化能力が向上できる。よって、リテンション特性も同時に向上可能となり、動作ウィンドウの拡大とＬＲリテンション特性の向上の両立化が可能となる。
１）リテンション特性の弱ＨＲ化電圧ＶＨｗへの依存性
次に、リテンション特性の弱ＨＲ化電圧ＶＨｗへの依存性を図６に示す。
図６は、図３で説明した弱ＨＲ化経由ＬＲ化ベリファイ書き込みを行った場合の平均ＬＲ電流の減少量を縦軸に、弱ＨＲ化電圧ＶＨｗを横軸に取った図、つまり、平均ＬＲ電流の減少量の弱ＨＲ化電圧ＶＨｗへの依存性を示す特性図である。
図６に示されるように、弱ＨＲ化電圧ＶＨｗを１．４Ｖに低下させた場合、つまり、さらに弱いＨＲ状態を経由させてＬＲ状態にセットした場合には、弱ＨＲ化電圧ＶＨｗが１．６Ｖの時よりもＬＲリテンション特性がさらに良化している。一方、弱ＨＲ化電圧ＶＨｗを１．８Ｖに増加させると、弱ＨＲ化経由ＬＲ化ベリファイ書き込みの効果が小さくなり、ＬＲ状態のリテンション特性は、悪化方向にシフトする。
このように、弱ＨＲ化電圧ＶＨｗ（低抵抗化時において、抵抗変化型不揮発性記憶素子を中間抵抗状態に遷移させるための電圧パルスの電圧）としては、ＬＲ状態からＨＲ状態に遷移可能な電圧範囲（つまり、ＬＲ状態の抵抗変化型不揮発性記憶素子をＨＲ状態へ遷移させるしきい値電圧よりも高く）で、かつ、可能な限り弱いＨＲ状態を形成するために、通常のＨＲ化電圧ＶＨよりも十分低い電圧であってもよい。
２）パルスＶＲ特性
次に、図１６に示すメモリセルのパルスＶＲ特性（パルス電圧の印加による抵抗値の変化を示す電圧・抵抗特性）を図７に例示する。図７は、横軸に上部電極端子１０２と下部端子１０１間に印加されるパルス（パルス幅５０ｎｓ、ゲート端子１０３にゲート電圧ＶＧ＝２．４Ｖを印加）の電圧ＶＰを示し、縦軸にパルスを印加した後の上部電極端子１０２と下部端子１０１間のメモリセルの抵抗値（測定電圧は０．４Ｖ、ゲート端子１０３にゲート電圧ＶＧ＝１．８Ｖを印加）を示している。図中のスタートの位置（ＨＲ状態）から、負電圧方向に電圧レベルを徐々に低下させて行くと、印加パルス電圧ＶＰが−１．６Ｖの時に、ＨＲ状態からＬＲ状態（１０ｋΩ程度）に遷移し、さらに印加パルス電圧ＶＰを低下させて行くと、−１．８Ｖで飽和（８ｋΩ程度）傾向となる。これは、ＮＭＯＳトランジスタ１０４がソースフォロワで動作するため、ゲート電圧ＶＧ（２．４Ｖ）からＮＭＯＳトランジスタ１０４のしきい値電圧（約０．６Ｖ）分低下した電圧（１．８Ｖ）しか下部電極端子１０５に供給できなくなり、抵抗変化素子１００に印加される端子間電圧の絶対値が１．８Ｖで飽和するためである。引き続き、印加パルス電圧ＶＰを増加させて行くと、１．２Ｖを超えたときから徐々にメモリセルの抵抗値が上昇し、高抵抗化し始め、ＶＰが１．４Ｖから１．６Ｖ程度では、弱い（低い）ＨＲ状態（破線丸Ｅ：約２８ｋΩ〜約５１ｋΩ）に遷移し、さらに印加パルス電圧ＶＰを２．４Ｖまで増加させると、約６７０ｋΩに達する。その後、引き続き、印加パルス電圧ＶＰを低下させて行くと、ほぼ測定開始時のＨＲ状態に復帰する。
以上、上記、１）リテンション特性の弱ＨＲ化電圧ＶＨｗへの依存性、および、２）パルスＶＲ特性の基礎データから、図３に示す本発明の弱ＨＲ化電圧パルスセット１９としては、以下の条件を満たしてもよい。
ｉ）弱ＨＲ化用ＬＲ化電圧ＶＬｗ（第３電圧の一例）の絶対値は、ＨＲ状態からＬＲ状態への抵抗変化が可能なしきい値電圧（ここでは、１．６Ｖ）以上必要。
ｉｉ）弱ＨＲ化電圧ＶＨｗ（第４電圧の一例）は、弱ＨＲ状態を形成するために、ＬＲ状態からＨＲ状態に遷移可能な電圧範囲で（つまり、ＬＲ状態からＨＲ状態に遷移させるしきい値電圧よりも高く）、かつ、可能な限り弱いＨＲ状態を形成するために、通常のＨＲ化電圧ＶＨよりも十分低い電圧（例えば、１．４Ｖ〜１．６Ｖ程度）であってもよい。つまり、いま、パルスＶＲ特性として、ＬＲ状態の抵抗変化型不揮発性記憶素子に対して印加する電圧を徐々に上げていった場合に印加電圧が電圧Ｖｔｈを超えたところで抵抗変化型不揮発性記憶素子がＨＲ状態への遷移を開始（抵抗値が上昇）し、印加電圧が電圧ＶＨになったところでＨＲ状態への遷移が完了する特性であるとする。この場合には、弱ＨＲ化電圧ＶＨｗ（第４電圧の一例）は、電圧Ｖｔｈより大きく、かつ、電圧ＶＨ（第２電圧の一例）よりも小さい電圧であってもよい。さらには、弱ＨＲ化電圧ＶＨｗ（第４電圧の一例）は、電圧ＶＨ（第２電圧の一例）よりも十分に低い（電圧Ｖｔｈに近い）電圧であってもよい。
ｉｉｉ）弱ＨＲ化電圧ＶＨｗ（第４電圧の一例）は、弱ＨＲ化用ＬＲ化電圧ＶＬｗ（第３電圧の一例）の絶対値よりも小さい。弱ＨＲ化電圧ＶＨｗ（第４電圧の一例）は、上述したように、抵抗変化型不揮発性記憶素子を中間抵抗状態にセットする電圧であり、一方、弱ＨＲ化用ＬＲ化電圧ＶＬｗ（第３電圧の一例）は、抵抗変化型不揮発性記憶素子を低抵抗状態（中間抵抗状態ではない安定した抵抗状態の一つ）にセットする電圧であることから、このような関係（弱ＨＲ化電圧ＶＨｗ（第４電圧の一例）は弱ＨＲ化用ＬＲ化電圧ＶＬｗ（第３電圧の一例）の絶対値よりも小さい）となる。
以上のように、本実施の形態における抵抗変化型不揮発性記憶素子の書き込み方法は、第１電圧（ここでは、ＬＲ化電圧ＶＬ）のパルスが印加されると第１情報の記憶に用いられる第１抵抗状態（ここでは、ＨＲ状態）から第２情報の記憶に用いられる第２抵抗状態（ここでは、ＬＲ状態）へと変化し、一方、第１電圧（ここでは、ＬＲ化電圧ＶＬ）とは極性が異なる第２電圧（ここでは、ＨＲ化電圧ＶＨ）のパルスが印加されると第２抵抗状態（ここでは、ＬＲ状態）から第１抵抗状態（ここでは、ＨＲ状態）へと変化する特性を有する抵抗変化型不揮発性記憶素子を対象とする書き込み方法であって、抵抗変化型不揮発性記憶素子を第１抵抗状態（ここでは、ＨＲ状態）から第２抵抗状態（ここでは、ＬＲ状態）に変化せしめるためのステップとして、（１）弱書き込みステップ（ここでは、弱ＨＲ化）と、（２）通常書き込みステップ（ここでは、ＬＲ化）と、（３）判定ステップとを含む。
ここで、弱書き込みステップ（ここでは、弱ＨＲ化電圧パルスセット１９の印加）では、弱ＨＲ化用ＬＲ化電圧パルス２０によって抵抗変化型不揮発性記憶素子を第２抵抗状態（ここでは、ＬＲ状態）にした後に、弱ＨＲ化電圧パルス２１によって抵抗変化型不揮発性記憶素子を第１抵抗状態（ここでは、ＨＲ状態）における抵抗値と第２抵抗状態（ここでは、ＬＲ状態）における抵抗値との間の抵抗値をもつ中間抵抗状態（ここでは、弱ＨＲ状態）に遷移させる。
また、通常書き込みステップ（ここでは、ＬＲ化電圧パルスセット１４の印加）では、抵抗変化型不揮発性記憶素子（ここでは、弱ＨＲ状態の抵抗変化型不揮発性記憶素子）にプレ電圧パルス１７を印加した後、ＬＲ化電圧パルス１８を印加して第２抵抗状態（ここでは、ＬＲ状態）に遷移させる。
また、判定ステップでは、第２抵抗状態（ここでは、ＬＲ状態）への書き込みが完了したか否かを判定する。なお、通常書き込みステップと判定ステップとは、判定ステップで第２抵抗状態（ここでは、ＬＲ状態）への書き込みが完了したと判定されるまで繰り返される。
より詳しくは、弱書き込みステップ（ここでは、弱ＨＲ化電圧パルスセット１９の印加）では、抵抗変化型不揮発性記憶素子に対して第１電圧（ここでは、ＬＲ化電圧ＶＬ）と同極性の第３電圧（ここでは、負の弱ＨＲ化用ＬＲ化電圧ＶＬｗ）のパルスを印加することによって抵抗変化型不揮発性記憶素子を第２抵抗状態（ここでは、ＬＲ状態）にし、引き続き、第２電圧（ここでは、ＨＲ化電圧ＶＨ）と同極性で絶対値が小さい第４電圧（ここでは、弱ＨＲ化電圧ＶＨｗ）のパルスを印加することによって抵抗変化型不揮発性記憶素子を中間抵抗状態（ここでは、弱ＨＲ状態）に遷移させる。このとき、第４電圧（ここでは、弱ＨＲ化電圧ＶＨｗ）の絶対値は、しきい値電圧（ここでは、ＨＲ化しきい値電圧）より大きく、第３電圧（ここでは、弱ＨＲ化用ＬＲ化電圧ＶＬｗ）の絶対値よりも小さくてもよい。
また、通常書き込みステップ（ここでは、ＬＲ化電圧パルスセット１４の印加）では、抵抗変化型不揮発性記憶素子に対して第１電圧（ここでは、ＬＲ化電圧ＶＬ）のパルスを少なくとも１回印加する。具体的には、通常書き込みステップ（ここでは、ＬＲ化電圧パルスセット１４の印加）では、抵抗変化型不揮発性記憶素子に対して、第２電圧と極性が同じで、かつ、第４電圧よりも絶対値が小さい第５電圧（ここでは、プレ電圧Ｖｐｌ）のパルスを印加した後に第１電圧（ここでは、ＬＲ化電圧ＶＬ）のパルスを印加する。
このような書き込み方法によって、動作ウィンドウの拡大とＬＲリテンション特性の向上の両立化が可能となる。
［本発明の実施の形態における抵抗変化型不揮発性記憶装置］
本願発明者らは、上述した基礎データから得られた知見に基づき、動作ウィンドウの拡大とリテンション特性の向上の両立を可能とする書き込み（つまり、弱ＨＲ化経由ＬＲ化書き込み）を実施する不揮発性記憶装置を考案した。以下、本発明の実施の形態として、図１６に示された抵抗変化素子を用いた１Ｔ１Ｒ型の不揮発性記憶装置について説明する。
図８は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置２００の構成を示すブロック図である。
この抵抗変化型不揮発性記憶装置２００は、主要な構成要素として、（１）第１電極と、第２電極と、第１電極と第２電極との間に配設された抵抗変化層とを有する抵抗変化型不揮発性記憶素子（ここでは、抵抗変化素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、・・・）と、（２）抵抗変化型不揮発性記憶素子に情報を書き込む書き込み回路（ここでは、書き込み回路２０６）と、（３）抵抗変化型不揮発性記憶素子の情報を読み出す読み出し回路（ここでは、センスアンプ２０４）と、（４）書き込み回路と読み出し回路とを制御するとともに、読み出し回路によって読み出された情報を参照することで、書き込み回路による通常書き込みステップの後に第２抵抗状態への書き込みが完了したか否かを判定する制御回路（ここでは、制御回路２１０）と、を備える。
抵抗変化型不揮発性記憶素子は、当該抵抗変化型不揮発性記憶素子と直列接続され、導通状態または非導通状態になる選択素子（ここでは、ＮＭＯＳトランジスタＮ１１、Ｎ２１、Ｎ３１・・・）とともにメモリセル（ここでは、メモリセルＭ１１、Ｍ１２、・・・）を構成している。
書き込み回路（ここでは、書き込み回路２０６）は、抵抗変化型不揮発性記憶素子を第１抵抗状態から第２抵抗状態に変化せしめるために、上述したように、弱書き込みステップと、弱書き込みステップに続く通常書き込みステップとを実行する回路である。
読み出し回路（ここでは、センスアンプ２０４）は、抵抗変化型不揮発性記憶素子の情報を読み出す回路である。
制御回路（ここでは、制御回路２１０）は、書き込み回路と読み出し回路とを制御するとともに、読み出し回路によって読み出された情報を参照することで、書き込み回路による通常書き込みステップの後に第２抵抗状態への書き込みが完了したか否かを判定する回路である。この制御回路は、第２抵抗状態への書き込みが完了したと判定できるまで、書き込み回路による抵抗変化型不揮発性記憶素子の第１抵抗状態から第２抵抗状態への書き込みと、判定とを繰り返すように、書き込み回路と読み出し回路とを制御する。
以下、この抵抗変化型不揮発性記憶装置２００の詳細について、説明する。
図８に示すように、本実施の形態に係る抵抗変化型不揮発性記憶装置２００は、半導体基板上に、メモリ本体部２０１を備えており、メモリ本体部２０１は、図１６に示された１Ｔ１Ｒ型メモリセルで構成されたメモリセルアレイ２０２と、行選択回路２０８、ワード線ドライバＷＬＤおよびソース線ドライバＳＬＤから構成される行ドライバ２０７と、列選択回路２０３と、データの書き込みを行うための書き込み回路２０６と、選択ビット線に流れる電流量を検出することによって高抵抗状態をデータ「０」と判定し、また低抵抗状態をデータ「１」と判定するセンスアンプ２０４と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０５と、書き込み用電源２１１とを備える。
さらに、外部から入力されるアドレス信号を受け取るアドレス入力回路２０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２１０とを備えている。
メモリセルアレイ２０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、ＷＬ３、・・・および複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・と、これらのワード線ＷＬ０、ＷＬ１、ＷＬ２、ＷＬ３、・・・、およびビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・の交点に対応してそれぞれ設けられた複数のＮＭＯＳトランジスタＮ１１、Ｎ１２、Ｎ１３、Ｎ１４、・・・、Ｎ２１、Ｎ２２、Ｎ２３、Ｎ２４、・・・、Ｎ３１、Ｎ３２、Ｎ３３、Ｎ３４、・・・（以下、「トランジスタＮ１１、Ｎ１２、・・・」と表す）と、トランジスタＮ１１、Ｎ１２、・・・と１対１に直列接続された複数の抵抗変化素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、・・・、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、・・・、Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４、・・・（以下、「抵抗変化素子Ｒ１１、Ｒ１２、・・・」と表す）とを備える（対応する個々がメモリセルＭ１１、Ｍ１２、Ｍ１３、Ｍ１４、・・・、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２４、・・・Ｍ３１、Ｍ３２、Ｍ３３、Ｍ３４、・・・（以下、「メモリセルＭ１１、Ｍ１２、・・・」と表す）を構成している）。
図８に示すように、トランジスタＮ１１、Ｎ２１、Ｎ３１、・・・のゲートはワード線ＷＬ０に接続され、トランジスタＮ１２、Ｎ２２、Ｎ３２、・・・のゲートはワード線ＷＬ１に接続され、トランジスタＮ１３、Ｎ２３、Ｎ３３、・・・のゲートはワード線ＷＬ２に接続され、トランジスタＮ１４、Ｎ２４、Ｎ３４、・・・のゲートはワード線ＷＬ３に接続されている。
また、トランジスタＮ１１、Ｎ２１、Ｎ３１、・・・およびトランジスタＮ１２、Ｎ２２、Ｎ３２、・・・はソース線ＳＬ０に共通に接続され、トランジスタＮ１３、Ｎ２３、Ｎ３３、・・・およびトランジスタＮ１４、Ｎ２４、Ｎ３４、・・・はソース線ＳＬ２に共通に接続されている。すなわち、ソース線ＳＬ０、ＳＬ２、・・・は、ワード線ＷＬ０、ＷＬ１、ＷＬ２、ＷＬ３、・・・に対して平行となり、ビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・に対して交差（本実施の形態では、垂直に立体交差）するように配置されている。なお、上記の構成例では、ソース線はワード線と平行に配置されているが、ビット線と平行に配置してもよい。また、ソース線は、プレート線として接続されるトランジスタに共通の電位を与える構成としているが、行選択回路／ドライバと同様の構成のソース線選択回路／ドライバを有し、選択されたソース線と非選択のソース線を異なる電圧（極性も含む）で駆動する構成としてもよい。
また、抵抗変化素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、・・・はビット線ＢＬ０に接続され、一方、抵抗変化素子Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、・・・はビット線ＢＬ１に接続され、さらに、抵抗変化素子Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４、・・・はビット線ＢＬ２に接続されている。このように、本実施の形態におけるメモリセルアレイ２０２では、抵抗変化素子Ｒ１１、Ｒ２１、Ｒ３１、・・・がＮＭＯＳトランジスタＮ１１、Ｎ２１、Ｎ３１・・・を介さずに、対応するビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・に直接接続される構成を取っている。
制御回路２１０は、データの書き込みサイクルにおいては、データ入出力回路２０５に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路２０６へ出力する。他方、データの読み出しサイクルにおいては、制御回路２１０は、読み出し動作を指示する読み出し信号をセンスアンプ２０４へ出力する。
行選択回路２０８は、書き込みおよび読み出しの対象となるメモリセルを特定するために複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、ＷＬ３、・・・のいずれかを選択する機能を有し、そのために、アドレス入力回路２０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、行ドライバ２０７より、複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、ＷＬ３、・・・のうちの何れかに対応するワード線ドライバ回路ＷＬＤより、その選択されたワード線に対して、所定の電圧を印加する。
また同様に、行選択回路２０８は、書き込みおよび読み出しの対象となるメモリセルを特定するために複数のソース線ＳＬ０、ＳＬ２、・・・のいずれかを選択する機能を有し、そのために、アドレス入力回路２０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、行ドライバ２０７より、複数のソース線ＳＬ０、ＳＬ２、・・・のうちの何れかに対応するソース線ドライバ回路ＳＬＤより、その選択されたソース線に対して、所定の電圧を印加する。
列選択回路２０３は、書き込みおよび読み出しの対象となるメモリセルを特定するために複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・のいずれかを選択する回路である。
書き込み回路２０６は、制御回路２１０から出力された書き込み信号を受け取った場合、列選択回路２０３により選択されたビット線に対して書き込み用電圧を印加する。
書き込み用電源２１１は、ワード線用電圧Ｖｗおよびソース線用電圧Ｖｓを行ドライバ２０７に供給し、また、ビット線用電圧Ｖｂを書き込み回路２０６に供給する。
図９は、図８におけるセンスアンプ２０４の詳細な構成の一例を示す回路図である。
センスアンプ２０４は、一例として、ミラー比が１対１のカレントミラー回路２１８と、サイズが等しいクランプトランジスタ２１９および２２０と、基準回路２２１と、差動アンプ２２４とから構成される。基準回路２２１は、読み出し用基準電流生成回路７０２と、ＬＲ化用基準電流生成回路７０３と、ＨＲ化用基準電流生成回路７０５とから構成される。
読み出し用基準電流生成回路７０２では、選択トランジスタ２２２と読み出し用基準抵抗Ｒｒｅｆが直列に接続されたブランチの一端が接地電位に接続され、他方の端子がクランプトランジスタ２１９のソース端子と接続されている。また、選択トランジスタ２２２のゲート端子には、読み出しイネーブル信号Ｃ１が入力され、読み出しイネーブル信号Ｃ１により、選択トランジスタ２２２は、導通／非導通状態を切り換えられる。
同様に、ＬＲ化用基準電流生成回路７０３では、選択トランジスタ２２３とＬＲ化ベリファイ用の基準抵抗ＲＬ（ＲＬ＜Ｒｒｅｆ）が直列に接続されたブランチの一端が接地電位に接続され、他方の端子がクランプトランジスタ２１９のソース端子と接続されている。また選択トランジスタ２２３のゲート端子には、ＬＲ化ベリファイイネーブル信号Ｃ２が入力され、ＬＲ化ベリファイイネーブル信号Ｃ２により、選択トランジスタ２２３は、導通／非導通状態を切り換えられる。
同様に、ＨＲ化用基準電流生成回路７０５では、選択トランジスタ２２７とＨＲ化ベリファイ用の基準抵抗ＲＨ（ＲＨ＞Ｒｒｅｆ）が直列に接続されたブランチの一端が接地電位に接続され、他方の端子がクランプトランジスタ２１９のソース端子と接続されている。また選択トランジスタ２２７のゲート端子には、ＨＲ化ベリファイイネーブル信号Ｃ３が入力され、ＨＲ化ベリファイイネーブル信号Ｃ３により、選択トランジスタ２２７は、導通／非導通状態を切り換えられる。
また、クランプトランジスタ２１９および２２０は、ゲート端子にクランプ電圧ＶＣＬＰ（ＶＣＬＰ＜ＶＤＤ）が入力され、クランプトランジスタ２２０のソース端子は、列選択回路２０３とビット線を介して、メモリセルと接続され、クランプトランジスタ２１９および２２０のドレイン端子は、それぞれカレントミラー回路２１８を構成するトランジスタ２２５および２２６のドレイン端子と接続される。クランプトランジスタ２２０のドレイン端子電位は、差動アンプ２２４により、基準電圧ＶＲＥＦ（一例として１．１Ｖ）と比較され、基準電圧ＶＲＥＦより高いか低いかが検知判定され、その判定結果がセンスアンプ出力ＳＡＯとしてデータ入出力回路２０５に伝達される。
図１０は、センスアンプ２０４の判定レベルを説明するための図である。センスアンプ２０４は、図１０に示すように、ＨＲ状態にあるメモリセルの抵抗値とＬＲ状態にあるメモリセルの抵抗値との間に、読み出し用基準抵抗Ｒｒｅｆと、それより小さいＬＲ化ベリファイ用基準抵抗ＲＬ（ＲＬ＜Ｒｒｅｆ）と、読み出し用基準抵抗Ｒｒｅｆより大きいＨＲ化ベリファイ用基準抵抗ＲＨ（ＲＬ＜Ｒｒｅｆ＜ＲＨ）の３つの判定レベルを有する。
なお、ＬＲ化ベリファイ用基準抵抗ＲＬは、抵抗変化素子のＬＲ化書き込みが完了したか否かを判定するために、また、ＨＲ化ベリファイ用基準抵抗ＲＨは、抵抗変化素子のＨＲ化書き込みが完了したか否かを判定するために用いられる。また、読み出し用基準抵抗Ｒｒｅｆは、抵抗変化素子が高抵抗状態にあるか低抵抗状態にあるかを判定するために用いられる。
［本発明の実施の形態における抵抗変化型不揮発性記憶装置の動作］
以上のように構成された抵抗変化型不揮発性記憶装置２００について、まず、主要な回路ブロックの動作を説明し、その後、抵抗変化型不揮発性記憶装置２００の読み出し動作および書き込み動作を説明する。
まず、図９に示されるセンスアンプ２０４の動作を説明する。センスアンプ２０４は、抵抗変化素子をＬＲ化するＬＲ化書き込み工程では、書き込み回路２０６が抵抗変化素子に弱ＨＲ化電圧パルスセット１９を印加し、引き続き、ＬＲ化電圧パルスセット１４を印加後、列選択回路２０３とビット線を介して、対象メモリセルと接続される。メモリセルには、クランプ電圧ＶＣＬＰからクランプトランジスタ２１９および２２０のしきい値電圧（Ｖｔｈ）分低下した電圧（ＶＣＬＰ−Ｖｔｈ）より大きな電圧が印加されない構成となっている。
一方、基準回路２２１では、ＬＲ化ベリファイイネーブル信号Ｃ２により、選択トランジスタ２２３が活性化されて導通状態になり、ＬＲ化用基準抵抗ＲＬが選択される。その他の選択トランジスタ２２２および２２７は、それぞれ、読み出しイネーブル信号Ｃ１およびＨＲ化ベリファイイネーブル信号Ｃ３により非活性化されて非導通状態にされ、基準電流Ｉｒｅｆ（≒（ＶＣＬＰ−Ｖｔｈ）／ＲＬ）が流れる。
従って、基準電流Ｉｒｅｆがカレントミラー回路２１８により転写され、負荷電流ＩＬとしては、Ｉｒｅｆとほぼ同じ電流（ＩＬ＝Ｉｒｅｆ）が流れる。この負荷電流ＩＬとメモリセル電流Ｉｃの大小関係がクランプトランジスタ２２０で比較される。その比較結果に依存して、クランプトランジスタ２２０のドレイン端子電圧が基準電圧ＶＲＥＦ（一例として１．１Ｖ）より高くなるか低くなるかが差動アンプ２２４により検知され、差動アンプ２２４は、センスアンプ出力ＳＡＯとして、その検知結果を出力する。
ここで、弱ＨＲ化電圧パルスセット１９を印加し、引き続き、ＬＲ化電圧パルスセット１４を印加後の抵抗変化素子の抵抗値をＲＬｔとした場合に、メモリセル電流Ｉｃ（＝（ＶＣＬＰ−Ｖｔｈ）／ＲＬｔ）が流れる。この時、負荷電流ＩＬ＞メモリセル電流Ｉｃならば、クランプトランジスタ２２０のドレイン端子電圧が、所定時間後に基準電圧ＶＲＥＦより高くなり、センスアンプ出力ＳＡＯは、Ｌレベルを出力する。つまり、行選択回路２０８および列選択回路２０３で選択されたメモリセル（選択メモリセル）が、ＬＲ化用基準抵抗ＲＬより高い抵抗状態の場合には、センスアンプ２０４は、“０”を出力、つまり、フェイルと判定する。
一方、負荷電流ＩＬ＜メモリセル電流Ｉｃならば、クランプトランジスタ２２０のドレイン端子電圧が、所定時間後に基準電圧ＶＲＥＦより低くなり、センスアンプ出力ＳＡＯは、Ｈレベルを出力する。つまり、選択メモリセルが、ＬＲ化ベリファイ用基準抵抗ＲＬより低い抵抗状態の場合には、センスアンプ２０４は、“１”を出力、つまり、パスと判定し、対象メモリセルのＬＲ化書き込みが完了していることを示す。
次に、ＨＲ化書き込み工程では、センスアンプ２０４は、書き込み回路２０６が抵抗変化素子にＨＲ化電圧パルスセット１３を印加後、列選択回路２０３とビット線を介して、対象メモリセルと接続される。メモリセルには、ＬＲ化書き込み工程と同様に、クランプ電圧ＶＣＬＰからクランプトランジスタ２１９および２２０のしきい値電圧（Ｖｔｈ）分低下した電圧（ＶＣＬＰ−Ｖｔｈ）より大きな電圧が印加されない構成となっている。
一方、基準回路２２１は、ＨＲ化ベリファイイネーブル信号Ｃ３により、選択トランジスタ２２７が活性化され、導通状態になり、ＨＲ化用基準抵抗ＲＨが選択され、その他の選択トランジスタ２２２、２２３は、読み出しイネーブル信号Ｃ１および、ＬＲ化ベリファイイネーブル信号Ｃ２により非活性化され、非導通状態にされ、基準電流Ｉｒｅｆ（≒（ＶＣＬＰ−Ｖｔｈ）／ＲＨ）が流れる。
従って、基準電流Ｉｒｅｆがカレントミラー回路２１８により転写され、負荷電流ＩＬとしては、Ｉｒｅｆとほぼ同じ電流が流れ（ＩＬ＝Ｉｒｅｆ）、この負荷電流ＩＬとメモリセル電流Ｉｃの大小関係がクランプトランジスタ２２０で比較される。
ここで、ＨＲ化電圧パルスセット１３を印加後の抵抗変化素子の抵抗値をＲＨｔとした場合に、メモリセル電流Ｉｃ（＝（ＶＣＬＰ−Ｖｔｈ）／ＲＨｔ）が流れる。この時、負荷電流ＩＬ＜メモリセル電流Ｉｃならば、クランプトランジスタ２２０のドレイン端子電圧が、所定時間後に基準電圧ＶＲＥＦより低くなり、センスアンプ出力ＳＡＯは、Ｈレベルを出力する。つまり、選択メモリセルが、ＨＲ化用基準抵抗ＲＨより低い抵抗状態の場合には、センスアンプ２０４は、“１”を出力、つまり、フェイルと判定する。
一方、負荷電流ＩＬ＞メモリセル電流Ｉｃならば、クランプトランジスタ２２０のドレイン端子電圧が、所定時間後に基準電圧ＶＲＥＦより高くなり、センスアンプ出力ＳＡＯは、Ｌレベルを出力する。つまり、選択メモリセルが、ＨＲ化ベリファイ用基準抵抗ＲＨより高い抵抗状態の場合には、センスアンプ２０４は、“０”を出力、つまり、パスと判定し、対象メモリセルのＨＲ化書き込みが完了していることを示す。
また、読み出し時には、基準回路２２１は、読み出しイネーブル信号Ｃ１により、選択トランジスタ２２２が活性化され、導通状態になり、読み出し用基準抵抗Ｒｒｅｆが選択される。その他の選択トランジスタ２２３および２２７は、ＬＲ化ベリファイイネーブル信号Ｃ２、ＨＲ化ベリファイイネーブル信号Ｃ３により非活性化され、非導通状態にされ、基準電流Ｉｒｅｆ（＝（ＶＣＬＰ−Ｖｔｈ）／Ｒｒｅｆ）が流れる。
従って、基準電流Ｉｒｅｆがカレントミラー回路２１８により転写され、負荷電流ＩＬとしては、Ｉｒｅｆとほぼ同じ電流（ＩＬ＝Ｉｒｅｆ）が流れる。この負荷電流ＩＬとメモリセル電流Ｉｃの大小関係がクランプトランジスタ２２０で比較される。その比較結果に依存して、クランプトランジスタ２２０のドレイン端子電圧が基準電圧ＶＲＥＦより高くなるか低くなるかが検知され、差動アンプ２２４は、センスアンプ出力ＳＡＯを出力する。
ここで、高抵抗状態のメモリセルの抵抗値をＲｈｒ、低抵抗状態のメモリセルの抵抗値をＲｌｒ（Ｒｈｒ＞Ｒｒｅｆ＞Ｒｌｒ）とした場合に、選択メモリセルが高抵抗状態である時には、メモリセル電流Ｉｃ（＝（ＶＣＬＰ−Ｖｔｈ）／Ｒｈｒ）が流れる。この時、負荷電流ＩＬ＞メモリセル電流Ｉｃとなり、クランプトランジスタ２２０のドレイン端子電圧が、基準電圧ＶＲＥＦより高くなり、センスアンプ出力ＳＡＯは、Ｌレベルを出力する。つまり、選択メモリセルが読み出し用基準抵抗Ｒｒｅｆより高い高抵抗状態（Ｒｈｒ）の場合には、センスアンプ２０４は、“０”データと判定する。
一方、選択メモリセルが低抵抗状態である時には、メモリセル電流Ｉｃ（＝（ＶＣＬＰ−Ｖｔｈ）／Ｒｌｒ）が流れる。この時、負荷電流ＩＬ＜メモリセル電流Ｉｃとなり、クランプトランジスタ２２０のドレイン端子電圧が、基準電圧ＶＲＥＦより低くなり、センスアンプ出力ＳＡＯは、Ｈレベルを出力する。つまり、選択メモリセルが読み出し用基準抵抗Ｒｒｅｆより低い低抵抗状態（Ｒｌｒ）の場合には、センスアンプ２０４は、“１”データと判定する。
次に、図１１を参照して、低抵抗（ＬＲ）化書き込み、高抵抗（ＨＲ）化書き込み、読み出し動作の際にメモリセルに印加される電圧パルスと、メモリセルに当該電圧パルスを印加するためにワード線（ＷＬ）、ソース線（ＳＬ）、およびビット線（ＢＬ）に印加される電圧の一例とについて説明する。ワード線（ＷＬ）、ソース線（ＳＬ）、およびビット線（ＢＬ）に印加される電圧は、以下に述べるように、書き込み用電源２１１にて生成される。
図１１において、ワード線用電圧Ｖｗは、ワード線ドライバ回路ＷＬＤからワード線に印加され、ソース線用電圧Ｖｓは、ソース線ドライバ回路ＳＬＤからソース線に印加され、ビット線用電圧Ｖｂは、書き込み回路２０６および列選択回路２０３を介してビット線に印加される。
先ず、ＬＲ化書き込みのための弱ＨＲ化電圧パルスセット１９の印加において、弱ＨＲ化用ＬＲ化電圧パルス２０（負パルス）の印加におけるビット線ＢＬ電圧は、振幅Ｖｂ（ここでは、１．７Ｖ）の電圧パルスを表し、続く弱ＨＲ化電圧パルス２１（正パルス）の印加におけるビット線ＢＬ電圧は、振幅Ｖｂ（ここでは、１．６Ｖ）の電圧パルスを表す。
ＬＲ化書き込みのためのＬＲ化電圧パルスセット１４の印加、また、ＨＲ化電圧パルスセット１３の印加での正パルス、負パルス印加でも、同様にビット線ＢＬ電圧は、振幅Ｖｂの電圧パルスを表す。ここで、弱ＨＲ化電圧パルス２１の振幅は、ＨＲ化しきい値電圧より大きく、ＬＲ化電圧パルスセット１４の正パルス電圧の振幅はＨＲ化しきい値電圧より小さい電圧であってもよい。また、弱ＨＲ化用ＬＲ化電圧パルス２０の振幅は、消費電流低減のため、通常のＬＲ化パルスの振幅より小さくてもよい。
また、読み出し時、ＬＲ化ベリファイ読み出し時、およびＨＲ化ベリファイ読み出し時において、読み出し電圧Ｖｒｅａｄは、センスアンプ２０４でクランプした読み出し用電圧で、読み出しディスターブが発生しない（つまり、抵抗変化素子の抵抗状態が変化しない）ように調整された電圧値（ここでは、０．４Ｖ）に対応している。また、ＶＤＤは抵抗変化型不揮発性記憶装置２００に供給される電源電圧に対応している。
以上の様に構成された抵抗変化型不揮発性記憶装置２００のデータ書き込みおよび読み出しのサイクルの一例について、図１２Ａ〜図１２Ｄ、図８の本発明の実施の形態に係る抵抗変化型不揮発性記憶装置２００の構成図を参照しながら説明する。
図１２Ａ〜図１２Ｄは、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置２００の動作例を示すタイミングチャートの一例である。電圧は、図１１に示した印加例の値を用いている。なお、以下の説明は、１つのメモリセル（例えば、メモリセルＭ１１）に対してデータの書き込みおよび読み出しをする場合についてなされている。
図１２Ａは、メモリセルＭ１１に対する、ＬＲ化書き込みにおける弱ＨＲ化電圧パルスセットの印加のタイミングチャートを示している。この弱ＨＲ化電圧パルスセットの印加（つまり、弱書き込みステップ）では、メモリセルＭ１１に弱ＨＲ化用ＬＲ化電圧パルス２０と弱ＨＲ化電圧パルス２１が印加される。
先ず、弱ＨＲ化用ＬＲ化電圧パルスの印加サイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を、それぞれ電圧０Ｖに設定する。次に選択ビット線ＢＬ０、ソース線ＳＬ０を、それぞれ電圧Ｖｓ（ここでは、１．７Ｖ）および電圧Ｖｂ（ここでは、１．７Ｖ）に設定する。次に、選択するワード線ＷＬ０を電圧Ｖｗ（ここでは、２．４Ｖ）に設定するが、この時は、図８の選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１は、まだオフ状態である。この段階では、図８のＮＭＯＳトランジスタＮ１１のドレイン端子と、ソース端子はともに同電位となり、トランジスタのオン・オフに関係なく電流は流れない。
次に、選択ビット線ＢＬ０を時間ｔｌｗ（ここでは、５０ｎｓ）の間、電圧０Ｖに設定し、その後、再度電圧Ｖｂ（ここでは、１．７Ｖ）となるパルス波形を印加する。この段階で、図８のメモリセルＭ１１には、弱ＨＲ化用ＬＲ化電圧ＶＬｗ（ここでは、−１．７Ｖ）の負電圧パルスが印加され、メモリセルＭ１１の抵抗値が高抵抗値から低抵抗値に遷移する。その後、ワード線ＷＬ０を電圧０Ｖに設定し、弱ＨＲ化用ＬＲ化電圧パルスの印加が完了する。ただし、この方法に限定されるわけではない。
引き続き、弱ＨＲ化電圧パルス印加サイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０をそれぞれ電圧０Ｖに設定する。次に、選択するワード線ＷＬ０を電圧Ｖｗ（ここでは、２．４Ｖ）に設定し、図８の選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。
次に、選択ビット線ＢＬ０を時間ｔｈｗの間、電圧Ｖｂ（ここでは、１．６Ｖ）に設定し、その後、再度電圧０Ｖとなるパルス波形を印加する。この段階で、図８のメモリセルＭ１１には弱ＨＲ化電圧ＶＨｗ（ここでは、＋１．６Ｖ）の正電圧パルスが印加され、メモリセルＭ１１の抵抗値が低抵抗状態から弱い（低い）ＨＲ状態（つまり、中間抵抗状態）になるような書き込みが行われる。ただし、この方法に限定されるわけではない。
図１２Ｂは、メモリセルＭ１１に対する、弱ＨＲ化電圧パルスセットを印加した後のＬＲ化書き込みにおけるＬＲ化電圧パルスセットの印加（つまり、ＬＲ化用の通常書き込みステップ）のタイミングチャートを示している。このＬＲ化電圧パルスセットの印加では、メモリセルＭ１１に正電圧のプレ電圧パルス１７とＬＲ化電圧パルス１８が印加される。
正電圧のプレ電圧パルス１７印加サイクルは、弱ＨＲ化電圧パルス印加サイクルとビット線に印加される電圧Ｖｂが異なるのみで、同じ回路動作をするため、ここでは、詳しい説明は省略するが、図８のメモリセルＭ１１に、正電圧のプレ電圧Ｖｐｌ（ここでは、＋１．１Ｖ）の電圧パルスが印加されても、図７のパルスＶＲ特性から推察されるように、抵抗値的には、ほとんど変化せず、前状態の弱ＨＲ状態のままである。
引き続き実施されるＬＲ化電圧パルス１８印加サイクルは、弱ＨＲ化用ＬＲ化電圧パルス印加サイクルとビット線に印加される電圧Ｖｂ、ソース線に印加される電圧Ｖｓが異なるのみで、同じ回路動作をするため、ここでは、詳しい説明は省略するが、図８のメモリセルＭ１１には、弱ＨＲ状態（つまり、中間抵抗状態）に対して、ＬＲ化電圧ＶＬ（ここでは、−２．４Ｖ）の負電圧パルスが印加されることにより、リテンション特性的にＬＲ化方向に電圧バランスをシフトさせることができ、メモリセルＭ１１の抵抗値が深い低抵抗値（リテンション特性の向上が可能となるＬＲ状態）に遷移する。
図１２Ｃは、メモリセルＭ１１に対する、ＨＲ化電圧パルスセットの印加のタイミングチャートを示している。このＨＲ化電圧パルスセットの印加では、メモリセルＭ１１に負電圧のプレ電圧パルス１５とＨＲ化電圧パルス１６が印加される。
負電圧のプレ電圧パルス１５印加サイクルは、図１２Ａに示した弱ＨＲ化用ＬＲ化電圧パルス印加サイクルとビット線に印加される電圧Ｖｂ、ソース線に印加される電圧Ｖｓが異なるのみで、同じ回路動作をするため、ここでは、詳しい説明は省略するが、図８のメモリセルＭ１１に、負電圧のプレ電圧Ｖｐｈ（ここでは、−１．０Ｖ）の電圧パルスが印加されても、図７のパルスＶＲ特性から推察されるように、抵抗値的には、ほとんど変化せず、前状態のＬＲ状態のままである。
引き続き実施されるＨＲ化電圧パルス１６印加サイクルは、弱ＨＲ化電圧パルス印加サイクルとビット線に印加される電圧Ｖｂが異なるのみで、同じ回路動作をするため、ここでは、詳しい説明は省略するが、図８のメモリセルＭ１１には、ＬＲ状態に対して、ＨＲ化電圧ＶＨ（ここでは、＋２．４Ｖ）の正電圧パルスが印加されることにより、メモリセルＭ１１の抵抗値が所定の高抵抗値に遷移する。
図１２Ｄは、メモリセルＭ１１に対するデータの読み出しサイクルのタイミングチャートを示している。この読み出しサイクルにおいては、最初に選択ビット線ＢＬ０およびソース線ＳＬ０を電圧０Ｖに設定する。次に、選択するビット線ＢＬ０を読み出し電圧Ｖｒｅａｄにプリチャージする。
次に、選択するワード線ＷＬ０を電圧ＶＤＤ（ＶＤＤ＞Ｖｒｅａｄ）に設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンすると共に、選択ビット線ＢＬ０をディスチャージし、その後、所定期間後にセンスアンプ２０４により、選択メモリセルＭ１１に流れる電流値を検出することで、記憶されているデータをデータ「０」またはデータ「１」と判定する。その後、ワード線ＷＬ０を電圧０Ｖに設定し、データの読み出し動作を完了する。
読み出し動作については、センスアンプ２０４において、読み出し用基準抵抗Ｒｒｅｆが用いられ、ＬＲ化ベリファイ読み出し時には、ＬＲ化ベリファイ用基準抵抗ＲＬが用いられ、ＨＲ化ベリファイ読み出し時には、ＨＲ化ベリファイ用基準抵抗ＲＨが用いられる点を除けば、図１２Ｄに示される読み出し方法は、ＬＲ化ベリファイ読み出し時とＨＲ化ベリファイ読み出し時で同様である。
次に、本実施の形態における抵抗変化型不揮発性記憶装置２００における書き込み動作の一例について、図１３に示すフローチャートを参照しながら説明する。
図１３において、抵抗変化型不揮発性記憶装置２００は、書き込み動作の開始に際して（Ｓ０）、データを書き込むアドレス空間の初期アドレスのメモリセル（例えば、Ｍ１１）を図８に示すように選択する（Ｓ１）。そして、“０”データ（ＨＲ化）書き込みでは（Ｓ２でＹｅｓ）、ＨＲ化電圧パルスセット１３を印加するＨＲ書き込み処理を実行し（Ｓ３）、一方、“１”データ（ＬＲ化）書き込みでは（Ｓ２でＮｏ）、弱ＨＲ化電圧パルスセット１９を印加する弱ＨＲ化書き込み処理（弱書き込みステップＳ６０）を先ず実行し、引き続き、ＬＲ化電圧パルスセット１４を印加するＬＲ書き込み処理を実行する（通常書き込みステップＳ６）。次に選択メモリセルはセンスアンプ２０４に接続され、ＨＲ化、またはＬＲ化ベリファイ読み出し処理がなされ（判定ステップＳ４またはＳ７）、ＨＲ書き込みの場合には、メモリセルの抵抗値が、ＨＲ化ベリファイ用基準抵抗ＲＨよりも高くなり、ベリファイ判定結果がＰａｓｓするまで、一方、ＬＲ書き込みの場合には、メモリセルの抵抗値が、ＬＲ化ベリファイ用基準抵抗ＲＬよりも低くなり、ベリファイ判定結果がＰａｓｓするまで、ＨＲ書き込み処理（Ｓ３）、または、ＬＲ書き込み処理（Ｓ６）が繰り返される（Ｓ５またはＳ８でＮＯ）。ただし、メモリセルに動作不具合があった場合、際限なく書き込み動作が続けられることから追加書き込み回数の上限を設定（ここでは、５回）した。抵抗変化型不揮発性記憶装置２００は、ベリファイ判定でＰａｓｓすれば（Ｓ５またはＳ８でＹＥＳ）、次のアドレスがあれば（Ｓ９でＮｏ）、次のアドレスの書き込み処理に移り（Ｓ１０）、無ければ（Ｓ９でＹｅｓ）、終了する（Ｓ１１）。このようなフローによって、ＨＲ書き込みでは、ＨＲ化ベリファイ用基準抵抗ＲＨより高抵抗状態に、一方、ＬＲ書き込みでは、ＬＲ化ベリファイ用基準抵抗ＲＬより低抵抗状態に書き込め、所定の動作ウィンドウを確保した書き込みが可能となる。
ここで、ステップＳ４およびステップＳ７は、図１２Ｄのタイミングチャートに対応し、ステップＳ３は、図１２Ｃのタイミングチャートに対応し、ステップＳ６０は、図１２Ａのタイミングチャートに対応し、ステップＳ６は、図１２Ｂのタイミングチャートに対応している。
このように、本実施の形態では、ＬＲ時において弱ＨＲ化経由ＬＲ化書き込みを導入することにより、ＨＲ化時には、十分高いＨＲ化電圧で書き込み、動作ウィンドウを拡大し、一方、ＬＲ化時には、一旦弱ＨＲ状態に遷移させ、その後のＬＲ化書き込みで書き込み電圧バランスをＬＲ化方向にシフトさせることができ、相対的にＬＲ化能力を向上できる。そのため、リテンション特性も同時に向上可能となり、動作ウィンドウの拡大とリテンション特性の向上の両立化が可能となる。
以上、本発明に係る抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置について、実施の形態に基づいて説明したが、本発明は、このような実施の形態に限定されない。
たとえば、上記実施の形態では、ＨＲ化電圧パルスセット１３とＬＲ化電圧パルスセット１４とは、２パルスで構成されたが、書き込み時間の短縮および消費電流低減のため、それぞれ、ＨＲ化電圧パルス１６のみ、ＬＲ化電圧パルス１８のみの１パルス構成としても良い。
また、図８に示した抵抗変化型不揮発性記憶装置２００の構成では、スイッチ素子であるＮＭＯＳトランジスタに１つの抵抗変化素子を接続した、所謂１Ｔ１Ｒ型メモリセルであったが、本発明は、この１Ｔ１Ｒ型メモリセルに限定されるものではない。例えば、スイッチ素子として、双方向ダイオードを用いた１Ｄ１Ｒ型メモリセルに適用しても良い。
また、抵抗変化素子の構成、または材料の種類が変われば、好ましい弱ＨＲ化電圧ＶＨｗの範囲は変わる可能性があるが、適宜、最適電圧条件を探索し直せば良い。
また、本実施の形態では、ＬＲ化書き込み時に、弱ＨＲ化書き込みを実施したが、これとは反対に、必要に応じて、ＨＲ化書き込み時に、弱ＬＲ化書き込みを入れても良い。つまり、本発明に係る書き込み方法（弱書き込みステップとそれに続く通常書き込みステップ）は、ＬＲ化時だけに限定されるものではなく、ＨＲ化時に適用してもよい。その場合には、各ステップで印加する電圧の極性を全て反転すればよい。
また、本発明の主旨を逸脱しない範囲で、当業者が思いつく各種変形を施したり、実施の形態における構成要素を任意に組み合わせたりして実現される抵抗変化型不揮発性記憶素子の書き込み方法も、本発明に含まれる。
本発明は、抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置として、特に、電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化素子とトランジスタ等のスイッチ素子とで構成されたメモリセルを有する抵抗変化型不揮発性記憶装置において、実用的な電圧範囲で書き込みが行え、かつ、抵抗変化型不揮発性記憶装置の動作ウィンドウの拡大とリテンション特性の向上を同時に実現できるので、携帯電話やノートパソコン等の電子機器に使用される、高信頼性メモリを実現するのに有用である。
１、２ 電極
３ 導体膜
４ 絶縁体膜
５ 可変抵抗素子
１３ 高抵抗（ＨＲ）化電圧パルスセット
１４ 低抵抗（ＬＲ）化電圧パルスセット
１５ 負電圧のプレ電圧パルス
１６ 高抵抗（ＨＲ）化電圧パルス
１７ 正電圧のプレ電圧パルス
１８ 低抵抗（ＬＲ）化電圧パルス
１９ 弱高抵抗（ＨＲ）化電圧パルスセット
２０ 弱ＨＲ化用ＬＲ化電圧パルス
２１ 弱ＨＲ化電圧パルス
１００ 抵抗変化素子
１００ａ 下部電極
１００ｂ 抵抗変化層
１００ｂ−１ 第１の抵抗変化層
１００ｂ−２ 第２の抵抗変化層
１００ｃ 上部電極
１０１ 下部端子
１０２ 上部電極端子
１０３ ゲート端子
１０４ ＮＭＯＳトランジスタ
１０５ 下部電極端子
２００ 抵抗変化型不揮発性記憶装置
２０１ メモリ本体部
２０２ メモリセルアレイ
２０３ 列選択回路
２０４ センスアンプ
２０５ データ入出力回路
２０６ 書き込み回路
２０７ 行ドライバ
２０８ 行選択回路
２０９ アドレス入力回路
２１０ 制御回路
２１１ 書き込み用電源
２１８ カレントミラー回路
２１９、２２０ クランプトランジスタ
２２１ 基準回路
２２２、２２３、２２７ 選択トランジスタ
２２４ 差動アンプ
２２５、２２６ トランジスタ
７０２ 読み出し用基準電流生成回路
７０３ ＬＲ化用基準電流生成回路
７０５ ＨＲ化用基準電流生成回路

Claims (10)

  1. 抵抗変化型不揮発性記憶素子の書き込み方法であって、
    前記抵抗変化型不揮発性記憶素子は、第１電圧のパルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から第２情報の記憶に用いられる第２抵抗状態へと変化し、前記第１電圧とは極性が異なる第２電圧のパルスが印加されると、前記第２抵抗状態から前記第１抵抗状態へと変化する特性を有し、
    前記書き込み方法は、
    前記抵抗変化型不揮発性記憶素子を前記第１抵抗状態から前記第２抵抗状態に変化せしめるためのステップとして、弱書き込みステップと、前記弱書き込みステップに続く通常書き込みステップとを含み、
    前記弱書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧と同極性で絶対値が異なる第３電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を前記第２抵抗状態にした後に、前記抵抗変化型不揮発性記憶素子に対して前記第２電圧と同極性で絶対値が小さい第４電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を、前記第１抵抗状態における抵抗値と前記第２抵抗状態における抵抗値との間の抵抗値をもつ中間抵抗状態に遷移させ、
    前記通常書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧のパルスを少なくとも１回印加することによって前記抵抗変化型不揮発性記憶素子を前記中間抵抗状態から前記第２抵抗状態に遷移させ、
    前記第４電圧の絶対値は、前記第３電圧の絶対値よりも小さい
    抵抗変化型不揮発性記憶素子の書き込み方法。
  2. 前記第３電圧の絶対値は、前記第１電圧の絶対値より小さい
    請求項１記載の抵抗変化型不揮発性記憶素子の書き込み方法。
  3. 前記通常書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して、前記第２電圧と極性が同じで、かつ、前記第４電圧よりも絶対値が小さい第５電圧のパルスを印加した後に、前記第１電圧のパルスを印加する
    請求項１または２に記載の抵抗変化型不揮発性記憶素子の書き込み方法。
  4. さらに、前記通常書き込みステップの後に、前記第２抵抗状態への書き込みが完了したか否かを判定する判定ステップを含み、
    前記通常書き込みステップと前記判定ステップとは、前記判定ステップで前記第２抵抗状態への書き込みが完了したと判定されるまで、繰り返される
    請求項１〜３のいずれか１項に記載の抵抗変化型不揮発性記憶素子の書き込み方法。
  5. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に配設された抵抗変化層とを有する抵抗変化型不揮発性記憶素子と、
    前記抵抗変化型不揮発性記憶素子に情報を書き込む書き込み回路と、を備え、
    前記抵抗変化型不揮発性記憶素子は、第１電圧のパルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から第２情報の記憶に用いられる第２抵抗状態へと変化し、前記第１電圧とは極性が異なる第２電圧のパルスが印加されると、前記第２抵抗状態から前記第１抵抗状態へと変化する特性を有し、
    前記書き込み回路は、
    前記抵抗変化型不揮発性記憶素子を前記第１抵抗状態から前記第２抵抗状態に変化せしめるために、弱書き込みステップと、前記弱書き込みステップに続く通常書き込みステップとを実行し、
    前記弱書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧と同極性で絶対値が異なる第３電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を前記第２抵抗状態にした後に、前記抵抗変化型不揮発性記憶素子に対して前記第２電圧と同極性で絶対値が小さい第４電圧のパルスを印加することによって前記抵抗変化型不揮発性記憶素子を、前記第１抵抗状態における抵抗値と前記第２抵抗状態における抵抗値との間の抵抗値をもつ中間抵抗状態に遷移させ、
    前記通常書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して前記第１電圧のパルスを少なくとも１回印加することによって前記抵抗変化型不揮発性記憶素子を前記中間抵抗状態から前記第２抵抗状態に遷移させ、
    前記第４電圧の絶対値は、前記第３電圧の絶対値よりも小さい
    抵抗変化型不揮発性記憶装置。
  6. 前記第３電圧の絶対値は、前記第１電圧の絶対値より小さい
    請求項５記載の抵抗変化型不揮発性記憶装置。
  7. 前記書き込み回路は、前記通常書き込みステップでは、前記抵抗変化型不揮発性記憶素子に対して、前記第２電圧と極性が同じで、かつ、前記第４電圧よりも絶対値が小さい第５電圧のパルスを印加した後に、前記第１電圧のパルスを印加する
    請求項５または６に記載の抵抗変化型不揮発性記憶装置。
  8. さらに、
    前記抵抗変化型不揮発性記憶素子の情報を読み出す読み出し回路と、
    前記書き込み回路と前記読み出し回路とを制御するとともに、前記読み出し回路によって読み出された情報を参照することで、前記書き込み回路による前記通常書き込みステップの後に前記第２抵抗状態への書き込みが完了したか否かを判定する制御回路とを備え、
    前記制御回路は、前記第２抵抗状態への書き込みが完了したと判定できるまで、前記書き込み回路による前記抵抗変化型不揮発性記憶素子の前記第１抵抗状態から前記第２抵抗状態への書き込みと、前記判定とを繰り返すように、前記書き込み回路と前記読み出し回路とを制御する
    請求項５〜７のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
  9. 前記抵抗変化型不揮発性記憶素子は、当該抵抗変化型不揮発性記憶素子と直列接続され、導通状態または非導通状態になる選択素子とともにメモリセルを構成し、
    前記書き込み回路は、前記メモリセルに含まれる前記抵抗変化型不揮発性記憶素子に対して、前記弱書き込みステップおよび前記通常書き込みステップを実行する
    請求項５〜８のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
  10. 前記抵抗変化型不揮発性記憶素子は、前記第１抵抗状態では、前記第２抵抗状態よりも高い抵抗値をもつ
    請求項５〜９のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
JP2013505271A 2011-12-02 2012-11-21 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 Active JP5250726B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013505271A JP5250726B1 (ja) 2011-12-02 2012-11-21 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011265304 2011-12-02
JP2011265304 2011-12-02
PCT/JP2012/007501 WO2013080499A1 (ja) 2011-12-02 2012-11-21 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP2013505271A JP5250726B1 (ja) 2011-12-02 2012-11-21 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP5250726B1 true JP5250726B1 (ja) 2013-07-31
JPWO2013080499A1 JPWO2013080499A1 (ja) 2015-04-27

Family

ID=48534995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013505271A Active JP5250726B1 (ja) 2011-12-02 2012-11-21 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置

Country Status (3)

Country Link
US (1) US9001557B2 (ja)
JP (1) JP5250726B1 (ja)
WO (1) WO2013080499A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017027648A (ja) * 2015-07-21 2017-02-02 華邦電子股▲ふん▼有限公司 抵抗性メモリ装置およびその書き込み方法
US9679647B2 (en) 2015-06-10 2017-06-13 Renesas Electronics Corporation Semiconductor memory device including a resistance change element and a control circuit for changing resistance of the resistance change element

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153317B2 (en) * 2012-12-21 2015-10-06 Sony Corporation Non-volatile memory system with power reduction mechanism and method of operation thereof
KR102033974B1 (ko) * 2013-02-28 2019-10-18 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
US9214228B1 (en) * 2013-08-22 2015-12-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method of forming thereof
US9123414B2 (en) * 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9336875B2 (en) 2013-12-16 2016-05-10 Micron Technology, Inc. Memory systems and memory programming methods
US9269432B2 (en) * 2014-01-09 2016-02-23 Micron Technology, Inc. Memory systems and memory programming methods
US20150255511A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Nonvolatile memory device
KR20170031746A (ko) * 2014-07-24 2017-03-21 후아웨이 테크놀러지 컴퍼니 리미티드 데이터 저장 방법 및 상변화 메모리
KR20170031224A (ko) 2014-07-24 2017-03-20 후아웨이 테크놀러지 컴퍼니 리미티드 데이터 저장 방법 및 상변화 메모리
JP6457792B2 (ja) * 2014-11-19 2019-01-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) * 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
SG10201601703UA (en) * 2016-03-04 2017-10-30 Silicon Storage Tech Inc Multi-step voltage for forming resistive random access memory (rram) cell filament
GB2557297B (en) 2016-12-05 2020-02-19 Advanced Risc Mach Ltd Generating a reference current for sensing
US10290327B2 (en) * 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
US10468100B1 (en) * 2018-07-26 2019-11-05 Winbond Electronics Corp. Detecting method for a resistive random access memory cell
US10489483B1 (en) * 2018-09-21 2019-11-26 National Technology & Engineering Solutions Of Sandia, Llc Circuit arrangement and technique for setting matrix values in three-terminal memory cells
US10861547B1 (en) * 2019-05-21 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step reset technique to enlarge memory window
US11170849B1 (en) * 2020-09-17 2021-11-09 Nxp Usa, Inc. Memory with select line voltage control

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006155700A (ja) * 2004-11-26 2006-06-15 Renesas Technology Corp 半導体装置
WO2010125805A1 (ja) * 2009-04-27 2010-11-04 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置
JP2011146111A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
WO2011121971A1 (ja) * 2010-03-30 2011-10-06 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4742696B2 (ja) 2005-06-27 2011-08-10 ソニー株式会社 記憶装置
EP2063467B1 (en) 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
KR101060793B1 (ko) 2007-10-15 2011-08-30 파나소닉 주식회사 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치
CN102804278B (zh) 2010-03-30 2014-10-01 松下电器产业株式会社 电阻变化型非易失性存储元件的塑造方法及电阻变化型非易失性存储装置
JP5521850B2 (ja) * 2010-07-21 2014-06-18 ソニー株式会社 抵抗変化型メモリデバイスおよびその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006155700A (ja) * 2004-11-26 2006-06-15 Renesas Technology Corp 半導体装置
WO2010125805A1 (ja) * 2009-04-27 2010-11-04 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置
JP2011146111A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
WO2011121971A1 (ja) * 2010-03-30 2011-10-06 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679647B2 (en) 2015-06-10 2017-06-13 Renesas Electronics Corporation Semiconductor memory device including a resistance change element and a control circuit for changing resistance of the resistance change element
JP2017027648A (ja) * 2015-07-21 2017-02-02 華邦電子股▲ふん▼有限公司 抵抗性メモリ装置およびその書き込み方法

Also Published As

Publication number Publication date
WO2013080499A1 (ja) 2013-06-06
JPWO2013080499A1 (ja) 2015-04-27
US9001557B2 (en) 2015-04-07
US20140078811A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
JP5250726B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
JP5133471B2 (ja) 抵抗変化型不揮発性素子の書き込み方法および記憶装置
JP5291248B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
JP4972238B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法
JP6251885B2 (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法
JP5400253B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP4594878B2 (ja) 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
JP4838399B2 (ja) 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法
US9064573B2 (en) Writing method of variable resistance non-volatile memory element and variable resistance non-volatile memory device
JP2014032724A (ja) 半導体記憶装置
JP5149358B2 (ja) 半導体記憶装置
JP2016021272A (ja) 抵抗変化型不揮発性記憶装置
JP5069339B2 (ja) 不揮発性可変抵抗素子の抵抗制御方法
US10490276B2 (en) Non-volatile storage device and driving method
JP6653488B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
JP2015230736A (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法
WO2022009618A1 (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5250726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250