JP6457792B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP6457792B2 JP6457792B2 JP2014234648A JP2014234648A JP6457792B2 JP 6457792 B2 JP6457792 B2 JP 6457792B2 JP 2014234648 A JP2014234648 A JP 2014234648A JP 2014234648 A JP2014234648 A JP 2014234648A JP 6457792 B2 JP6457792 B2 JP 6457792B2
- Authority
- JP
- Japan
- Prior art keywords
- write operation
- memory cell
- bit
- voltage
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
Description
まず、実施の形態の概要について説明する。本実施の形態の概要では、一例として、括弧内に実施の形態の対応する構成要素の符号等を付して説明する。
本実施の形態1における半導体記憶装置について、図1〜図8を用いて説明する。
まず、本実施の形態1におけるバイポーラ型ReRAMで用いる抵抗変化素子について、図1を参照して説明する。図1は、この抵抗変化素子の構造の一例を示す図である。
前述した抵抗変化素子VRを含むメモリセルについて、図2を参照して説明する。図2は、このメモリセルの構成の一例を示す図である。
前述したメモリセルMCを配置したメモリセルアレーについて、図3を参照して説明する。図3は、このメモリセルアレーの構成の一例を示す図である。
前述したメモリセルMCに対する書き込み動作、読み出し動作、ベリファイ動作について、図4〜図7を参照して説明する。
前述したメモリセルアレーMCAの変形例について、図8を参照して説明する。図8は、このメモリセルアレーの構成の変形例を示す図である。
以上説明した本実施の形態1によれば、抵抗変化素子VRの長期信頼性を改善することができる。すなわち、バイポーラ型ReRAMにおいては、一方向の書き込みを続けた場合、抵抗変化層VRL内の酸素分布の偏りが生じ、抵抗変化素子VRの特性が変動する。そこで、本実施の形態では、ベリファイにおいて、On書き込みまたはOff書き込みの書き込み失敗が確認されたビットに対し、まず逆向きデータのOff書き込みまたはOn書き込みを行い、次いで当初のデータのOn書き込みまたはOff書き込みを行う。これにより、各抵抗変化素子VRにおいては、On書き込み回数とOff書き込み回数とを常にほぼ等しい状態とすることで、抵抗変化層VRL内の酸素分布の偏りを防止することができる。言い換えれば、On書き込み回数とOff書き込み回数とを常にほぼ等しい状態とすることで、抵抗変化素子VRの疲労の蓄積を緩和することができる。この結果、抵抗変化素子VRの長期信頼性を改善することができる。より詳細には、以下の通りである。
本実施の形態2における半導体記憶装置について、図9〜図16を用いて説明する。本実施の形態2においては、前記実施の形態1と異なる点を主に説明する。
本実施の形態3における半導体記憶装置について、図17を用いて説明する。本実施の形態3においては、前記実施の形態1,2と異なる点を主に説明する。
本実施の形態4における半導体記憶装置について、図18を用いて説明する。図18は、この半導体記憶装置の構成の一例を示す図である。
VRL 抵抗変化層
M 金属層
TR MOSトランジスタ
MC メモリセル
WL ワード線
BL ビット線
PL プレート線
MCA メモリセルアレー
WLCTL ワード線制御回路
BLCTL ビット線制御回路
PLCTL プレート線制御回路
CTL 制御回路
MCTL メモリコントローラ
Claims (13)
- 抵抗変化素子を用いたメモリセルと、前記メモリセルに対する書き込みおよび読み出しを制御する制御回路と、を有し、
前記制御回路による動作として、
前記メモリセルに第1極性の第1電圧を印加する第1書き込み動作と、
前記メモリセルに前記第1極性とは逆極性である第2極性の第2電圧を印加する第2書き込み動作と、
前記第1書き込み動作が失敗した場合に、前記メモリセルに、前記第2極性の前記第2電圧を印加する第2A書き込み動作と前記第1極性の前記第1電圧を印加する第1A書き込み動作とをさらに実施する再書き込み動作と、
を有し、
前記メモリセルは、複数からなり、それぞれ、ワード線とビット線とプレート線とに接続され、
前記ビット線と前記プレート線との間の電位を一定としたまま、第1ビットのメモリセルに前記再書き込み動作に属する前記第2A書き込み動作を適用し、第2ビットのメモリセルに前記第2書き込み動作を適用する、又は、前記ワード線の電位を一定としたまま、第3ビットのメモリセルに前記再書き込み動作に属する前記第2A書き込み動作を適用し、第4ビットのメモリセルに前記第2書き込み動作を適用する、半導体記憶装置。 - 請求項1記載の半導体記憶装置において、
前記再書き込み動作に属する前記第2A書き込み動作は、前記第2書き込み動作と同じ大きさのパルスを印加する、半導体記憶装置。 - 請求項1記載の半導体記憶装置において、
前記再書き込み動作は、前記第1書き込み動作後に前記メモリセルのデータを読み出し、この結果、前記第1書き込み動作が失敗した場合、前記メモリセルに前記第2極性の前記第2電圧を印加する前記第2A書き込み動作を行った後、前記メモリセルに前記第1極性の前記第1電圧を印加する前記第1A書き込み動作を行う、半導体記憶装置。 - 請求項3記載の半導体記憶装置において、
前記再書き込み動作は、前記第1A書き込み動作後に前記メモリセルのデータを読み出し、この結果、前記第1A書き込み動作が成功するまで繰り返すか、または所定回数だけ繰り返す、半導体記憶装置。 - 請求項3記載の半導体記憶装置において、
前記メモリセルは、複数からなり、
前記再書き込み動作は、前記第1書き込み動作後に複数ビットのメモリセルのデータをまとめて読み出し、この結果、前記第1書き込み動作が失敗した場合、失敗したビットのメモリセルに前記第2極性の前記第2電圧を印加する前記第2A書き込み動作を行った後、前記失敗したビットのメモリセルに前記第1極性の前記第1電圧を印加する前記第1A書き込み動作を行う、半導体記憶装置。 - 請求項5記載の半導体記憶装置において、
前記失敗したビットのメモリセルに前記第2極性の前記第2電圧を印加する前記第2A書き込み動作と、前記失敗したビットとは別のビットのメモリセルに前記第2極性の前記第2電圧を印加する前記第2書き込み動作と、をまとめて行う、半導体記憶装置。 - 請求項1記載の半導体記憶装置において、
前記第1書き込み動作または前記第2書き込み動作を行うにあたっては、予め前記メモリセルのデータを読み出し、この結果、
前記第1書き込み動作を行いたい場合に、前記第2書き込み動作を行った状態であれば前記第1書き込み動作を行い、前記第1書き込み動作を行った状態であれば前記第1書き込み動作を行わず、
前記第2書き込み動作を行いたい場合に、前記第1書き込み動作を行った状態であれば前記第2書き込み動作を行い、前記第2書き込み動作を行った状態であれば前記第2書き込み動作を行わない、半導体記憶装置。 - 請求項1記載の半導体記憶装置において、
前記メモリセルは、複数からなり、それぞれ、ワード線とビット線とプレート線とに接続され、
前記複数のプレート線は、それぞれのプレート線の一端が電気的に共通に接続されている、半導体記憶装置。 - 請求項1記載の半導体記憶装置において、
前記メモリセルは、複数からなり、それぞれ、前記抵抗変化素子と、前記抵抗変化素子を高抵抗にスイッチさせる場合と低抵抗にスイッチさせる場合とで前記抵抗変化素子に印加する電圧の極性を逆にする選択トランジスタと、を有する、半導体記憶装置。 - 請求項1記載の半導体記憶装置において、
前記メモリセルは、複数からなり、それぞれ、ワード線とビット線とプレート線とに接続され、
前記制御回路は、前記複数のメモリセルに対する書き込みおよび読み出しを行う際に、前記ワード線に電圧を印加するワード線制御回路と、前記ビット線に電圧を印加するビット線制御回路と、前記プレート線に電圧を印加するプレート線制御回路と、を有する、半導体記憶装置。 - 請求項1記載の半導体記憶装置において、
前記半導体記憶装置は、前記メモリセルをマトリクス状に配置した複数のメモリセルアレーと、前記複数の各メモリセルアレーを制御する複数の制御回路と、前記複数の各制御回路を制御し、マイクロプログラムによって動作するメモリコントローラと、を有する、半導体記憶装置。 - メモリセルと、前記メモリセルに対する書き込みおよび読み出しを制御する制御回路と、を有し、
前記制御回路は、前記メモリセルに第1極性の第1電圧を印加する第1書き込み動作後に前記メモリセルのデータを読み出し、この結果、前記第1書き込み動作が失敗した場合、前記メモリセルに前記第1極性とは逆極性である第2極性の第2電圧を印加する第2A書き込み動作を行った後、前記メモリセルに前記第1極性の前記第1電圧を印加する第1A書き込み動作を行う、半導体記憶装置であって、
前記メモリセルは、複数からなり、それぞれ、ワード線とビット線とプレート線とに接続され、
前記ビット線と前記プレート線との間の電位を一定としたまま、第1ビットのメモリセルに前記第2A書き込み動作を適用し、第2ビットのメモリセルに前記第1極性とは逆極性である前記第2極性の前記第2電圧を印加する第2書き込み動作を適用する、又は、前記ワード線の電位を一定としたまま、第3ビットのメモリセルに前記第2A書き込み動作を適用し、第4ビットのメモリセルに前記第2書き込み動作を適用する、半導体記憶装置。 - 請求項12記載の半導体記憶装置において、
前記半導体記憶装置はReRAMであり、前記メモリセルの選択トランジスタはバイポーラ型である、半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014234648A JP6457792B2 (ja) | 2014-11-19 | 2014-11-19 | 半導体記憶装置 |
TW104136308A TW201629971A (zh) | 2014-11-19 | 2015-11-04 | 半導體記憶裝置 |
US14/945,321 US9583188B2 (en) | 2014-11-19 | 2015-11-18 | Semiconductor memory device including rewriting operation for improving the long-term reliability of the resistance variable element |
CN201510800604.9A CN105609132B (zh) | 2014-11-19 | 2015-11-19 | 半导体存储装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014234648A JP6457792B2 (ja) | 2014-11-19 | 2014-11-19 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016100032A JP2016100032A (ja) | 2016-05-30 |
JP6457792B2 true JP6457792B2 (ja) | 2019-01-23 |
Family
ID=55962281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014234648A Active JP6457792B2 (ja) | 2014-11-19 | 2014-11-19 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9583188B2 (ja) |
JP (1) | JP6457792B2 (ja) |
CN (1) | CN105609132B (ja) |
TW (1) | TW201629971A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016170848A (ja) * | 2015-03-16 | 2016-09-23 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US10354729B1 (en) | 2017-12-28 | 2019-07-16 | Micron Technology, Inc. | Polarity-conditioned memory cell write operations |
JP6612392B1 (ja) | 2018-06-08 | 2019-11-27 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US11488659B2 (en) * | 2020-05-28 | 2022-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and write method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4285082B2 (ja) * | 2003-05-27 | 2009-06-24 | ソニー株式会社 | 記憶装置 |
JP3913258B2 (ja) * | 2005-06-30 | 2007-05-09 | シャープ株式会社 | 半導体記憶装置 |
JP2010182373A (ja) * | 2009-02-05 | 2010-08-19 | Sony Corp | 不揮発性半導体メモリデバイスと、そのベリファイ書き込み方法 |
JP4838399B2 (ja) | 2010-03-30 | 2011-12-14 | パナソニック株式会社 | 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法 |
JP5091999B2 (ja) * | 2010-09-24 | 2012-12-05 | シャープ株式会社 | 半導体記憶装置 |
JP5598338B2 (ja) * | 2011-01-13 | 2014-10-01 | ソニー株式会社 | 記憶装置およびその動作方法 |
JP5626529B2 (ja) * | 2011-02-08 | 2014-11-19 | ソニー株式会社 | 記憶装置およびその動作方法 |
CN102822901B (zh) * | 2011-03-25 | 2014-09-24 | 松下电器产业株式会社 | 电阻变化型非易失性元件的写入方法及存储装置 |
KR20130026803A (ko) * | 2011-09-06 | 2013-03-14 | 삼성전자주식회사 | 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법 |
US9001557B2 (en) * | 2011-12-02 | 2015-04-07 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device |
JP5602175B2 (ja) * | 2012-03-26 | 2014-10-08 | 株式会社東芝 | 不揮発性半導体記憶装置及びそのデータ書き込み方法 |
JP2014038675A (ja) * | 2012-08-15 | 2014-02-27 | Sony Corp | 記憶装置および駆動方法 |
JP5892000B2 (ja) * | 2012-08-24 | 2016-03-23 | ソニー株式会社 | 記憶制御装置、不揮発性メモリ、および、メモリ制御方法 |
-
2014
- 2014-11-19 JP JP2014234648A patent/JP6457792B2/ja active Active
-
2015
- 2015-11-04 TW TW104136308A patent/TW201629971A/zh unknown
- 2015-11-18 US US14/945,321 patent/US9583188B2/en not_active Expired - Fee Related
- 2015-11-19 CN CN201510800604.9A patent/CN105609132B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20160141030A1 (en) | 2016-05-19 |
CN105609132B (zh) | 2023-10-10 |
JP2016100032A (ja) | 2016-05-30 |
CN105609132A (zh) | 2016-05-25 |
TW201629971A (zh) | 2016-08-16 |
US9583188B2 (en) | 2017-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11615844B2 (en) | Apparatuses and methods including memory and operation of same | |
JP4398945B2 (ja) | 不揮発性半導体記憶装置及びデータ書き換え方法 | |
CN105304114B (zh) | 存储装置和操作存储系统的方法 | |
US9015561B1 (en) | Adaptive redundancy in three dimensional memory | |
JP5337121B2 (ja) | 不揮発性半導体記憶装置 | |
JP5032621B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
US9036398B2 (en) | Vertical resistance memory device and a read method thereof | |
US9411669B2 (en) | Selective sampling of data stored in nonvolatile memory | |
US9312002B2 (en) | Methods for programming ReRAM devices | |
US9471486B2 (en) | Reducing disturbances in memory cells | |
JP5948667B2 (ja) | 不揮発性半導体記憶装置 | |
US9442663B2 (en) | Independent set/reset programming scheme | |
US11508443B2 (en) | Nonvolatile memory device including a peripheral circuit to verify a program operation | |
JP6457792B2 (ja) | 半導体記憶装置 | |
US10192616B2 (en) | Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects | |
CN110164496B (zh) | 半导体存储器元件及其读取方法 | |
CN111198657A (zh) | 存储器控制器、操作存储器控制器的方法和存储器系统 | |
WO2021039215A1 (ja) | メモリチップ及びメモリチップの制御方法 | |
US11367491B1 (en) | Technique for adjusting read timing parameters for read error handling | |
CN104769677A (zh) | 非易失性半导体存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6457792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |