KR101060793B1 - 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치 - Google Patents

비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치 Download PDF

Info

Publication number
KR101060793B1
KR101060793B1 KR1020107008469A KR20107008469A KR101060793B1 KR 101060793 B1 KR101060793 B1 KR 101060793B1 KR 1020107008469 A KR1020107008469 A KR 1020107008469A KR 20107008469 A KR20107008469 A KR 20107008469A KR 101060793 B1 KR101060793 B1 KR 101060793B1
Authority
KR
South Korea
Prior art keywords
electrode
nonvolatile memory
resistance
oxygen
resistance change
Prior art date
Application number
KR1020107008469A
Other languages
English (en)
Other versions
KR20100061556A (ko
Inventor
요시히코 간자와
šœ사쿠 무라오카
사토루 미타니
지퀴앙 웨이
다케시 다카기
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20100061556A publication Critical patent/KR20100061556A/ko
Application granted granted Critical
Publication of KR101060793B1 publication Critical patent/KR101060793B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

본 발명의 비휘발성 기억 소자는 제 1 전극(503)과, 제 2 전극(505)과, 제 1 전극(503)과 제 2 전극(505) 사이에 개재되고, 또한 제 1 전극(503)과 제 2 전극(505) 사이에 접하도록 구성되며, 양 전극(503, 505) 사이에 인가되는 전기적 신호에 기초해서 가역적으로 저항값이 변화되는 저항 변화층(504)을 구비하는 비휘발성 소자에 있어서, 상기 제 1 전극과 상기 제 2 전극이 서로 다른 소자로 이루어지는 재료에 의해서 구성되어 있다.

Description

비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치{NON-VOLATILE MEMORY ELEMENT AND NON-VOLATILE SEMICONDUCTOR DEVICE USING THE NON-VOLATILE MEMORY ELEMENT}
본 발명은 비휘발성 기억 소자에 관한 것이고, 특히, 인가되는 전기적 신호에 따라서 저항값이 변화되는 저항 변화형 비휘발성 기억 소자 및 그 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치에 관한 것이다.
최근, 디지털 기술의 진전에 따라, 휴대형 정보 기기 및 정보 가전 등의 전자 기기가, 한층 더 고기능화되고 있다. 이 때문에, 비휘발성 기억 소자의 대용량화, 기입 전력의 저감, 기입/판독 시간의 고속화 및 장수명화의 요구가 높아지고 있다.
이러한 요구에 대해, 기존의 플로팅 게이트를 이용한 플래시 메모리의 미세화에는 한계가 있다고 한다. 그래서, 최근 저항 변화층을 기억부의 재료로서 이용하는 새로운 저항 변화형 비휘발성 기억 소자가 주목받고 있다.
이 저항 변화형 비휘발성 기억 소자는, 저항 변화층을 하부 전극과 상부 전극 사이에 유지한 매우 단순한 구조로 구성된다. 그리고, 그 위 아래의 전극 사이에, 어느 임계값 이상의 크기의 전압을 갖는 소정의 전기적 펄스를 인가하는 것만으로, 저항이 고 저항 상태로 또는 저 저항 상태로 변화된다. 그리고, 이들 서로 다른 저항 상태와 수치를 대응시켜 정보를 기록하는 것이다. 저항 변화형 비휘발성 기억 소자는 이러한 구조상 및 동작상의 단순함으로부터, 한층 더 미세화나 저비용화가 가능할 것으로 기대되고 있다. 또한, 고 저항과 저 저항의 상태 변화가 100ns 이하 정도로 일어나는 경우도 있기 때문에, 고속 동작이라는 관점으로부터도 주목받고 있어서, 여러 가지 제안이 이루어지고 있다.
예컨대, 특허 문헌 1에 개시되어 있는 것은, 상부 전극과 하부 전극 사이에 전압을 인가함으로써 저항 변화층(3302) 내에 금속 이온을 넣거나 빼서, 고 저항 상태와 저 저항 상태를 만들어서, 정보를 기록하는 타입의 저항 변화형 비휘발성 기억 소자이다. 또한, 특허 문헌 2에 개시되어 있는 것 같은, 저항 변화층의 결정 상태를 전기 펄스로 변화시켜 저항 상태를 변화시키는 타입의 저항 변화형 메모리도 알려져 있다.
또한, 상기에 더해서, 저항 변화층(3302)에 금속 산화물을 사용한 저항 변화형 비휘발성 기억 소자에 관한 제안도 많이 나오고 있다. 이러한 금속 산화물을 사용한 저항 변화형 비휘발성 기억 소자는 저항 변화층으로 이용하는 재료에 기초해서 크게 두 가지로 분류된다. 하나는 특허 문헌 3 등에 개시되어 있는 페로브스카이트(Perovskite) 재료(Pr(1-x) CaXMnO3(PCMO), LaSrMnO3(LSMO), GdBaCoxOy(GBCO) 등)을 저항 변화층으로서 이용한 저항 변화형 비휘발성 기억 소자이다.
또 하나는 2원계의 전이 금속 산화물을 이용한 저항 변화형 비휘발성 기억 소자이다. 2원계의 전이 금속 산화물은 상술한 페로브스카이트 재료와 비교해도 매우 단순한 조성이기 때문에, 제조시의 조성 제어 및 성막이 비교적 용이하다. 이에 더해서, 반도체 제조 프로세스와의 정합성도 비교적 양호하다는 이점도 있어, 최근, 특히 정력적으로 연구가 이루어지고 있다.
예컨대, 특허 문헌 4에는 저항 변화 재료로서 NiO, V2O5, ZnO, Nb2O5, TiO2, WO3, CoO가 개시되어 있다. 또한, 특허 문헌 5나 비특허 문헌 1~3에는 Ni, Nb, Ti, Zr, Hf, Co, Fe, Cu, Cr 등의 전이 금속의 산화물로, 특히, 산소가 화학량론적 조성에서 부족한 산화물(이하, 산소 부족형 산화물이라고 함)을 저항 변화 재료로서 사용한 저항 변화 소자가 개시되어 있다.
여기서 산소 부족형 산화물을 좀 더 상세하게 설명한다. 예컨대, Ni의 경우, 화학량론적 조성을 갖는 산화물로서, NiO가 알려져 있다. 이 NiO에서는 O 원자와 Ni 원자가 동수 포함되어 있고, 산소 함유율로 표현하면 50at%이다. 이 산소 함유율 50at%보다 산소 함유율이 낮아진 상태의 산화물을 산소 부족형 산화물이라고 한다. 한편, 이 예의 경우, Ni의 산화물이기 때문에, 산소 부족형 Ni 산화물이라고 표현할 수 있다.
또한, 특허 문헌 6이나 비특허 문헌 2에는 질화 티탄의 표면을 산화시켜서 나노 미터 정도의 티탄 산화물(TiO2) 결정막을 형성한 구조를 저항 변화층에 사용하는 예도 개시되어 있다.
또한, 저항 변화의 양식이라는 점에서 보면, 상기한 금속 산화물을 사용한 비휘발성 기억 소자는 두 가지로 분류된다. 하나는 동일한 극성의, 크기가 다른 전압을 갖는 전기 펄스로 저항을 변화시키는 유니폴라형이다(예컨대 +1V와 +2V의 전압을 각각 인가하여 저항값을 증감시킨다). 특허 문헌 4나 5에 개시되어 있는 비휘발성 소자가 이에 대응한다. 다른 하나는 극성이 다른 전압을 갖는 전기 펄스로 저항 변화를 제어하는 바이폴라형이다(예컨대 +1V와 -1V의 전압을 인가하여 저항값을 증감시킨다). 이러한 양식의 비휘발성 기억 소자는 특허 문헌 3이나 6에 개시되어 있다.
또한, 저항 변화층을 사이에 두고 있는 상하의 전극 재료에 대해서도, 예컨대, 특허 문헌 5에는 이리듐(Ir), 백금(Pt), 루테늄(Ru), 텅스텐(W), Ir 및 Ru의 산화물, 티탄(Ti)의 질화물, 폴리실리콘 등이 개시되어 있다. 또한, 특허 문헌 6에는 Pt, Ir, 오시뮴(Os), Ru, 로듐(Rh), 팔라듐(Pd), Ti, 코발트(Co), W 등을 전극 재료로 사용한 비휘발성 기억 소자가 개시되어 있다. 또한, 특허 문헌 7에는 니켈(Ni), 은(Ag), 금(Au), Pt이 개시되고, 특허 문헌 8에는 Pt, Ir, Ru, Ir 산화물, Ru 산화물이 개시되어 있다.
특허 문헌 1 : 일본 특허 공개 제 2006-40946호 공보 특허 문헌 2 : 일본 특허 공개 제 2004-349689호 공보 특허 문헌 3 : 미국 특허 제 6473332호 공보 특허 문헌 4 : 일본 특허 공개 제 2004-363604호 공보 특허 문헌 5 : 일본 특허 공개 제 2005-317976호 공보 특허 문헌 6 : 일본 특허 공개 제 2007-180202호 공보 특허 문헌 7 : 일본 특허 공개 제 2007-88349호 공보 특허 문헌 8 : 일본 특허 공개 제 2006-324447호 공보
비특허 문헌 1 : I.G.Beak et al., Tech. Digest IEDM 2004, 587페이지 비특허 문헌 2 : M,Fujimoto et al., Japanese Journal of Applied Physics Vol. 45 2006, L310-L312 페이지 비특허 문헌 3 : A. Chen et al., Tech. Digest IEDM 2005, 746 페이지
본 발명자 등은, 제조시의 조성 제어 및 성막이 비교적 용이하다는 점에서, 산소 부족형 산화물을 저항 변화 재료로서 이용한 저항 변화 소자에 착안했다. 그러나 이런 종류의 저항 변화 소자는 그 저항 변화 현상의 메커니즘이 해명되어 있지 않아서, 저항 변화가 불안정했다.
본 발명은 이러한 과제를 해결하기 위해서 이루어진 것으로, 그 목적은 가역적으로 안정된 덮어쓰기 특성을 가진 저항 변화 현상을 이용한 비휘발성 기억 소자를 제공하는 것에 있다.
본 발명자 등은 상기 과제를 해결하기 위해서 예의 연구했다. 이 연구에 있어서는 저항 변화 현상의 메커니즘이 불분명하기 때문에, 시행 착오를 반복했지만, 그 결과, 이하에 설명하는 여러 가지 지견을 얻어서, 이들 지견에 기초해서 본 발명을 도출했다.
우선, 본 발명자 등은 상하의 전극으로 이용하는 바람직한 재료의 조합을 고려하지 않고, 비휘발성 기억 소자를 제작하여, 그 전기적 특성을 조사했다. 제작한 것은, 도 40과 같은 기본 구조를 갖는 소자이며, 저항 변화층(3302)으로 산소 부족형 Ta 산화물을 이용하고, 이것을 Pt로 이루어지는 하부 전극(3301)과, 마찬가지로 Pt로 이루어지는 상부 전극(3303) 사이에 유지한 상하 대칭의 구조로 했다. 여기서, 저항 변화층(3302)의 산소 부족형 Ta 산화물은 신규한 저항 변화 재료으로, 이 산소 부족형 Ta 산화물의 산소 함유율은 58at%으로 했다(TaOx라 표현했을 때, x는 1.38). 이하, 이 비휘발성 소자를 소자 A라고 부른다.
도 1은 소자 A에 전기적 펄스를 인가했을 때의 저항 변화를 나타낸다. 여기서, 도 1(a) 및 (b)의 가로축은 하부 전극(3301)과 상부 전극(3303) 사이에 인가한 전기적인 펄스의 수이고, 세로축은 저항값이다.
우선, 도 1(a)은 하부 전극(3301)과 상부 전극(3303)의 사이에는 펄스폭이 100nsec이고, 하부 전극(3301)을 기준으로 해서 상부 전극(3303)에 각각 +3.0V와 -1.5V의 전압을 갖는 전기적 펄스를 교대로 인가했을 때의 저항의 측정 결과이다. 이 경우, +3.0V의 전압의 전기 펄스를 인가함으로써, 저항값은 800~1000Ω 정도로 되고, -1.5V의 전압의 전기 펄스를 인가한 경우에는, 150Ω 정도로 변화했다. 즉, 상부 전극(3303)에 하부 전극(3301)보다 높은 전압의 전기 펄스를 인가했을 때에 고저항화하는 변화를 보였다.
다음으로, 인가하는 전압의 밸런스를 변화시키고, 음의 전압을 크게 한 경우의 결과가 도 1(b)이다. 이 경우, 하부 전극(3301)에 비해서 상부 전극(3303)에 각각 -3.0V와 +1.5V의 전압의 전기적 펄스를 인가했다. 이렇게 하면, -3.0V의 전기 펄스를 인가했을 때에는 고저항화하여 저항값은 600~800Ω 정도로 되고, +1.5V의 전기 펄스를 인가했을 때에는 저저항화하여 저항값은 150Ω 정도로 되고 있다. 즉, 상부 전극(3303)에 하부 전극(3301)보다 높은 전압의 전기 펄스를 인가했을 때에는 저저항화되어서, 도 1(a)에서 측정했을 때와, 정반대의 동작을 나타내었다.
상기 결과는 소자 A와 같은 소자는 바이폴라형 비휘발성 기억 소자의 동작으로서는 매우 부적당하다는 것을 나타내고 있다. 바이폴라형 비휘발성 기억 소자는 인가하는 전기적 펄스의 전압의 크기로 저항 변화를 제어하고 있는 것이 아니고, 극성이 다른 전압을 갖는 전기 펄스로 저항을 제어한다는 점에 특징이 있다. 즉, 소자에 인가하는 전압의 크기가 분산된 경우나, 제조시의 편차 등의 요인에 의해서 저항 변화를 일으키는 임계값의 전압이 다소 분산되어도, 저항 변화의 방향성(고저항으로부터 저저항, 또는 저저항으로부터 고저항으로의 변화의 방향성)은 분산되지 않는다는 점에 바이폴라형의 소자의 특징이 있다. 그러나 상기 소자 A의 경우에는 상부 전극에 양의 전압을 인가했을 때에 저항값이 증가하는 경우와, 감소하는 경우가 존재해서, 전극에 인가하는 전압의 극성에 따라서 저항값이 일의적으로 정해지지 않는다는 과제가 있었다. 이것이 제 1 지견이였다.
상기와 같은, 비휘발성 기억 소자가 인가 전압의 극성에 대해서 2개의 모드로 저항 변화되는 원인을 조사하기 위해서, 비휘발성 기억 소자의 어느 부분이 저항 변화를 일으키고 있는지를 조사했다. 이 목적을 위해서 제작한 소자가 소자 B 이다. 도 2는 소자 B의 단면의 모식도이다. 이 도면과 같이, 100㎚의 산소 부족형 Ta 산화물층(2005)의 상하에 Pt로 2개씩, 합계 4개의 전극(201)~전극(204)을 형성했다. 그리고, 전극(2002)을 기준으로 해서 전극(2001)에 100nsec의 펄스폭으로 +2.0V와 -1.5V의 전압을 인가했다. 이렇게 하면, +2.0V의 전압의 전기 펄스를 인가했을 때에는 고저항화되고, -1.5V의 전압의 전기 펄스를 인가했을 때에는 저저항화됐다. 이와 같이 전극(2001)과 전극(2002)의 저항을 변화시킨 상태에서 4개의 전극 사이의 저항값을 측정했다. 구체적으로는 전극(2001)과 전극(2002)에 +2.0V를 인가하여 전극(2001)과 전극(2002) 사이의 저항을 고저항화한 상태로, 전극(2001)과 전극(2003), 전극(2001)과 전극(2004), 전극(2002)과 전극(2003), 전극(2002)과 전극(2004), 전극(2003)과 전극(2004) 사이의 저항값을 각각 측정했다. 다음으로 전극(2001)과 전극(2002)에 -1.5V를 인가하여, 전극(2001)과 전극(2002) 사이의 저항을 저저항화한 상태로, 상술한 바와 같이 각 전극 사이의 저항값을 측정했다.
이상과 같은 측정을 10회씩 반복하여, 각 전극 사이의 저항값을 정리하면, 표 1에 나타내는 바와 같은 결과가 얻어졌다.
Figure 112010024682771-pct00001
즉, 전극(2001)에 관련된 부분에만 저항값의 변화가 나타나고, 전극(2001)이 관여되지 않은 장소에서는 저항값이 거의 변화하지 않는다는 결과가 얻어졌다. 이로부터, 전극(2001)과 전극(2002) 사이에 전압을 인가했을 때에 저항의 변화가 일어났던 것은 전극(2001)의 근방뿐이라는 것을 알 수 있다.
이상의 사항으로부터, 산소 부족형 Ta 산화물을 저항 변화층으로 이용한 저항 변화 소자에서 저항 변화가 생기고 있는 것은 산소 부족형 Ta 산화물층 중에서도 전극에 가까운 부분만이라고 할 수 있다. 또한, 고저항화를 일으킬 때에, 높은 전위로 되어 있는 측의 전극의 근방이 저항 변화를 일으키고 있다고 생각된다(이 경우, 고저항화할 때, 전극(2002)에 비해서 전극(2001)에는 고전위의 전압이 걸려 있다). 이것이 제 2 지견이였다.
이상의 결과를 고려하면, 소자 A에서는 상부 전극(3303)과 산소 부족형 Ta 산화물층(3302)의 계면 근방에서 저항 변화를 일으키는 모드(상부 전극 모드)와, 하부 전극(3301)과 산소 부족형 Ta 산화물층(3302)의 계면 근방에서 저항 변화를 일으키는 모드(하부 전극 모드)의 2개의 모드로 저항 변화가 일어난 것으로 생각된다. 인가한 전기 펄스의 극성과 저항 변화의 방향성을 고려하면, 도 1(a)은 상부 전극 모드로 동작하고 있는 경우이고, 도 1(b)는 하부 전극 모드로 동작하고 있을 때의 저항 변화 특성이였다는 것도 알 수 있다.
이상의 결과로부터, 저항 변화막을 금속 전극 사이에 유지한 구조를 갖고, 전극에 인가하는 전압의 극성에 따라서 저항값이 일의적으로 정해지는, 이상적인 바이폴라형 비휘발성 기억 소자를 형성하기 위해서는 상하 양쪽의 전극 근방에서 저항 변화가 일어나는 구조를 취해서는 안 된다고 생각된다.
상기와 같은 과제 외에, 소자에 반복 저항을 변화시킨 경우에, 상부 전극 모드와 하부 전극 모드가 서로 혼합되는 현상이, 빈도는 적지만 발생한다고 하는 과제가 있다. 도 3은, 소자 A와 유사한 도 40에 나타내는 구조를 갖는 다른 소자의 저항 변화 특성이다. 즉, 하부 전극(3301)과 상부 전극(3303)을 Pt에 의해서 형성하고, 저항 변화층(3302)으로서, 산소 함유율 58at%인 산소 부족형 Ta 산화물 (TaOx로 표현했을 때, x는 1.38)을 이용한 비휘발성 기억 소자이다. 또한, 측정시에 인가한 전기적 펄스는 하부 전극(3301)을 기준으로 해서 상부 전극(3303)을 각각 +2.0V와 -1.5V의 전압으로 하는 펄스로, 펄스의 폭은 100nsec으로 했다. 이 도면을 보면, 저항 변화의 폭이, 펄스 인가 횟수가 20회를 초과한 부근에서 변화되고 있다는 것을 알 수 있다. 즉, 처음에는 +2.0V를 인가했을 때에 저항값은 약 4000Ω이 되고, -1.5V의 전압의 전기 펄스를 인가했을 때에 약 1500Ω이 되는 변화를 나타내었다. 그러나 펄스 인가 횟수가 20회를 초과하면, 저항 변화폭이 넓어져서, 2000~3000Ω과 300~400Ω의 사이에서 저항 변화가 일어났다.
이 현상은 상기한 바와 같이, 상부 전극 모드와 하부 전극 모드의 혼합에 의해 발생한 것으로 생각된다. 즉, 인가한 전기 펄스 수가 20정도까지는 하부 전극측의 저항이 고저항의 상태로, 상부 전극측이 고 저항과 저 저항으로 변화를 반복하고 있었던 것이, 전기 펄스가 20을 넘은 부근부터, 어떤 원인으로 하부 전극측이 저저항으로 변화되고, 상부 전극측이 고저항과 저저항으로 변화를 반복하고 있었다고 생각된다. 바꿔 말하면, 하부 전극과 산소 부족형 Ta 산화물의 계면의 저항이 의도하지 않게 변화를 일으키기 때문에, 도 3과 같은 저항 변화폭의 편차가 발생했다고 생각된다. 이것이 제 3 지견이였다.
이상과 같은 저항 변화폭의 분산은 저항의 대소에 의해서 정보를 기억하는 소자의 특성으로서는 어울리지 않다.
상기와 같은 과제 외에, NiO 등의 전이 금속 산화물을 이용한 종래의 저항 변화형 비휘발성 기억 소자에서는, 비특허 문헌 1에 개시되어 있는 바와 같이, 저항 변화 재료를 상하의 전극 사이에 유지한 구조를 형성한 직후에는 저항 상태의 변화가 일어나기 어렵다는 과제가 있다. 즉, 저항 상태의 변화를 발현시키기 위해서는 특수한 전기적 자극을 상하 전극 사이에 인가하는, '익숙한' 공정(이하에서는 포밍 공정이라 함)이 필요하게 되어 있다. 저항 변화형 메모리의 양산시를 생각하면, 이러한 포밍 공정의 존재는 결코 바람직하다고는 할 수 없다. 왜냐하면, 포밍 공정은, 제조 공정 중 하나로도 취할 수 없어서, 비용의 증대나 제조 프로세스의 복잡화로 이어지기 때문이다.
한편, 본 명세서의 범위에서는 정상적인 저항 상태의 변화를 얻을 수 있는 전기적 펄스의 크기(전압값)나 폭(시간)과는 다른 전기적 펄스를 인가하여, 제조 직후의 저항 변화형 비휘발성 기억 소자의 상태를 변화시키는 공정을 포밍 공정이라고 정의한다. 예컨대, 2V의 크기로 100ns의 폭을 가지는 전기적 펄스로 저항 상태가 변화되는 잠재적 능력을 갖는 비휘발성 기억 소자를 동작시키기 위해서, 제조 직후에, 예컨대, 3V에서 1μs의 전기적 펄스를 10회 인가할 필요가 있는 경우, 포밍 공정(3V에서 1μs의 전기적 펄스를 10회 인가하는 공정)이 필요하다고 표현한다.
본 발명자 등은, 이상의 지견으로부터 전극의 재료가 저항 변화 현상에 관여되어 있다는 것으로 추찰하여, 이하의 본 발명을 도출했다. 한편, 확실하게 하기 위해서 부언하면, 상하의 전극 재료가 조합에 의존한 저항 변화 현상의 제어성 등에 관한 데이터에 대해서는 종래, 개시되어 있지 않다. 즉, 저항 변화형 비휘발성 기억 소자에 있어서, 실제로 저항 변화가 발현한 전극 재료 또는 저항 변화가 발현하는 것으로 추찰되는 전극 재료의 후보에 대해서는, 상술한 바와 같이 특허 문헌 5 내지 8에 개시되어 있다. 그러나 저항 변화형 비휘발성 기억 소자를 장착한 메모리 장치를 제조하는 경우에, 제어성 좋게 저항 변화를 발생시키기 위한 바람직한 상하 전극의 재료의 조합에 대해서는 전혀 개시되어 있지 않다.
본 발명의 비휘발성 기억 소자는, 제 1 전극과, 제 2 전극과, 상기 제 1 전극과 상기 제 2 전극 사이에 개재되며 상기 제 1 전극과 상기 제 2 전극과 접하도록 마련되어 있고, 상기 제 1 전극과 상기 제 2 전극 사이에 인가되는, 극성이 다른 전기적 신호에 기초해서 가역적으로 변화되는 저항 변화층을 구비하며, 상기 저항 변화층은 산소 부족형 탄탈 산화물층으로 이루어지고, 상기 제 1 전극과 상기 제 2 전극이 서로 다른 원소로 이루어지는 재료에 의해서 구성되어 있다. 본 발명자등은 후술하는 바와 같이, 전극 재료로는 저항 변화가 발현하기 쉬운 재료와 저항 변화가 발현하기 어려운 재료가 존재한다는 것을 발견했다. 그래서, 이러한 구성으로 하면, 제 1 전극 및 제 2 전극 중 하나를 저항 변화가 발현하기 쉬운 재료로 구성하고, 다른 하나를 저항 변화가 발현하기 어려운 재료로 구성함으로써 가역적으로 안정된 덮어쓰기 특성을 갖는 비휘발성 기억 소자를 실현할 수 있다.
상기 제 1 전극의 표준 전극 전위 V1와 탄탈의 표준 전극 전위 VTa의 차이인 V1-VTa와, 상기 제 2 전극의 표준 전극 전위 V2와 탄탈의 표준 전극 전위 VTa의 차이인 V2-VTa가, 0<V1-VTa<V2-VTa인 관계를 만족하는 것이 바람직하다.
상기 제 1 전극의 표준 전극 전위 V1와 탄탈의 표준 전극 전위 VTa의 차이인 V1-VTa와, 상기 제 2 전극의 표준 전극 전위 V2와 탄탈의 표준 전극 전위 VTa와의 차이인 V2-VTa가, V1-VTa≤0<V2-VTa인 관계를 만족하는 것이 바람직하다.
상기 제 1 전극은 W, Ni, Ta, Ti, Al, 질화 Ta로 이루어지는 그룹으로부터 선택되는 재료로 구성되어 있고, 상기 제 2 전극은 Pt, Ir, Pd, Ag, Cu로 이루어지는 그룹으로부터 선택되는 재료로 구성되어 있는 것이 바람직하다.
상기 제 1 전극은 Ta, Ti, Al로 이루어지는 그룹으로부터 선택되는 재료로 구성되어 있고, 상기 제 2 전극은 Pt, Ir, Pd, Ag, Cu, W, Ni, 질화 Ta로 이루어지는 그룹으로부터 선택되는 재료로 구성되어 있는 것이 바람직하다.
상기 제 1 전극을 기준으로 해서 상기 제 2 전극에 양의 전압을 인가했을 때의 저항값을 R1로 표현하고, 상기 제 1 전극을 기준으로 해서 상기 제 2 전극에 음의 전압을 인가했을 때의 저항값을 R2로 표현했을 때에, R1와 R2가 R1>R2를 만족하도록 가역적으로 저항값이 변화되는 제 1 상태와, 상기 제 1 전극을 기준으로 해서 상기 제 2 전극에 음의 전압을 인가했을 때의 저항값을 R3라 표현하고, 상기 제 1 전극을 기준으로 해서 상기 제 2 전극에 양의 전압을 인가했을 때의 저항값을 R4라고 표현했을 때, R3와 R4가 R3≥R4를 만족하도록 가역적으로 저항값이 변화되는 제 2 상태가 존재하고, R1의 R2에 대한 비율인 R1/R2와, R3의 R4에 대한 비율인 R3/R4가, R1/R2>R3/R4이여도 된다.
상기 산소 부족형 탄탈 산화물층을 TaOx로 표현했을 때, 0.8≤x≤1.9를 만족하는 것이 바람직하다.
상기 산소 부족형 탄탈 산화물층은 그 두께 방향에 있어서, 제 1 산소 부족형 탄탈 산화물을 포함하는 제 1 영역과, 상기 제 1 산소 부족형 탄탈 산화물보다 산소 함유율이 높은 제 2 산소 부족형 탄탈 산화물을 포함하는 제 2 영역을 갖고 있어도 된다.
상기 제 2 전극은 탄탈의 표준 전극 전위 및 상기 제 1 전극을 구성하는 재료의 표준 전극 전위보다 높은 표준 전극 전위를 갖는 재료로 구성되어 있고, 상기 제 2 영역은 상기 제 1 영역과 상기 제 2 전극 사이에 위치하고 있는 것이 바람직하다.
상기 산소 부족형 탄탈 산화물층은 적어도, 상기 제 1 영역으로서의 제 1 산소 부족형 탄탈 산화물층과, 상기 제 2 영역으로서의 제 2 산소 부족형 탄탈 산화물층이 적층되어 구성되어 있어도 된다.
상기 제 1 산소 부족형 탄탈 산화물을 TaOx로 표현했을 때, 0.8≤x≤1.9를 만족하는 것이 바람직하다.
상기 제 2 산소 부족형 탄탈 산화물을 TaOy로 표현했을 때, 2.1≤y<2.5를 만족하는 것이 바람직하다.
상기 제 2 산소 부족형 탄탈 산화물층의 막 두께가 1㎚ 이상 8㎚ 이하인 것이 바람직하다.
또한, 본 발명의 비휘발성 반도체 장치는 반도체 기판과, 상기 반도체 기판 위에 서로 평행하게 형성된 복수의 제 1 전극 배선과, 상기 복수의 제 1 전극 배선의 상방에 상기 반도체 기판의 주면(主面)에 평행한 면 내에서 서로 평행하고 또한, 상기 복수의 제 1 전극 배선에 입체 교차하도록 형성된 복수의 제 2 전극 배선과, 상기 복수의 제 1 전극 배선과 상기 복수의 제 2 전극 배선의 입체 교차점에 대응하여 마련된 비휘발성 기억 소자를 구비하는 메모리 어레이를 구비하고, 상기 제 1 전극 배선을 제 1 전극으로 하고, 상기 제 2 전극 배선을 제 2 전극이라고 한 경우, 상기 비휘발성 기억 소자 각각은, 상기 제 1 전극과 상기 제 2 전극 사이에 개재되어서, 양 전극 사이의 전압에 기초해서 가역적으로 저항값이 변화되는 저항 변화층을 구비하며, 상기 저항 변화층은 산소 부족형 탄탈 산화물층으로 이루어지고, 상기 제 1 전극과 상기 제 2 전극이 서로 다른 원소로 이루어지는 재료에 의해서 구성되어 있다.
또한, 본 발명의 비휘발성 반도체 장치는, 반도체 기판과, 상기 반도체 기판 위에 서로 평행하게 형성된 복수의 제 1 전극 배선과, 상기 복수의 제 1 전극 배선 상방에 상기 반도체 기판의 주면에 평행한 면 내에서 서로 평행하게 또한 상기 복수의 제 1 전극 배선에 입체 교차하도록 형성된 복수의 제 2 전극 배선과, 상기 복수의 제 1 전극 배선과 상기 복수의 제 2 전극 배선의 입체 교차점에 대응해서 마련된 비휘발성 기억 소자를 구비하는 메모리 어레이를 구비하고, 상기 비휘발성 기억 소자 각각은, 상기 제 1 전극 배선과 접속되는 제 1 전극과, 상기 제 2 전극 배선과 접속되는 제 2 전극과, 상기 제 1 전극과 상기 제 2 전극 사이에 개재되어서, 양 전극 사이의 전압에 기초해서 가역적으로 저항값이 변화되는 저항 변화층을 구비하고, 상기 저항 변화층은 산소 부족형 탄탈 산화물층으로 이루어지고, 상기 제 1 전극과 상기 제 2 전극이 서로 다른 원소로 이루어지는 재료에 의해서 구성되어 있다.
상기 비휘발성 기억 소자 각각은 상기 제 1 전극과 상기 제 2 전극 사이에 전류 억제 소자를 구비하고 있고, 상기 전류 억제 소자는 상기 저항 변화층과 전기적으로 접속되어 있어도 된다.
상기 메모리 어레이가 복수 적층되어 이루어지는 다층화 메모리 어레이를 구비하고 있어도 된다.
또한, 본 발명의 비휘발성 반도체 장치는 반도체 기판과, 상기 반도체 기판상에 형성된, 서로 교차하도록 배열된 복수의 워드선 및 복수의 비트선, 상기 복수의 워드선 및 복수의 비트선의 교점에 대응하여 각각 마련된 복수의 트랜지스터, 및 상기 복수의 트랜지스터에 대응해서 마련된 복수의 비휘발성 기억 소자를 구비하고, 상기 비휘발성 기억 소자 각각은, 제 1 전극과, 제 2 전극과, 상기 제 1 전극과 상기 제 2 전극 사이에 개재되어서, 대응해서 마련되어 있는 상기 트랜지스터를 통해서 상기 제 1 전극 및 상기 제 2 전극 사이에 인가되는 전기적 신호에 기초해서 가역적으로 저항값이 변화되는 저항 변화층을 구비하고, 상기 저항 변화층은 산소 부족형 탄탈 산화물층으로 이루어지며, 상기 제 1 전극과 상기 제 2 전극은 서로 다른 원소로 이루어지는 재료에 의해서 구성되어 있다.
또한, 본 발명의 비휘발성 반도체 장치는, 반도체 기판과, 상기 반도체 기판상에 형성된, 소정의 연산을 실행하는 논리 회로 및 프로그램 기능을 갖는 비휘발성 기억 소자를 구비하고, 상기 비휘발성 기억 소자는, 제 1 전극과, 제 2 전극과, 상기 제 1 전극과 상기 제 2 전극 사이에 개재되어서, 양 전극 사이의 전압에 기초해서 가역적으로 저항값이 변화되는 저항 변화층을 구비하고, 상기 저항 변화층은 산소 부족형 탄탈 산화물층으로 이루어지고, 상기 제 1 전극과 상기 제 2 전극은 서로 다른 원소로 이루어지는 재료에 의해서 구성되어 있다.
또한, 상기 비휘발성 반도체 장치는, 다른 특정한 상기 비휘발성 반도체 장치를 더 구비해도 된다.
본 발명의 상기 목적, 다른 목적, 특징 및 이점은 첨부된 도면을 참조하면서, 이하의 바람직한 실시 측면의 상세한 설명으로부터 자명하게 된다.
본 발명에 의하면, 가역적으로 안정된 덮어쓰기 특성을 갖는 비휘발성 기억 소자 및 그 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치를 얻을 수 있다. 또한, 포밍 공정 없이 안정되게 동작하는 비휘발성 기억 소자 및 그 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치를 얻을 수 있다.
도 1은 도 40에 나타내는 비휘발성 기억 소자에 전기적 펄스를 인가했을 때의 저항 변화를 나타내는 도면,
도 2는 비휘발성 기억 소자의 어느 부분이 저항 변화를 일으키는지를 조사할 목적으로 제작한 비휘발성 기억 소자의 단면의 모식도,
도 3은 상부 전극 모드와 하부 전극 모드의 혼합의 저항 변화 특성을 나타내는 도면,
도 4는 스퍼터링시의 산소 유량비와 Ta 산화물층의 산소 함유율의 관계를 나타내는 도면,
도 5는 본 발명의 실시예 1 및 2에 따른 비휘발성 기억 소자의 구성을 나타내는 단면도,
도 6은 본 발명의 실시예 1에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 7은 본 발명의 실시예 1에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 8은 본 발명의 실시예 1에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 9는 본 발명의 실시예 1에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 10은 본 발명의 실시예 1에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 11은 본 발명의 실시예 1에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 12는 본 발명의 실시예 2에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 13은 본 발명의 실시예 2에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 14는 본 발명의 실시예 2에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 15는 본 발명의 실시예 2에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 16은 본 발명의 실시예 2에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 17은 본 발명의 실시예 2에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 18은 본 발명의 실시예 2에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 19는 본 발명의 실시예 2에 따른 비휘발성 기억 소자의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 20은 본 발명의 실시예 1 및 2에 따른 비휘발성 기억 소자의 전극 재료의 종류와 표준 전극 전위의 관계를 나타내는 도면,
도 21은 본 발명의 실시예 2에 따른 비휘발성 기억 소자의 동작을 설명하기 위한 단면 모식도,
도 22는 본 발명의 실시예 2에 따른 비휘발성 기억 소자의 동작을 설명하기 위한 단면 모식도,
도 23은 본 발명의 실시예 3에 따른 비휘발성 기억 소자의 구성을 나타내는 단면도,
도 24는 본 발명의 실시예 3에 따른 비휘발성 기억 소자가 구비하는 저항 변화층의 저항값과 인가한 전기적 펄스의 관계를 나타내는 도면,
도 25는 본 발명의 실시예 3에 따른 탄탈 산화물로 이루어지는 저항 변화층의 X선 반사율의 스펙트럼을 나타내는 도면,
도 26은 본 발명의 실시예 3에 따른 비휘발성 기억 소자의 구성을 나타내는 단면도,
도 27은 본 발명의 실시예 4에 따른 비휘발성 기억 소자가 구비하는 저항 변화층의 저항값과 전기 펄스 인가 횟수의 관계를 나타내는 도면,
도 28은 본 발명의 실시예 5에 따른 비휘발성 반도체 장치의 구성을 나타내는 블록도,
도 29는 도 28에 있어서의 A부의 구성(4 비트분의 구성)을 나타내는 사시도,
도 30은 본 발명의 실시예 5에 따른 비휘발성 반도체 장치가 구비하는 비휘발성 기억 소자의 구성을 나타내는 단면도,
도 31은 본 발명의 실시예 5에 따른 비휘발성 반도체 장치가 구비하는 비휘발성 기억 소자의 변형예의 구성을 나타내는 단면도,
도 32는 본 발명의 다층화 구조의 비휘발성 반도체 장치가 구비하는 메모리 어레이의 구성을 나타내는 사시도,
도 33은 본 발명의 실시예 5에 따른 비휘발성 반도체 장치의 동작예를 게시하는 타이밍 차트,
도 34는 본 발명의 실시예 6에 따른 비휘발성 반도체 장치의 구성을 나타내는 블록도,
도 35는 도 33에 있어서의 C부의 구성(2 비트분의 구성)을 나타내는 단면도,
도 36은 본 발명의 실시예 6에 따른 비휘발성 반도체 장치의 동작예를 게시하는 타이밍 차트,
도 37은 본 발명의 실시예 7에 따른 비휘발성 반도체 장치의 구성을 나타내는 블록도,
도 38은 본 발명의 실시예 7에 따른 비휘발성 반도체 장치가 구비하는 구제(救濟) 어드레스 저장 레지스터의 구성을 나타내는 블록도,
도 39는 본 발명의 실시예 7에 따른 비휘발성 반도체 장치가 구비하는 구제 어드레스 저장 레지스터의 구성을 나타내는 단면도,
도 40은 저항 변화의 불안정성 확인용으로 제작한 기억 소자의 구성을 나타내는 단면도이다.
도면의 주요 부분에 대한 부호의 설명
200 : 비휘발성 반도체 장치 201 : 메모리 본체부
202 : 메모리 어레이 203 : 행 선택 회로/드라이버
204 : 열 선택 회로/드라이버 205 : 기입 회로
206 : 감지 증폭기 207 : 데이터 입출력 회로
208 : 어드레스 입력 회로 209 : 제어 회로
210 : 비휘발성 기억 소자 211 : 상부 배선
212 : 하부 배선 213 : 상부 전극
214 : 저항 변화층 215 : 내부 전극
216 : 전류 억제 소자 217 : 하부 전극
218 : 오믹 저항층 219 : 제 2 저항 변화층
300 : 비휘발성 반도체 장치 301 : 메모리 본체부
302 : 메모리 어레이 303 : 행 선택 회로/드라이버
304 : 열 선택 회로 305 : 기입 회로
306 : 감지 증폭기 307 : 데이터 입출력 회로
308 : 셀 플레이트 전원 309 : 어드레스 입력 회로
310 : 제어 회로 313 : 비휘발성 기억 소자
314 : 상부 전극 315 : 저항 변화층
316 : 하부 전극 400 : 비휘발성 반도체 장치
401 : 반도체 기판 402 : CPU
403 : 입출력 회로 404 : 논리 회로
405 : 아날로그 회로 406 : BIST 회로
407 : SRAM
408 : 구제 어드레스 저장 레지스터 409 : 비휘발성 기억 소자
410 : 기입 회로 411 : 판독 회로
412 : 래치 회로 500 : 비휘발성 기억 소자
501 : 기판 502 : 산화물층
503 : 제 1 (하부) 전극층
504 : 저항 변화층(산소 부족형 탄탈 산화물층)
505 : 제 2 (상부) 전극층 1401 : 제 1 (하부) 전극층
1402 : 산소 부족형 탄탈 산화물층 1403 : 제 2 (상부) 전극층
1404 : 산소 원자 1501 : 제 1 (하부) 전극층
1502 : 산소 부족형 탄탈 산화물층 1503 : 제 2 (상부) 전극층
1504 : 산소 원자 1505 : 산소
1700 : 비휘발성 기억 소자 1701 : 기판
1702 : 산화물층 1703 : 제 1 (하부) 전극층
1704 : 제 1 산소 부족형 탄탈 산화물층
1705 : 제 2 산소 부족형 탄탈 산화물층
1706 : 저항 변화층(산소 부족형 탄탈 산화물층)
1707 : 제 2 (상부) 전극층 1708 : 소자 영역
2000 : 4 단자를 갖는 비휘발성 기억 소자 2001 : 제 1 전극
2002 : 제 2 전극 2003 : 제 3 전극
2004 : 제 4 전극
2005 : 산소 부족형 탄탈 산화물층
BL0, BL1,… : 비트선 M11, M12,… : 메모리 셀
T11, T12,… : 트랜지스터 WL0, WL1,… : 워드선
이하, 본 발명의 바람직한 실시예를, 도면을 참조해서 상세하게 설명한다. 한편, 모든 도면을 통해서 동일 또는 상당 부분에는 동일한 부호를 붙이고 그 설명은 생략하는 경우가 있다.
(실시예 1)
상술한 바와 같이, 산소 부족형 Ta 산화물을 사용한 바이폴라 동작하는 저항 변화형 비휘발성 기억 소자에서는, 상하 어느 한쪽의 전극 근방에만 저항 변화가 일어나기 쉬운 동작이 바람직하다. 만일 저항 변화 현상이 전극 재료에 의해서 변화되면, 저항이 변화되기 쉬운 전극 재료와 저항이 변화되기 어려운 전극 재료 사이에, 산소 부족형 Ta 산화물을 유지한 구조를 만들면 된다. 본 실시예에서는, 이 점을 검증한 결과에 대해서 설명한다.
한편, 이 검증 결과를 설명하기 전에, 산소 부족형 Ta 산화물층의 형성 방법이나, 산소 함유율의 바람직한 범위를 설명한다. 그 후, 저항 변화가 일어나기 쉽다는 것이 전극 재료에 의존하는지 여부를 확인하기 위해서, W, Ta, 질화 Ta(이하, TaN)로 이루어지는 전극 사이에 TaOx층을 유지한 구조를 형성하고, 전기 펄스에 의한 저항 변화 현상의 상태를 조사한 결과에 대해서 설명한다. 그리고 마지막으로, 동작하기 쉬운 전극 재료와 동작하기 어려운 전극 재료 사이에 산소 부족형 Ta 산화물을 유지한 구조의 저항 변화 소자의 저항 변화의 측정 결과에 대해서 설명한다.
[스퍼터링시의 산소 유량비와 Ta 산화물층의 산소 함유율의 관계]
우선, 본 실시예에 있어서의 산소 부족형 Ta 산화물층의 제작 조건 및 산소 함유율의 해석 결과에 대해서 설명한다. 산소 부족형 Ta 산화물층은 Ta 타겟을 (아르곤) Ar과 O2 가스 분위기 중에서 스퍼터링하는, 이른바, 반응성 스퍼터링으로 제작했다. 본 실시예에서의 구체적인 산소 부족형 Ta 산화물의 제작 방법은 다음과 같다.
우선 스퍼터링 장치 내에 기판을 설치하고, 스퍼터링 장치 내를 7×10-4Pa 정도까지 진공 흡인한다. Ta를 타겟으로 해서, 파워를 250W, 아르곤 가스와 산소 가스를 합한 전체 가스 압력을 3.3Pa, 기판의 설정 온도를 30℃로 해서, 스퍼터링을 실시했다. 여기서는 Ar 가스에 대한 O2 가스의 유량비를 0.8%부터 6.7%까지 변화시켰다. 우선은 조성을 조사하는 것이 목적이기 때문에, 기판으로서는 Si 층상에 SiO2를 200㎚ 퇴적한 것을 이용하고, Ta 산화물층의 막 두께는 약 100㎚이 되도록 스퍼터링 시간을 조정했다. 이렇게 해서 제작한 Ta 산화물층의 조성을 러더포드 후방 산란법(RBS법), 및 오제 전자 분광법(AES법)에 의해서 해석한 결과를 도 4에 나타낸다. 이 도면으로부터, 산소 분압비를 0.8%에서 6.7%로 변화시킨 경우, Ta 산화물층 중의 산소 함유율은 약 35at%(TaO0 .66)에서 약 70at%(TaO2 .3)로 변화하고 있다는 것을 알 수 있다. 이상의 결과로부터, Ta 산화물층 중의 산소 함유율을 산소 유량비에 의해서 제어 가능하다는 것과, Ta의 화학량론적인 산화물인 Ta2O5(TaO2.5)의 산소 함유율 71.4at%보다 산소가 부족한, 산소 부족형 Ta 산화물이 형성되어 있다는 것이 분명하게 되었다.
한편, 본 실시예에서는, Ta 산화물층의 해석에 러더포드 후방 산란법(RBS) 및 오제 전자 분광법(AES)을 이용했지만, 형광 X선 분석법(XPS)이나 전자선 마이크로 어네리시스법(EPMA) 등의 기기 분석 수법도 이용 가능하다.
[산소 부족형 Ta 산화물층의 조성과 저항 변화 특성]
이상과 같이 제작한 산소 부족형 Ta 산화물 중, 어느 정도의 산소 함유율을 갖는 산소 부족형 Ta 산화물이 저항 변화를 나타내는지를 조사했다. 여기서 산소 부족형 Ta 산화물층을 사이에 유지하는 전극의 재료로서 이용한 것은 상하의 전극 모두 Pt이다. 상하에 Pt를 이용한 경우에는 상술한 바와 같이, 바이폴라형 저항 변화형 비휘발성 소자로서는 적당하지 않다. 그러나 Pt는 후술하는 바와 같이, 저항 변화를 매우 쉽게 나타내는 전극 재료이므로, 어떤 산소 함유율을 갖는 산소 부족형 Ta 산화물이 저항 변화를 나타내는지 여부를 판정하기 위해서는 가장 바람직한 재료이다.
이상과 같은 이유로부터, 도 5와 같은 비휘발성 기억 소자를 형성했다. 즉, 단결정 실리콘 기판(501) 상에, 두께 200㎚의 산화물층(502)을 열산화법에 의해 형성하고, 하부 전극층(503)으로서의 두께 100㎚의 Pt 박막을, 스퍼터링법에 의해 산화물층(502) 상에 형성했다. 그 후, Ta를 타겟으로 해서, 반응성 스퍼터링에 의해서 산소 부족형 Ta 산화물층(504)을 형성했다. 본 실시예에서 검토한 범위에서는 상기 분석 시료와 같이, 산소 가스의 유량비를 0.8%부터 6.7%까지 변화시켜 비휘발성 기억 소자를 제작했다. 산소 부족형 Ta 산화물층(504)의 막 두께는 30㎚로 했다.
그 후, 산소 부족형 Ta 산화물층(504) 위에, 상부 전극층(505)으로서의 두께 150㎚의 Pt 박막을 스퍼터법에 의해 퇴적했다.
마지막으로 포토리소그래피 공정과 드라이 에칭 공정에 의해서, 소자 영역(506)을 형성했다. 한편, 소자 영역(506)은 직경이 3㎛인 원형의 섬 형상이다.
이상과 같이 제작한 비휘발성 기억 소자의 저항 변화 현상을 측정했다. 그 결과, 도 4의 α점(산소 유량비 약 1.7%, 산소 함유율 약 45at%)부터 β점(산소 유량비 약 5%, 산소 함유율 약 65at%)의 Ta 산화막을 사용한 비휘발성 기억 소자에서는 고 저항값이 저 저항값의 5배 이상으로 양호했다.
도 6(a)와 도 6(b)는 각각, α점 및 β점의 산소 함유율을 갖는 Ta 산화물층을 사용한 비휘발성 기억 소자에 대한 펄스 인가 횟수에 관한 저항 변화 특성을 측정한 결과이다. 도 6(a) 및 도 6(b)에 의하면, α점 및 β점의 α점 및 β점의 산소 함유율을 갖는 Ta 산화물층을 사용한 소자에서는, 모두, 고 저항값이 저 저항값의 5배 이상으로 양호하다는 것을 알 수 있다. 따라서, 산소 함유율이 45~65at%의 조성 범위, 즉 저항 변화층을 TaOx로 표기한 경우에 있어서의 x의 범위가 0.8≤x≤1.9의 범위가 보다 적절한 저항 변화층의 범위라고 할 수 있다(산소 함유율=45at%이 x=0.8에, 산소 함유율=65at%이 x=1.9에 각각 대응). 한편, RBS법에 의한 조성 분석에서는, 산소 함유량의 분석값은 ±5at% 정도의 정밀도이다. 따라서, 상기 x의 조성 범위도 이 정밀도에 기인하는 측정 오차를 포함하고 있어서, 실제로는 산소 함유율이 40~70at%의 조성 범위까지 이 적절한 조성 범위일 가능성이 있다. 이 조성 범위 이외여도 저항 변화 현상은 확인되고 또한 추인(推認)되지만, 이 조성 범위 내에 비하면 저항율이 작아지고 또는 커지는 것으로부터 고 저항값이 저 저항값의 5배 미만이 된다고 생각되어, 기억 소자로서 동작의 안정성이 약간 결여된다고 생각된다.
[W, Ta, TaN을 상하의 전극 재료로 이용한 저항 변화 소자의 저항 변화]
다음으로 저항 변화가 쉽게 일어나는 것이, 전극 재료에 의존하는지 여부를 확인하기 위해서, Pt 이외의 재료로서, W, Ta, TaN으로 이루어지는 하부 전극(503)과 상부 전극(505) 사이에 산소 부족형 Ta 산화물층(504)을 유지한 구조의 소자를 제작하고, 전기 펄스에 의한 저항 변화의 상태를 조사한 결과에 대해서 설명한다. 또한 여기서도 저항 변화가 쉽게 일어나는 것만을 평가할 목적으로 실험을 했기 때문에, 상하의 전극 재료는 동일하게 했다. 또한, 사용한 산소 부족형 Ta 산화물의 산소 함유율은 바람직한 산소 함유율의 범위의 거의 중간인 58at%(TaO1 .38)로 했다. 소자의 형성 방법은 상기와 거의 동일하며, W, Ta, TaN 모두 스퍼터링법에 의해서 퇴적했다.
여기서, 소자의 명칭과 전극 재료의 관계를, 앞의 저항 변화 현상의 검토에 사용한 소자와, 이하에 설명하는 소자를 모두 정리해서 표 2에 나타내었다.
Figure 112010024682771-pct00002
우선, 하부 전극(503)과 상부 전극(505) 모두 W로 이루어지는 박막에 의해 형성한 비휘발성 기억 소자(이하, 소자 C라고 한다)의 저항 변화 특성에 대해서 설명한다.
도 7은 이렇게 해서 제작한 소자 C의 전기 펄스에 의한 저항 변화의 측정 결과이다. 도 7(a)는 상부 전극(505) 근방에서의 저항을 일으키는(상부 전극 모드) 것을 목적으로, 하부 전극(503)을 기준으로 해서 상부 전극(505)에 각각 +7V와 -5V의 전기 펄스를 교대로 인가했을 때의 저항값의 변화를 나타낸다. 이 도면으로부터 알 수 있는 바와 같이, 펄스 수가 30회 정도까지에서는, 약하나마 저항 변화가 관측되고 있고, +7V의 전기 펄스를 인가했을 때에 고저항화되고, -5V의 전기 펄스를 인가했을 때에 저저항화되고 있다. 그러나 펄스수가 30회를 초과하면, 저항 변화가 거의 관측되지 않는다. 반대로 하부 전극(503) 근방에서의 저항을 일으키는(하부 전극 모드) 것을 목적으로, 상부 전극(505)에 각각 +5V와, -7V의 전기 펄스를 교대로 인가했을 때의 저항값의 변화를 도 7(b)에 나타낸다. 이 도면으로부터 알 수 있는 바와 같이, 이 경우에는 거의 저항값의 변화는 관측되지 않고, 저항값은 30Ω 정도로 일정한 값으로 되어 있다.
여기서 도 1의 상하의 전극을 Pt로 형성한 소자 A의 결과와 도 7의 결과를 비교하면, W를 전극에 사용했을 때, 분명히 저항 변화가 일어나기 어렵게 되었다는 것을 알 수 있다. 소자 A의 측정 결과인 도 1(a)에서는, 저 저항 상태의 저항값은 150Ω, 고 저항 상태의 저항값은 약 1000Ω로, 비율로서 7배 정도 변화되고 있는 데 비해서, W를 전극 재료로 사용한 소자 C의 측정 결과인 도 7(a)에서는 크게 저항 변화되는 범위에서도, 겨우 50Ω과 100Ω 사이에서 저항 변화가 일어나고 있을 뿐으로, 비율로서는 2배 정도 변화되고 있을 뿐이다. 인가하고 있는 전압도, 도 1(a)의 측정시에는 +2.0V와 -1.5V인 데 비해서, 도 7(a)에서는 +7V와 -5V로 매우 높은 전압을 인가하고 있음에도 불구하고, 거의 저항 변화가 보여지지 않는다.
이상과 같이, W를 전극에 사용한 경우, 전극에 Pt를 사용한 경우에 비해서, 저항 변화가 일어나기 어렵다는 것을 분명히 알 수 있다.
이상의 결과는 산소 부족형 Ta 산화물을 저항 변화층으로 이용한 저항 변화 소자의 동작은 사용하는 전극의 재료에 매우 강하게 의존한다는 것을 의미하고 있다. 즉, 적어도, Pt를 전극으로 이용한 경우에는 저항 변화가 일어나기 쉽고, W를 전극에 이용한 경우, 저항 변화는 일어나기 어렵다는 것을 분명히 알 수 있다.
또한, 상세하게는 설명하지는 않지만, Ta나 TaN을 상하의 전극에 이용한 저항 변화 소자도 제작하여, 저항 변화 특성의 측정을 행했다. 도 8은 하부 전극(503)과 상부 전극(505) 모두에, Ta를 이용한 소자 D의 저항 변화 특성이다. 도 8(a)는 상부 전극(505)에 각각 +7V와 -5V의 전기 펄스를 인가한 경우의, 도 8(b)는 상부 전극(505)에 +5V와 -7V의 전기 펄스를 인가한 경우의 측정 결과이다. 어느 경우에도, 거의 저항 변화는 일어나지 않는다. 또한, 도 9는 하부 전극(503)과 상부 전극(505) 모두, TaN을 이용한 소자 E의 저항 변화 특성이다. 도 9(a)는 상부 전극(505)에 +7V와 -5V의 전기 펄스를 인가한 경우의, 도 9(b)는 상부 전극(505)에 +5V와 -7V의 전기 펄스를 인가한 경우의 측정 결과다. 이 경우에도, 거의 변화되지 않는다고 해도 좋을 정도의 저항 변화밖에 일어나고 있지 않다.
이상과 같이, W 이외에도 저항 변화가 일어나기 어려운 재료는 존재한다.
[W와 Pt를 전극에 이용한 저항 변화 소자의 저항 변화]
다음으로 저항 변화를 일으키기 쉬운 재료인 Pt와, 저항 변화를 일으키기 어려운 재료이며, 또한 프로세스 안정성이 높은 재료인 W 사이에 산소 부족형 Ta 산화물을 유지한 형태의 저항 변화 소자인 소자 F의 저항 변화 특성에 대해서 설명한다.
준비한 소자는 하부 전극(503)으로서 W 박막을 이용하고, 상부 전극(505)으로서 Pt 박막을 이용해서 제작했다. W 박막과 Pt 박막은 각각, W 타겟과 Pt 타겟을 Ar 가스 중에서 스퍼터링함으로써 퇴적했다.
이상과 같이 해서 제작한 소자 F의 전기 펄스에 의한 저항 변화의 모양을 도 10에 나타낸다. 도 10(a)는 상부 전극(505) 근방에서의 저항을 일으키는(상부 전극 모드) 것을 목적으로, 하부 전극(503)을 기준으로 해서 상부 전극(505)에 각각 +2.5V와, -1.5V의 전기 펄스를 교대로 인가했을 때의 저항값의 변화이다. 이 경우, 저항값은, +2.5V의 전기 펄스를 인가했을 때에는 약 600Ω이 되고, -1.5V의 전기 펄스를 인가했을 때에는 60Ω가 되어서 안정되게 변화되고 있다.
한편으로, 하부 전극(503) 근방에서의 저항을 일으키는(하부 전극 모드) 것을 목적으로, 하부 전극(503)을 기준으로 해서 상부 전극(505)에 각각 +1.5V와 -2.5V의 전기 펄스를 교대로 인가했을 때의 저항값의 변화를 도 10(b)에 나타낸다. 이 경우에는 저항 변화는 60Ω과 100Ω 사이에서 저항 변화가 일어나고 있을 뿐이며, 상부 전극 모드에 비교해서 무시할 수 있을 정도의 저항 변화밖에 일어나지 않는다.
이상의 도 10(a), (b)의 결과로부터, 소자 F는 한쪽의 전극 근방에서만 저항 변화를 일으키는 바이폴라 동작하는 저항 변화형 비휘발성 기억 소자의 이상적인 동작을 나타내고 있다.
또한, 도 3에서 보여진 바와 같은 상부 전극 모드와 하부 전극 모드의 혼합과 같은 현상도 나타나지 않았다. 예컨대, 도 11은 도 10을 측정한 소자 F와는 다른 소자(동일 기판 상의 다른 소자)에 1000회 정도 전기 펄스를 인가한 결과를 나타내고 있지만, 저항 변화 현상이 매우 안정되게 발생하고 있다는 것을 알 수 있다.
이상으로부터, 저항 변화 현상을 일으키기 쉬운 전극과, 저항 변화 현상을 일으키기 어려운 전극 사이에 저항 변화막을 유지한 구조를 형성함으로써, 의도한 한쪽 전극측에서 저항을 변화시킬 수 있기 때문에 안정되게 동작해서, 바람직한 바이폴라 동작을 나타내는 저항 변화형 비휘발성 기억 소자를 제작 가능하다는 것을 알 수 있었다. 또한, 인가 전압과 저항값의 관계는, 저항 변화를 일으키기 쉬운 전극에 양의 전압의 전기 펄스를 인가했을 때에 저항값이 높아지고, 음의 전압의 전기 펄스를 인가했을 때에 저항값이 낮아지는 동작을 나타낸다.
(실시예 2)
본 실시예에서는, 전극 재료를 여러 가지로 변화시켰을 때의 저항 변화가 일어나기 쉬운지를 평가했다. 본 실시예에서는 하부 전극(503)을 W로 고정하고, 상부 전극(505)을 Pt 이외의 재료로 변화시킨 경우의 저항 변화 상황에 대해서 설명한다. 여기서 하부 전극(503)을 W로 고정한 것은 W가 비교적 산화되기 어려워서, 안정된 재료이며, 가공도 비교적 용이하다는 점에 의한다.
한편, 시료의 제작 방법은 실시예 1에서 설명한 방법과 마찬가지로, 하부 전극(503), 상부 전극(505)은 모두 스퍼터링 법에 의해서 형성했다. 또한, 저항 변화 재료인 산소 부족형 Ta 산화물도 Ta 금속을 O2와 Ar 중에서 스퍼터링해서 제작했다. 전극을 변화시켰을 때의 저항 변화의 특성을 조사하기 위해서, 산소 부족형 Ta 산화물의 조성은 모두 같게 설정했다. 즉, 산소 함유율을 약 58at%의 산소 부족형 Ta 산화물(TaOx로 표현했을 때, x는 1.38)로 고정했다.
또한, 본 실시예에서는, 하부 전극(503)을 동작하기 어려운 W로 했기 때문에, 하부 전극 모드(상부 전극에 비해서, 하부 전극에 높은 전압을 인가했을 때에 고저항화되는 모드)의 결과는 생략하고, 상부 전극 모드(하부 전극에 비해서, 상부 전극에 높은 전압을 인가했을 때에 고저항화되는 모드)의 결과만을 나타낸다. 상부 전극 모드에서 저항 변화시켰을 때의 전기 펄스의 전압은 시료에 따라서 약간의 차이는 있지만, 하부 전극을 전압의 기준으로 해서, 고저항화시킬 때의 전압은 +1.8~+2.0V로 하고, 저 저항화시킬 때의 전압은 -1.3~-1.6V로 했다.
도 12 내지 도 19에 측정 결과를 정리한다. 우선, 도 12의 상부 전극에 Ir을 이용한 소자 G, 도 13의 상부 전극에 Ag를 이용한 소자 H, 도 14의 상부 전극에 Cu를 이용한 소자 I의 결과를 보면, 비교적 안정되게, 큰 폭으로 저항 변화가 일어나고 있다는 것을 알 수 있다. 다음으로 도 15의 상부 전극에 Ni를 이용한 소자 J에서는 약간의 저항 변화가 나타났지만 그 변화폭은 작다.
다음으로 도 16의 상부 전극에 Ta를 이용한 소자 K, 도 17의 상부 전극에 Ti를 이용한 소자 L, 도 18의 상부 전극에 Al을 이용한 소자 M에서는 저항 변화 현상은 전혀 관측되지 않았다. 또한, 도 19의 상부 전극에 TaN을 이용한 소자 N에서는 극히 미약한 저항 변화 현상밖에 관측되지 않았다. 이들 재료는 본질적으로 저항 변화가 생기기 어려운 성질을 갖고 있는 것으로 생각된다.
이상의 결과로부터 알 수 있는 것은, 산소 부족형 Ta 산화물을 이용한 비휘발성 기억 소자로서는 저항 변화 현상이 생기기 쉬운(동작하기 쉬운) 재료와, 생기기 어려운(동작하기 어려운) 재료가 존재한다는 것이다. 본 실시예의 범위에서 말하면, 동작하기 쉬운 전극은 Pt, Ir, Ag, Cu이며, 동작하기 어려운 전극 재료는 W, Ni, Ta, Ti, Al, TaN이다. 이들 재료의 조합으로 산소 부족형 Ta 산화물을 사이에 유지한 구조의 저항 변화 소자를 형성하면, 모드의 혼합이 없는 안정된 저항 변화가 얻어진다. 단, 도 7(a), 도 10(b), 도 15, 도 19를 참조하면, W, Ni, TaN 전극에서는, 미약하나마 저항 변화는 관측되고 있다. 이 때문에 이들 재료를 하나의 전극으로 이용하고, 예컨대, 본 실시예에 따른 실험에서 전혀 저항 변화가 관측되지 않은 전극 재료인 Ta, Ti, Al을 다른 하나의 전극으로 이용한 경우, 미약하나마 안정된 저항 변화를 기대할 수 있다.
다음으로, 저항 변화 자체가 일어나는 메커니즘과, 저항 변화가 일어나기 쉬운 재료 의존성에 대해서 약간 고찰한다. 도 20은 실시예 1과 실시예 2의 결과를 정리한 것이다. 가로축에 전극 재료, 세로축에 표준 전극 전위를 취하여 플롯하고 있다. 도면 중 ○는 저항 변화가 일어나기 쉽다는 것을 의미하고, △는 변화의 비율은 작지만 저항 변화가 일어난 것을 의미하여, ×는 저항 변화가 일어나지 않는다는 것을 의미한다. 이 도면을 보면, 저항 변화막의 구성 원소인 Ta보다 표준 전극 전위가 높은 재료에서는 저항 변화가 일어나고, 낮은 재료에서는 저항 변화가 일어나지 않는다는 것을 알 수 있다. 그리고, 표준 전극 전위의 차이가 클수록 저항 변화가 일어나기 쉽고, 차이가 작아짐에 따라서, 저항 변화가 일어나기 어렵게 된다는 것을 알 수 있다. 일반적으로 표준 전극 전위는 산화되기 쉽다는 것이 하나의 지표이며, 이 값이 크면 산화되기 어렵고, 작으면 산화되기 쉽다는 것을 의미한다. 이 때문에 산화되기 쉽다는 것이 저항 변화 현상의 메커니즘에 큰 역활하고 있는 것은 아닌가라고 추측된다.
이상의 결과를 토대로, 저항 변화의 메커니즘을 생각한다. 우선, 저항 변화가 일어나기 쉬운 재료(표준 전극 전위가 커서 산화되기 어려운 재료)에 의해서 상부 전극이 구성되어 있는 경우에 대해서 도 21을 사용해서 설명한다. 도 21(a)와같이, 하부 전극(1401)과, 산소 부족형 Ta 산화물층(1402)과, Ta보다 산화되기 어려운 재료로 구성되어 있는 상부 전극(1403)으로 이루어지는 저항 변화 소자에, 하부 전극(1401)에 비해서 높은 전압을 상부 전극(1403)에 인가한 경우, 산소 부족형 Ta 산화물 중 산소 원자가 이온이 되고, 전계에 의해서 이동해서, 상부 전극(1403)의 계면 근방에 모인다. 그러나, 상부 전극(1403)을 구성하는 금속은 Ta에 비해서 산화되기 어렵기 때문에, 산소 이온(1404)은 산소 부족형 Ta 산화물(1402)과 상부 전극(1403)의 계면에 체류한 상태가 되어서, 계면 부근에서 Ta와 결합하여, 산소 농도가 높은 산소 부족형 Ta 산화물을 형성한다. 이에 의해서, 소자는 고저항화된다. 다음으로 도 21(b)와 같이, 하부 전극(1401)에 높은 전압을 인가한 경우, 산소 원자는 다시 산소 이온(1401)이 되어서, 산소 부족형 Ta 산화물(1402) 내부로 되돌아간다. 이에 의해, 저 저항화가 일어나는 것으로 생각된다.
다음으로 Ta보다 산화되기 쉬운 재료에 의해서 상부 전극이 구성되어 있는 경우에 대해서 설명한 것이 도 22이다. 도 22(a)와 같이 하부 전극(1501)과, 산소 부족형 Ta 산화물층(1502)과, Ta보다 산화되기 쉬운 재료에 의해서 구성되어 있는 상부 전극(1503)으로 이루어지는 저항 변화 소자에, 하부 전극(1501)에 비해서 높은 전압을 상부 전극(1503)에 인가한 경우, 산소 부족형 Ta 산화물 중 산소 원자가 이온(1504)이 되고 전계에 의해서 이동해서, 상부 전극(1503)의 계면 근방에 모인다. 이 경우, 상부 전극(1503)은 Ta보다 산화되기 쉽기 때문에, 산소 이온(1504)은 상부 전극(1503)의 내부로 흡수되어서, 상부 전극(1503)을 구성하고 있는 재료와 결합을 일으킨다. 이 경우, 도 21과는 달리, 산소 부족형 Ta 산화물(1502)과 상부 전극(1503)의 계면에 고 저항층이 형성되지 않아서, 상부 전극(1503)을 구성하는 원소의 수에 비해서 산소 이온(1504)의 수가 더 적기 때문에, 저항값은 거의 상승되지 않는다. 반대로, 도 22(b)와 같이, 하부 전극(1501)에 높은 전압을 인가한 경우, 상부 전극(1503)에 흡수된 산소(1505)는 상부 전극(1503)을 구성하는 재료와의 결합이 보다 안정되기 때문에, 산소 부족형 Ta 산화물(1502) 내부로는 되돌아가기 어려워서, 저항값은 크게는 변화되지 않는 것으로 생각된다.
만약, 도 21 및 22에 있어서, 상부 전극을 구성하는 재료의 산화가 쉬운 것이 Ta와 같은 정도일 경우에, 상기한 2개의 예의 중간적인 변화가 생겨서, 미약한 저항 변화가 생기는 것으로 생각된다.
이상의 결과로부터 알 수 있는 바와 같이, 산소 부족형 Ta 산화물을 저항 변화막으로 사용한 비휘발성 기억 소자에서는, 상부 전극과 하부 전극을 서로 다른 표준 전극 전위를 갖는 재료로 구성하면 좋다. 이로써, 한쪽 전극 근방에서 우세하게 저항 변화가 일어나서, 이상적인 바이폴라형 저항 변화를 실현할 수 있다. 또한, 저항 변화 모드의 혼합도 일어나지 않아서, 안정된 저항 변화 동작이 가능해진다. 보다 적절하게는, 한쪽 전극 재료로는 Ta의 표준 전극 전위보다 크고 또한 차이가 큰 재료를 이용하고, 다른쪽 전극 재료로는 Ta의 표준 전극 전위보다 크고 차이가 작은 재료를 이용하면 좋다. 더욱 적절하게는 한쪽 전극 재료로는 Ta의 표준 전극 전위보다 큰 재료를 이용하고, 다른쪽 전극 재료로는 Ta의 표준 전극 전위보다 작은 재료를 이용하면 좋다. 또한, 상기 메커니즘으로부터도 분명한 바와 같이, 저항 변화를 일으키기 쉬운 전극에 양의 전압의 전기 펄스를 인가했을 때 저항값이 높아지고, 음의 전압의 전기 펄스를 인가했을 때 저항값이 낮아지는 것으로 동작한다.
또한, 상부 전극 및 하부 전극 양쪽, 또는 하부 전극만을 구성하는 재료가 산화되기 쉬운 것이 Ta와 같은 정도이고, 미약한 저항 변화가 생기는 경우에는, 상부 전극 모드에 의한 저항 변화의 크기가 하부 전극 모드에 의한 저항 변화의 크기보다 크게 되도록 비휘발성 기억 소자를 구성하면 된다. 즉, 이러한 경우에는 제 1 전극을 기준으로 해서 제 2 전극에 양의 전압을 인가했을 때의 저항값을 R1으로 표현하고, 제 1 전극을 기준으로 해서 제 2 전극에 음의 전압을 인가했을 때의 저항값을 R2로 표현했을 때에, R1와 R2가 R1>R2를 만족하도록 가역적으로 저항값이 변화되는 상부 전극 모드(제 1 상태)와, 제 1 전극을 기준으로 해서 제 2 전극에 음의 전압을 인가했을 때의 저항값을 R3으로 표현하고, 제 1 전극을 기준으로 해서 제 2 전극에 양의 전압을 인가했을 때의 저항값을 R4로 표현했을 때에, R3와 R4가 R3≥R4를 만족하도록 가역적으로 저항값이 변화되는 하부 전극 모드(제 2 상태)가 존재하게 된다. 그래서, R1의 R2에 대한 비율인 R1/R2와, R3의 R4에 대한 비율인 R3/R4가, R1/R2>R3/R4이 되도록, 상부 전극 및 하부 전극의 재료를 선택하면 좋다.
(실시예 3)
본 실시예에서는, 포밍 공정이 불필요하고 바이폴라 동작하는 이상적인 저항 변화형 비휘발성 기억 소자의 실현이라는 관점에서, 산소 부족형 Ta 산화물층의 최적의 구조에 대해서 설명한다.
[비휘발성 기억 소자의 제조 방법]
여기서는 포밍 공정이 필요없이 동작하는 비휘발성 기억 소자의 실현을 도모하기 위해서, 도 23과 같은 구조의 비휘발성 기억 소자를 제어해서 제작했다. 이하, 도 23을 참조하면서 비휘발성 소자의 제조 공정에 대해서 설명한다.
우선, 도 23에 나타낸 바와 같이, 단결정 실리콘인 기판(1701) 상에, 두께 200㎚의 산화물층(1702)을 열 산화법에 의해 형성한다. 그리고, 하부 전극층(1703)으로서, 두께 100㎚의 TaN 박막을, 스퍼터링법에 의해 산화물층(1702) 상에 형성한다. 그 후, 하부 전극층(1703) 상에, 제 1 산소 부족형 Ta 산화물층(1704)을, Ta 타겟을 이용한 반응성 스퍼터링법으로 형성한다.
본 실시예에서 제작한 소자의 산소 부족형 Ta 산화물층은 제 1 및 실시예 2에서 사용한 것과는 다른 스퍼터링 장치로 제작했기 때문에, 스퍼터링의 조건이 다르다. 즉, 스퍼터링 장치 내에 기판을 설치한 후, 스퍼터링 장치 내를 8×10-6Pa 정도까지 진공 흡인한다. 그리고, Ta를 타겟으로 해서, 파워를 1.6kW, 아르곤 가스를 34sccm, 산소 가스를 21sccm 흘리고, 스퍼터링 장치 내의 압력을 0.17Pa로 유지하여, 20초간 스퍼터링을 행한다. 이로써, 산소 함유율이 약 61at%(TaO1 .6)인 산소 부족형 Ta 산화물층이 30㎚ 퇴적된다.
다음으로 기판을 산소 플라즈마 발생 장치로 도입하여, 기판을 250℃로 승온시킨 상태에서 산소 플라즈마에 노출시켜서 산화 처리를 행했다. 이 처리에 의해, 산소 부족형 Ta 산화물층(1704)보다 산소 함유율이 높은 Ta 산화물층(1705)이 형성된다. 여기서, 산소 부족형 Ta 산화물층(1704)과 Ta 산화물층(1705)을 구별하기 위해서, 산소 부족형 Ta 산화물층(1704)을 제 1 산소 부족형 산화물층이라고 부른다. 또한, Ta 산화물층(1705)은 편의상, 일단 제 2 Ta 산화물층이라고 표현한다(제 2 Ta 산화물층의 분석 결과는 후술). 또한, 하기에서는 제 1 산소 부족형 Ta 산화물층과 제 2 Ta 산화물층을 합쳐서, 저항 변화층(1706)이라고 표현한다.
그 후, 제 2 Ta 산화물층(1705) 상에, 상부 전극층(1707)으로서의 두께 150㎚의 Pt 박막을 스퍼터링법에 의해 형성한다.
마지막으로, 포토레지스트 공정과 드라이 에칭 공정에 의해서 소자 영역(1708)을 형성한다. 여기서 소자 영역 중 1708은 한 변이 0.5㎛인 사각형상으로 했다.
이상의 공정에 의해서, 제 1 산소 부족형 Ta 산화물층(1704)과 제 2 Ta 산화물층(1705)을, TaN으로 이루어지는 하부 전극(1703)과 Pt로 이루어지는 상부 전극(1707) 사이에 유지한 구조의 비휘발성 기억 소자를 형성했다. 이하, 이 소자를 소자 O라고 부른다.
또한, 비교를 위해서, 제 1 산소 부족형 Ta 산화물층의 표면이 산소 플라즈마에 의해서 산화되지 않는 도 5와 같은 구조의 소자도 제작했다. 즉, 제 1 산소 부족형 Ta 산화물층(504)을, 질화 Ta로 이루어지는 하부 전극(503)과 Pt로 이루어지는 상부 전극(505) 사이에 유지한 구조의 비휘발성 기억 소자를 형성했다. 이하, 이 소자를 소자 P라고 부른다.
한편, 표 3에, 소자 O 및 P의 산소 플라즈마 처리 시간과, 하기에 설명하는 소자의 초기 저항을 정리했다.
Figure 112010024682771-pct00003
[소자 O 및 P의 저항 변화 특성]
다음으로 본 실시예에 있어서 실제로 제작한 소자 O 및 P에 대해 전기적 펄스를 인가하여, 저항 변화를 일으키게 했을 때의 특성에 대해서 설명한다.
도 24는 본 실시예에 따른 비휘발성 기억 소자가 구비하는 저항 변화층의 저항값과 인가한 전기적 펄스의 관계를 나타내는 도면으로, (a) 및 (b)는 각각 소자 O 및 P의 측정 결과를 나타내고 있다.
우선, 소자 O 및 P의 초기 저항을 측정한 결과에 대해서 검토한다. 여기서는 각 소자에 있어서의 하부 전극층과 상부 전극층 사이에, 임계값 전압(저항 변화가 일어나지 않을 정도의 작은 전압으로, 전형적으로는 1V 정도)보다 낮은 50mV의 미약한 전압을 인가하여, 흐르는 전류를 측정해서 각 소자의 초기 저항을 구했다. 이렇게 하면, 소자 O는 1060Ω이고, 소자 P는 192Ω으로 되어 있어서, 제 1 산소 부족형 Ta 산화물층을 산화 처리한 소자 O 쪽이 높아져 있었다(표 3 및 도 18 참조). 이 저항이 높아진 원인은 산소 농도가 높고, 저항이 높은 제 2 Ta 산화물층이 존재하고 있다는 것을 시사하고 있다.
다음으로 소자 O와 P의 저항 변화 특성에 대해서 설명한다. 한편, 본 실시예에서는 제 2 Ta 산화물층을 형성한 상부 전극측에서 동작시키는 것을 시도한 경우에 대해서 설명한다. 즉, 상부 전극에 양의 전압을 갖는 전기 펄스를 인가했을 때에 저항이 높아지는 모드로 동작시킨 경우의 결과에 대해서 설명한다. 우선, 산소 플라즈마에 의해서 산화 처리를 행하여 제 2 Ta 산화물층을 형성한 소자 O의 결과에 대해서 설명한다. 도 24(a)의 결과를 보면 알 수 있는 바와 같이, 제조 직후의 비휘발성 기억 소자에 음전압 -1.5V를 인가하면, 초기가 약 1060Ω이던 저항값이, 일단, 약 500Ω으로 저하되고, 양전압 1.8V를 인가하면 저항값은 10000Ω정도로 증가하고 있다. 그 이후에는 각각 음전압 -1.5V와 양전압 1.8 V의 전기적 펄스를 교대로 인가함으로써 저항값은 약 100Ω과 약 10000Ω 사이를 왕복하여, 양호하게 저항 변화가 일어나고 있다. 즉, 포밍 공정 없이 상부 전극측에서 저항 변화가 일어나고 있다.
그러나 도 24(b)에 나타낸, 제 1 산소 부족형 Ta 산화물층을 산화시키지 않고 있는 소자 P는 상기와는 상당히 다른 결과가 얻어지고 있다. 즉, 소자 P는 제작한 직후의 상태에서는 음전압 -1.5V와 양전압 1.8V를 인가해도 전혀 저항 변화를 나타내지 않았다. 그래서, 인가 전압을 양전압 2.7V로 고정하여 전기 펄스를 계속 인가하면, 저항값은 서서히 증가하여, 도면 중에서 펄스수 11번째의 점에서는 저항값은 100000Ω까지 증가했다. 그 후, -1.5V의 전압의 펄스를 인가하면 저항값은 200Ω 정도로 저하되고, 이후, +1.8V와 -1.5V의 전압의 전기 펄스를 인가함으로써 저항 변화가 증가와 감소를 반복했다. 즉, 소자 P에서는 제작한 직후의 상태에서는 동작하지 않아서, 저항 변화를 일으키기 위해서는 포밍 공정(인가 전압을 +2.7V의 펄스를 계속 인가한 최초의 공정)이 필요하다고 할 수 있다.
이상의 결과로부터, 포밍 공정 없이 비휘발성 기억 소자를 동작시키기 위해서는 제 2 Ta 산화물층이 필요하다는 것이 시사된다.
제 2 Ta 산화물층이 하는 역할에 대해서는, 저항 변화 현상의 메커니즘 자체가 밝혀지지 않은 현재의 상황에서는, 명확하게는 알 수 없다. 단, 본 실시예의 저항 변화형 비휘발성 소자의 저항 변화가, 실시예 2에서 설명한 바와 같이 전극과 Ta 산화물층의 계면의 산소 원자의 이동에 의해서 일어나고 있다고 한다면, 다음과 같은 가능성을 생각할 수 있다. 즉, 제 2 Ta 산화물층이 계면 근방에 전압을 유효하게 인가하는 역할을 한다고 하는 가능성이다. 즉, 저항 변화 현상은 상부 전극(1707)과 저항 변화층(1706)의 계면 부근에, 전계에 의해서 산소 원자가 모이거나, 확산해서 발현하고 있다고 생각한다. 구체적으로는 상부 전극(1707)에 양의 전압을 인가하면 음으로 대전하고 있는 산소 원자가 상부 전극(1707)측에 모여서, 고 저항층을 형성하여, 고저항화한다. 반대로 음의 전압을 인가하면, 산소 원자가 Ta 산화물층 내로 확산해서 저항이 내려간다. 그래서, 만일, 계면에 고 저항층인 제 2 Ta 산화물층(1705)이 존재하면, 이 부분에 큰 전압이 걸려서, 산소가 고 저항층(1705)에 주입되고, 점점 더 산소 함유율이 높아져서, 절연물로서 알려져 있는 화학량론적 조성을 갖는 Ta2O5에 가까와진다. 그 결과, 소자 자체의 저항이 상승하여, 고저항화 상태로 된다. 즉, 제 2 Ta 산화물층은 저항 변화가 일어날 때의 트리거의 역할을 하고 있다고 생각된다.
그러나, 계면에 고 저항층인 제 2 Ta 산화물층(1705)이 존재하지 않으면, 전압은 저항 변화층(1706)에 균등하게 걸려서, 계면 근방에, 절연물에 가까운 고 저항층은 형성되기 어렵다. 그 결과, 저항 변화 현상은 일어나기 어렵게 된다. 그러나, 제 2 Ta 산화물층(1705)이 존재하지 않는 경우에도, 정상적으로 동작시키는 전압보다 높은 전압을 인가하거나, 수많은 전기적 펄스를 인가하는, 이른바, 포밍 공정에 의해서, 제 2 Ta 산화물층(1705)에 유사한 층을 일단 만들어 주면, 그 후에는 안정된 저항 변화가 일어나는 것으로 생각된다.
본 실시예에서 획득된 결과와, 상기의 실시예 1 및 2를 종합해서 생각하면, 제 2 Ta 산화물층과, 최적의 전극 재료를 조합해서 비휘발성 기억 소자를 구성하면, 포밍 공정 없이 바이폴라 동작하고, 또한, 변화 모드의 혼합이 없는 안정된 동작을 행하는 비휘발성 기억 소자를 실현할 수 있다. 즉, 도 23에서, 하부 전극(1703)으로 동작하기 어려운 전극 재료(예컨대, Ta, Ti, Al 등)를 이용하고, 상부 전극(1707)으로 동작하기 쉬운 전극 재료(예컨대, Pt, Ir, Ag, Cu 등)를 이용하는 구조를 제작하면 좋다. 이렇게 하면, 포밍 공정 없이, 상부 전극에 양의 전압을 갖는 전기적 펄스를 인가한 경우에, 저항값이 높아지는 동작을 안정되게 나타내는 비휘발성 기억 소자를 실현할 수 있다.
반대로, 도 17과 같은 소자에 있어서, 하부 전극(1703)으로 동작하기 쉬운 전극 재료를 이용하고, 상부 전극(1707)으로 동작하기 어려운 전극 재료를 이용하는 구조를 만들어도, 포밍 공정 없이 저항을 변화시킬 수 없다. 즉, 포밍 공정 없이 비휘발성 기억 소자를 동작시키기 위해서는 제 2 Ta 산화물층을 형성한 측에 동작하기 쉬운 전극 재료를 마련할 필요가 있다.
[Ta 산화물층의 분석]
본 실시예에서 제작한 저항 변화층(1706)을 분석하기 위해서, 하기와 같은, 분석용 시료를 별도로 준비했다. 즉, 단결정 실리콘 기판상에 두께 200㎚의 산화물층이 형성된 소자 패턴이 없는 기판 상에, 소자 O의 제 1 산소 부족형 Ta 산화물층과 같은 산소 함유율이 약 61at%(TaO1 .6)인 Ta 산화물층을 30㎚ 퇴적하고, 그 후, 기판 온도를 250℃로 한 상태에서 산소 플라즈마 산화된 시료를 준비했다. 이 시료는 소자 O의 저항 변화층(1706)에 상당하기 때문에, 이하, 시료 O'라고 한다. 한편, 시료 O'는 소자 O와는 달리, 분석에 장해가 되는 상부 전극층은 형성하지 않고 있다.
이렇게 해서 작성한 시료 O'를, 극박막의 분석에 적합한 X선 반사율법(메이커명: Rigaku, 소프트웨어명:X선 반사율 데이터 처리 소프트웨어)라고 불리는 방법으로 분석했다. 이 방법은 X선을 시료의 표면에 대해 낮은 각도로 입사시켜서, 반사된 X선의 강도를 측정하는 방법이다. 그리고, 이 스펙트럼에 대해 적절한 구조 모델을 가정해서 피팅을 행하여, 분석용 시료에 있어서의 저항 변화층의 막 두께 및 굴절률을 평가한다. 이 때, 피팅의 파라미터로서는, 산소 부족형 Ta 산화물의 적층 구조, 각 층의 막 두께 및 δ(=1-굴절률)이다.
도 25에 그 측정 결과를 나타낸다. 이 도면에 있어서의 가로축은 X선의 입사 각도를, 세로축은 X선의 반사율을 각각 나타내고 있다. 도 25는 실제로 분석용 시료의 X선 반사율을 측정했을 때에 획득된 패턴(파선)과, 기판 상에 2층의 산소 부족형 Ta 산화물층이 존재하고 있는 것을 가정하여 피팅을 행한 결과(실선)를 나타내고 있다. 이 도면을 보면, 실제로 측정한 반사율 패턴과 피팅에 의해서 획득한 반사율 패턴은, 매우 좋은 일치를 나타내고 있다. 한편, 여기에는 도시하지 않고 있지만, 기판상에 단층의 산소 부족형 Ta 산화물층이 존재하고 있는 것을 가정해서 피팅을 행한 경우, 측정 데이터를 양호하게 재현하는 것은 불가능했다.
이 2층의 적층 구조를 가정해서 피팅했을 때의 해석 결과를 표 4에 나타낸다.
Figure 112010024682771-pct00004
이 표로부터, 기판 측에 존재하는 제 1 산소 부족형 Ta 산화물층의 막 두께는 26.6㎚이고, δ는 28.5×10-6이며, 표면측에 존재하는 제 2 Ta 산화물층의 막 두께는 8.1㎚이고, δ는 22.2×10-6이라고 하는 값이 얻어졌다. 이들 δ의 값으로부터 정확한 조성을 도출하는 것은 어렵지만, 금속 Ta의 δ는 39×10-6, Ta2O5의 δ는 22×10-6이라는 점 등으로부터, 대강의 추측은 할 수 있다. 즉, 제 1 산소 부족형 Ta 산화물층을 TaOx로 표현했을 때, x는 1.54이라고 계산할 수 있고, 당초의 설정대로, 비화학량론적인 조성을 갖는 Ta의 산화물로 되어 있다고 생각된다. 또한, 제 2 Ta 산화물층을 TaOy로 표현했을 때, y는 2.47이라고 계산할 수 있었다. 이 값은 화학량론적 조성을 갖는 Ta의 산화물인 Ta2O5(TaO2 .5)에 매우 가까운 값으로 되어 있지만, 약간의 산소가 결손된 상태로 되어 있다.
이상의 결과는 처음에 설명한 바와 같이, 분석용으로 준비한 시료의 측정 결과이지만, 실제로 제작한 소자 O로도, 거의 같은 구조가 만들어진다고 생각된다. 즉, 제 1 산소 부족형 Ta 산화물층(1704)과 제 2 Ta 산화물층(1705)의 2층 구조가 전극 사이에 유지된 구조로 되어 있다고 생각된다.
여기서, 제 2 Ta 산화물층에 대해서 약간의 고찰을 행한다. 상술한 바와 같이, 제 2 산소 부족형 Ta 산화물층은 화학양론적 조성을 갖는 Ta2O5에 가까운 조성을 갖고 있었다. 그러나 이하에 설명하는 간단한 고찰로부터, 이 제 2 Ta 산화물층은 절연체와는 상당히 크게 차이나는 전기적 특성을 갖고 있다.
일반적으로, 화학량론적 조성을 갖는 Ta2O5는 절연체로 생각되고 있다. 절연체의 일반적인 정의에 따르면, 저항율이 108Ωcm 이상의 재료로 되어 있다(출전:「집적 회로를 위한 반도체 공학」 공업조사회(1992년) 우사미 아키라, 카네후사 신지, 마에가와 다가오, 도모가게 하지메, 이노우에 모리오). 만일, 본 실시예의 제 2 Ta 산화물층이 절연체이고 저항율이 108Ωcm라고 가정한 경우, 0.5㎛×0.5㎛(본 실시예에서의 소자 영역(1708)의 면적)의 원형으로 8㎚의 막 두께(제 2 Ta 산화물층의 대강의 막 두께)를 갖고 있다고 하면, 저항값은 4×109Ω 정도가 되어야 한다(「저항치=저항율×막 두께/면적」으로 계산). 또한, 만일, 제 2 Ta 산화물층의 막 두께가 1㎚라고 해도, 저항값은 5×108Ω이 된다. 한편, 소자 O의 초기 저항은 표 3을 참조해서 1000Ω 정도이며, 절연체를 가정한 경우에 비해서, 적어도 6~7자리 정도는 낮게 되어 있다. 이 계산 결과로부터도 본 실시예에서 형성한 제 2 Ta 산화물층은 절연체가 아니라, 도전성의 산화물층이라는 것을 알 수 있다. 조성이 절연체인 Ta2O5에 가까운데도 불구하고, 저항이 낮은 것은, 아마, 산소가 결손되어서 결함이 막중에 형성되고, 이 결함을 통해서 전류가 흐르기 때문이라고 생각된다.
이상으로부터, 제 2 Ta 산화물층은, 이하에서는 도전성의 제 2 산소 부족형 Ta 산화물층, 또는 간단히, 제 2 산소 부족형 Ta 산화물층이라고 한다.
한편, 본 실시예에서는 하부 전극으로 TaN을 이용하고, 상부 전극으로 Pt를 이용한 결과에 대해서 설명했지만, 이에 한정되는 것이 아니다. 즉, 실시예 2에서 설명한, 동작하기 쉬운 전극과 동작하기 어려운 전극의 조합으로 비휘발성 기억 소자를 구성하면 좋다. 구체적으로는, 도 23에서, 하부 전극(1703)으로 동작하기 어려운 전극 재료(예컨대, Ta, Ti, Al 등)를 이용하고, 상부 전극(1707)으로 동작하기 쉬운 전극 재료(예컨대, Pt, Ir, Ag, Cu, Au 등)를 이용하는 구조를 제작하면 좋다. 이렇게 하면, 포밍 공정 없이 상부 전극(1707)에 양의 전압을 갖는 전기적 펄스를 인가한 경우에, 저항값이 높아지는 동작을 안정되게 나타내는 비휘발성 기억 소자를 실현할 수 있다.
또한, 비휘발성 기억 소자의 구조는 도 23과 같은 구조로 한정되지 않는다. 즉, 산소 농도가 높게 저항이 높은 제 2 산소 부족형 Ta 산화물층과 접하게, 동작하기 쉬운 전극 재료가 접하도록 설치하면 좋다. 따라서, 도 26(a)에 나타낸 바와 같이, 제 2 산소 부족형 Ta 산화물층(1705A)은 하부 전극(1703A) 위에 퇴적되어 있어도 된다. 이 경우, 하부 전극(1703A)으로 동작하기 쉬운 전극을 이용하고, 상부 전극(1707A)으로 동작하기 어려운 전극을 이용하면, 포밍 공정 없이, 하부 전극에 양의 전압을 인가했을 때에 고저항화하는 저항 변화를 안정되게 나타내는 비휘발성 기억 소자를 실현할 수 있다.
한편, 도 26(a)의 경우, 제 2 산소 부족형 Ta 산화물층(1705A)을 산화에 의해서 형성하는 것은 곤란하며, 스퍼터링 또는 화학 기상 퇴적법을 이용하여 퇴적해서 형성할 필요가 있다. 예컨대, 스퍼터링법의 경우, 우선 퇴적시의 산소 가스 유량비가 높은 조건으로 스퍼터링을 행하여 고 산소 함유율로 고 저항인 제 2 Ta 산화물층(1705A)을 형성한 후, 산소 가스 유량비를 낮춰서 제 1 Ta 산화물층(1704A)을 퇴적하면 좋다.
또한, 도 26(b)에 나타낸 바와 같이 제 1 산소 부족형 Ta 산화물층(1704B)가 단층이 아니라, 2층 이상의 조성이 다른 Ta 산화물층에 의해서 형성되어 있어도 된다. 또한, 조성이 연속적으로 변화되고 있는 Ta 산화물층에 의해서 형성되어 있어도 된다. 단, 이 경우, 제 2 산소 부족형 Ta 산화물층(1705B)의 산소 함유율이 제 1 산소 부족형 Ta 산화물층(1704B)을 구성하는 각 층의 산소 함유율보다 높을 필요가 있다. 도 26(b)는 편의상, 제 2 산소 부족형 Ta 산화물층(1705B)과 상부 전극이 접하는 것으로 표현했지만, 도 26(a)와 같이 하부 전극측에 마련해도 좋다.
(실시예 4)
실시예 3에서는, 제 2 산소 부족형 Ta 산화물층을 8㎚ 정도 형성한 비휘발성 기억 소자의 저항 변화 및 구조에 대해서 설명했다. 본 실시예에서는 더 얇은 제 2 산소 부족형 Ta 산화물층을 형성한 경우의 결과에 대해서 설명한다.
한편, 본 실시예에서 설명하는 내용은 제 2 산소 부족형 Ta 산화물층이 비휘발성 기억 소자의 저항 변화 동작에 미치는 영향만을 조사하기 위해서 행한 실험의 결과이며, 제작한 소자의 전극은 상하 모두 Pt로 구성되어 있다. 또한, 본 실시예의 비휘발성 기억 소자는 실시예 2의 비휘발성 기억 소자와는, 소자를 구성하는 재료는 다르지만 소자를 구성하는 요소는 같기 때문에, 도 23을 이용해서, 이하의 제조 방법을 설명한다.
[비휘발성 기억 소자의 제조 방법]
본 실시예에서 제작한 비휘발성 기억 소자의 제 2 산소 부족형 Ta 산화물층은 제 1 산소 부족형 Ta 산화물층을 퇴적한 스퍼터링 장치 내에 형성했다. 이하, 구체적인 순서에 대해서 설명한다.
소자의 제작의 순서는 실시예 1부터 실시예 3과 유사해서, 우선, 기판(1701), 산화물층(1702) 및 Pt로 이루어지는 하부 전극층(1703)의 적층 구조를 형성했다. 그 후, 하부 전극층(1703) 상에 제 1 산소 부족형 Ta 산화물층(1704)을, Ta 타겟을 아르곤 가스와 산소 가스 중에서 스퍼터링하는, 이른바 반응성 스퍼터링으로 형성했다. 이 때의 성막 조건은 실시예 1 및 실시예 2와 같이, 스퍼터링시의 파워는 250W, Ar 가스와 O2 가스를 합한 전체 가스 압력은 3.3Pa, 산소 가스의 유량비는 3.4%, 기판의 설정 온도는 30℃, 성막 시간은 7분으로 했다. 이로써, 산소 함유율이 약 58at%, 즉, TaO1 .4로 나타낼 수 있는 제 1 산소 부족형 Ta 산화물층(1704)이 30㎚ 퇴적되었다.
그 후, 가스 압력의 조건 및 파워 등의 스퍼터링의 조건은 그대로 두고, Ta 타겟과 이에 대향해서 설치되어 있는 기판(1701) 사이에 셔터를 삽입하고, 이 상태를 소정 시간 유지했다. 이로써, 제 1 산소 부족형 Ta 산화물층(1704)의 최표면이 산소 플라즈마에 의해서 산화되었다. 그 결과, 제 1 산소 부족형 Ta 산화물층(1704)의 표면에, 상기 제 1 산소 부족형 Ta 산화물층(1704)보다 산소 함유율이 높은 제 2 산소 부족형 Ta 산화물층(1705)이 형성된다(제 2 산소 부족형 Ta 산화물층(1705)의 분석 결과에 대해서는 후술한다).
그 후, 제 2 Ta 산화물층(1705) 상에, Pt로 이루어지는 상부 전극층(1707)을 형성하여 포토레지스트 공정과 드라이 에칭 공정에 의해서, 소자 영역(1708)을 형성했다. 한편, 소자 영역(170)은 본 실시예에서는 직경이 3㎛인 원형의 섬 형상이다.
본 실시예에 있어서는, 상기한 산소 플라즈마에 의한 산화 처리 시간(산소 플라즈마 노출 시간)을 변화시킴으로써, 소자 Q 및 R을 제작했다. 또한, 비교예로서, 산소 플라즈마에 노출되지 않은 소자 S도 제작했다. 즉, 소자 R은 제 1 산소 부족형 Ta 산화물을 퇴적한 직후, 상부 전극을 퇴적해서 제작했다. 제작한 소자와 산소 플라즈마 노출 시간과의 관계를 표 5에 정리하여 나타낸다.
Figure 112010024682771-pct00005
이하에서는, 이렇게 해서 제작된 소자 Q, R, S의 특성 등에 대해서 설명한다.
[소자 Q, R, S의 저항 변화 특성]
우선, 소자 Q 내지 S의 초기 저항을 측정하고, 그 결과를 표 5에 나타내었다. 한편, 여기서도, 소자의 하부 전극층과 상부 전극층 사이에, 임계값 전압보다 낮은 50mV의 미약한 전압을 인가하고, 흐르는 전류를 측정하여 초기의 저항을 구했다. 표 5를 참조하면, 소자 Q(산소 플라즈마 노출 시간 0.5분)에서는 650Ω, 소자 R(같은 1분)에서는 1890Ω으로 되어 있었다. 한편, 소자 S(같은 0분)는 11Ω으로 매우 낮은 값이었다. 이 결과는 제 1 산소 부족형 Ta 산화물층을 산소 플라즈마에 노출함으로써 제 2 산소 부족형 Ta 산화물층이 형성되고, 이에 따라 초기 저항이 증가했다고 해석할 수 있다.
다음으로 소자 Q 및 R에 대해서 전기적 펄스를 인가하여, 저항 변화를 일으켰을 때의 특성에 대해서 설명한다.
도 27은 본 실시예에 따른 비휘발성 기억 소자가 구비하는 저항 변화층의 저항값과 인가한 전기적 펄스의 관계를 나타내는 도면으로, 도 27(a) 내지 (c)는 각각 소자 Q 내지 S에 있어서의 측정 결과를 나타내고 있다. 한편, 여기서, 저항 변화를 일으키기 위해서, 하부 전극층(1703)과 상부 전극층(1707)의 사이에, 펄스폭 100nsec으로, 각각 음전압 -2.0V 및 양전압 3.0V의 두 가지의 전기적 펄스를 교대로 반복 인가했다.
우선, 산소 플라즈마를 0.5분 조사해서 획득한 소자 Q의 저항 변화 특성을 나타내는 도 27(a)를 보면, 측정 직후의 초기 상태의 시료에 음전압 -2.0V의 전기적 펄스를 인가하면, 저항값이 650Ω으로부터 약 50Ω로 낮아져 있다는 것을 알 수 있다. 그 후, 양전압 3.0V의 전기적 펄스로 저항값이 5000Ω로 증가하고, 그 후, 50Ω와 5000Ω 사이에서, 매우 안정된 가역적 저항 변화가 일어나고 있다는 것을 확인할 수 있다. 즉, 포밍 공정 없이, 상당히 안정된 저항 변화가 관측되고 있다.
또한, 도 27(b)로부터 알 수 있는 바와 같이, 산소 플라즈마를 1분간 조사해서 획득된 소자 R에서도, 측정한 범위 내에서 안정적으로 가역적 저항 변화가 일어나고 있고, 초기 저항이 1890Ω이던 소자에, -2V의 전기적 펄스를 인가하면 저항값이 약 200Ω으로 감소하고, 다음으로 +3V의 전기적 펄스를 인가하면 저항값이 2000Ω으로 증가하고 있다. 이 경우에도, 포밍 공정 필요없이 안정되게 저항 변화가 일어나고 있다.
그러나 소자 S의 저항 변화 특성을 나타내는 도 27(c)를 보면, -2.0V 및 3.0V의 두 가지의 전기적 펄스를 인가해도, 저항 변화가 일어나지 않는다는 것을 알 수 있다. 소자 R은 산소 플라즈마 노출 시간이 0분, 즉, 제 1 산소 부족형 Ta 산화물층(1704)을 퇴적한 직후에 제 2 전극(1707)을 퇴적해서 제작하고 있어서, 제 2 산소 부족형 Ta 산화물층(1705)이 존재하지 않거나, 존재한다고 해도 매우 얇은 상태라고 생각된다. 이들 결과로부터, 포밍 공정 없이, 저항 변화를 생기게 하기 위해서는 제 2 산소 부족형 Ta 산화물층(1705)의 존재가 필요하다고 생각된다.
이와 같이, 제 2 산소 부족형 Ta 산화물층(1705)이 존재하고 있는 소자 Q 및 R에서는 가역적인 저항 변화를 확인할 수 있다. 이하에서는 소자 Q 및 R에 상당하는 Ta 산화물층을 분석한 결과에 대해서 설명한다.
[Ta 산화물층의 분석]
소자 Q 및 R에 있어서의 저항 변화층(1706)의 구조를 해석하기 위해서, 상기의 실시예 3과 같이, 분석용 시료를 제작하여 분석했다.
즉, 단결정 실리콘 기판상에 두께 200㎚의 산화물층이 형성된 기판상에, 소자 Q 및 R과 완전히 같은 조건으로, 제 1 산소 부족형 산화물을 퇴적하고, 이에 이어지는 산소 플라즈마의 조사 처리까지 행한 시료를 각각 준비했다. 이들 시료를, 각각 시료 Q' 및 시료 R'이라 표기한다. 각각 시료의 산소 플라즈마 노출 시간과, 후술한 분석 결과를 정리한 결과를 표 6에 나타낸다. 한편, 시료 Q' 및 R' 위에는 상부 전극층(1707)에 상당하는 Pt는 퇴적되어 있지 않기 때문에, 저항 변화층이 노출된 상태로 되어 있다.
Figure 112010024682771-pct00006
표 6을 참조하면, 시료 Q'의 제 1 산소 부족형 Ta 산화물의 막 두께는 28.6㎚이고, TaOx로 표현했을 때에 x는 1.43였다. 제 2 산소 부족형 Ta 산화물층의 막 두께는 매우 얇아서 1.1㎚ 정도이며, TaOy로 표현했을 때에 y는 2.45였다. 또한, 시료 R'의 제 1 산소 부족형 Ta 산화물의 막 두께는 28.7㎚로, TaOx로 표현했을 때 x는 1.43이며, 제 2 산소 부족형 Ta 산화물층의 막 두께는 시료 Q'와 거의 동등한 1.2㎚ 정도로, TaOy로 표현했을 때에 y는 2.07였다.
상기의 어느 경우에도, 제 1 산소 부족형 Ta 산화물층은 거의 당초의 목적 대로의 조성(x=1.4)이다. 제 2 산소 부족형 Ta 산화물층은 화학량론적 조성(Ta2O5)보다 산소가 부족한 값으로 되어 있고, 막 두께는 매우 얇아서 1㎚ 정도였다.
소자 Q 및 R과 시료 Q' 및 R'에서는, 완전히 동일한 조건으로 스퍼터링하여, 산소 플라즈마 조사 처리를 행하고 있기 때문에, 소자 Q 및 R에서도, 시료 Q' 및 R'과 같이, 제 1 산소 부족형 Ta 산화물층(1704)과 상부 전극(1707) 사이에는 제 2 산소 부족형 Ta 산화물층(1705)이 존재하고 있다고 생각된다. 따라서, 소자 Q에서는 시료 Q'와 같은 막 두께가 1.1㎚인 제 2 산소 부족형 산화물층(1705)이 형성되어 있고, 소자 Q에서는 시료 Q'와 같은 막 두께가 1.2㎚인 제 2 산소 부족형 산화물층(1705)이 형성되어 있다고 생각된다.
상술한 바와 같이, 소자 Q 및 R에서는 포밍 공정 없이 안정된 저항 변화 현상을 확인할 수 있다. 그러나 산소 함유율이 높은 제 2 산소 부족형 Ta 산화물층이 존재하지 않는 소자 S에서는 적어도 포밍 공정 없이는 저항 변화 현상이 관측되지 않는다. 즉, 포밍 공정 없이 저항 변화를 발현시키기 위해서는 제 2 산소 부족형 Ta 산화물의 존재가 없어서는 안된다고 생각된다. 그리고, 이 제 2 산소 부족형 Ta 산화물은 본 실시예 범위에서는 TaOy로 표현했을 때에, y가 2.1 정도이면 되고, 막 두께도 1㎚ 정도면 되는 것으로 된다.
따라서, 상기한 실시예 3의 결과와 함께 생각하면, 제 2 산소 부족형 Ta 산화물층은 적어도 1㎚ 이상 8㎚ 이하의 막 두께이면, 포밍없이 동작 가능하다. 또한, 산소 함유율은 본 실시예로부터, y가 2.1이상이면 좋다. 단, y가 2.5가 되면, 화학량론적 조성 Ta의 산화물, 즉, 절연체인 Ta2O5로 되어 버려서, 바람직하지 않다. 따라서, y는 2.5을 넘지 않는 값을 취할 필요가 있다.
한편, 상기한 실시예 3 및 4에서는 제 2 산소 부족형 Ta 산화물층(1705)의 형성에 산소 플라즈마에 의한 산화법을 이용했지만, 이에 한정되지 않는다. 즉, 산소 부족형 Ta 산화물을 형성할 수 있으면, 이외의 산소 가스에 의한 산화나, 스퍼터링이나 화학 기상 퇴적법을 이용해서 형성해도 된다.
또한, 상기한 실시예 3 및 4에서는 Ta 산화물층의 해석에 X선 반사율법을 이용했지만, 이에 한정되는 것이 아니다. 이외의 방법으로서, 러더포드 후방 산란법(RBS), 오제 전자 분광법(AES), 형광 X선 분석법(XPS)이나 전자선 마이크로 어네리시스법(EPMA) 등의 기기 분석 수법도 이용 가능하다.
한편, 상기한 실시예 1 내지 4에서는 비휘발성 기억 소자의 하부 전극층(503 또는 1703)의 막 두께를 100㎚, 산소 부족형 Ta 산화물층(504)의 막 두께 또는 저항 변화층(1706)의 막 두께를 약 30㎚, 상부 전극층(505 또는 1707)을 150㎚으로 했지만, 이것은 본 실시예에서 이용한 소자 가공 프로세스의 용이함으로부터 결정한 값으로, 이들 각 막 두께로 한정되는 것이 아니다.
또한, 상기한 실시예 1 내지 4에서는, 하부 전극층(503 또는 1703), 산소 부족형 Ta 산화물층(504)의 막 두께 또는 저항 변화층(1706), 상부 전극층(505 또는 1707) 중 어느 하나의 스퍼터링법에 의해 형성했지만, 이에 한정되는 것이 아니라, 화학 기상 퇴적 등의 방법을 이용하여 형성해도 된다.
(실시예 5)
상술한 실시예 1 내지 4에 따른 비휘발성 기억 소자는 여러가지 형태의 비휘발성 반도체 장치에 적용하는 것이 가능하다. 실시예 5에 따른 반도체 장치는 실시예 1부터 4에 따른 비휘발성 기억 소자를 구비한 비휘발성 반도체 장치로서, 워드선과 비트선의 교점(입체 교차점)에 액티브층을 개재한, 이른바 크로스 포인트형이다.
[실시예 5에 따른 반도체 장치의 구성]
도 28은 본 발명의 실시예 5에 따른 비휘발성 반도체 장치의 구성을 나타내는 블록도이다. 또한, 도 29는 도 28에 있어서의 A부의 구성(4비트분의 구성)을 나타내는 사시도이다.
도 28에 나타낸 바와 같이, 본 실시예에 따른 비휘발성 반도체 장치(200)는, 반도체 기판상에 메모리 본체부(201)를 구비하고 있고, 이 메모리 본체부(201)는 메모리 어레이(202)와, 행 선택 회로/드라이버(203)와, 열 선택 회로/드라이버(204)와, 정보의 기입을 행하기 위한 기입 회로(205)와, 선택 비트 선에 흐르는 전류량을 검출하여, 데이터 「1」 또는 「0」이라고 판정하는 감지 증폭기(206)와, 단자 DQ를 통해서 입출력 데이터의 입출력 처리를 행하는 데이터 입출력 회로(207)를 구비하고 있다. 또한, 비휘발성 반도체 장치(200)는 외부로부터 입력되는 어드레스 신호를 수신하는 어드레스 입력 회로(208)와, 외부로부터 입력되는 컨트롤 신호에 기초해서, 메모리 본체부(201)의 동작을 제어하는 제어 회로(209)를 더 구비하고 있다.
메모리 어레이(202)는 도 28 및 도 29에 나타낸 바와 같이, 반도체 기판 위에 서로 평행하게 형성된 복수의 워드선(WL0, WL1, WL2,…)과, 이들 복수의 워드선(WL0, WL1, WL2,…) 상방에 그 반도체 기판의 주면에 평행한 면 내에서 서로 평행하고, 아울러 복수의 워드선(WL0, WL1, WL2,…)에 입체 교차하도록 형성된 복수의 비트선(BL0, BL1, BL2,…)을 구비하고 있다.
또한, 이들 복수의 워드선(WL0, WL1, WL2,…)과 복수의 비트선(BL0, BL1, BL2,…)의 입체 교차점에 대응하여 매트릭스 형상으로 마련된 복수의 메모리 셀(M111, M112, M113, M121, M122, M123, M131, M132, M133,…)(이하, 「메모리 셀(M111, M112,…)」이라 함)가 마련되어 있다.
여기서, 메모리 셀(M111, M112,…)은 실시예 1에 따른 비휘발성 기억 소자에 상당하며, 예컨대, 산소 부족형 Ta 산화물을 포함하는 저항 변화층을 갖고 있다. 단, 본 실시예에 있어서, 이들 메모리 셀(M111, M112,…)은 후술하는 바와 같이, 전류 억제 소자를 구비하고 있다.
한편, 도 28에 있어서의 메모리 셀(M111, M112,…)은 도 29에 있어서 부호 210로 표시되어 있다.
어드레스 입력 회로(208)는 외부 회로(도시 생략)로부터 어드레스 신호를 수신하고, 이 어드레스 신호에 기초해서 행 어드레스 신호를 행 선택 회로/드라이버(203)로 출력함과 아울러, 열 어드레스 신호를 열 선택 회로/드라이버(204)에 출력한다. 여기서, 어드레스 신호는 복수의 메모리 셀(M111, M112,…) 중 선택되는 특정한 메모리 셀의 어드레스를 나타내는 신호이다. 또한, 행 어드레스 신호는 어드레스 신호에 나타난 어드레스 중 행의 어드레스를 나타내는 신호이고, 열 어드레스 신호는 어드레스 신호에 나타난 어드레스 중 열의 어드레스를 나타내는 신호이다.
제어 회로(209)는 정보의 기입 사이클에 있어서는 데이터 입출력 회로(207)에 입력된 입력 데이터 Din에 따라서, 기입용 전압의 인가를 지시하는 기입 신호를 기입 회로(205)에 출력한다. 한편, 정보의 판독 사이클에 있어서, 제어 회로(209)는 판독용 전압의 인가를 지시하는 판독 신호를 열 선택 회로/드라이버(204)에 출력한다.
행 선택 회로/드라이버(203)는 어드레스 입력 회로(208)로부터 출력된 행 어드레스 신호를 수신하고, 이 행 어드레스 신호에 따라서, 복수의 워드선(WL0, WL1, WL2,…) 중 어느 하나를 선택하며, 그 선택된 워드선에 대해, 소정의 전압을 인가한다.
또한, 열 선택 회로/드라이버(204)는 어드레스 입력 회로(208)로부터 출력된 열 어드레스 신호를 수신하고, 이 열 어드레스 신호에 따라서, 복수의 비트선(BL0, BL1, BL2,…) 중 어느 하나를 선택하며, 그 선택된 비트선에 대해, 기입용 전압 또는 판독용 전압을 인가한다.
기입 회로(205)는 제어 회로(209)로부터 출력된 기입 신호를 수신한 경우, 행 선택 회로/드라이버(203)에 대해, 선택된 워드선에 관한 전압의 인가를 지시하는 신호를 출력함과 아울러, 열 선택 회로/드라이버(204)에 대해, 선택된 비트선에 대해 기입용 전압의 인가를 지시하는 신호를 출력한다.
또한, 감지 증폭기(206)는 정보의 판독 사이클에 있어서, 판독 대상이 되는 선택 비트선에 흐르는 전류량을 검출하여, 데이터 「1」 또는 「0」이라고 판정한다. 그 결과 획득된 출력 데이터 DO는 데이터 입출력 회로(207)를 통해서, 외부 회로로 출력된다.
[실시예 5에 따른 비휘발성 반도체 장치가 구비하는 비휘발성 기억 소자의 구성]
도 30은 본 발명의 실시예 5에 따른 비휘발성 반도체 장치가 구비하는 비휘발성 기억 소자의 구성을 나타내는 단면도이다. 한편, 도 30에서는 도 29의 B부에서의 구성이 도시되어 있다.
도 30에 나타낸 바와 같이, 본 실시예에 따른 비휘발성 반도체 장치가 구비하는 비휘발성 기억 소자(210)는 구리 배선인 하부 배선(212)(도 29에 있어서의 워드선(WL1)에 상당함)과 동일한 상부 배선(211)(도 29에 있어서의 비트선(BL1)에 상당함)의 사이에 개재되어 있어, 하부 전극(217)과, 전류 억제 소자(216)와, 내부 전극(215)과, 저항 변화층(214)과, 상부 전극(213)이 이 순서로 적층되어 구성되어 있다.
여기서, 내부 전극(215), 저항 변화층(214) 및 상부 전극(213)은 도 5에 나타낸 실시예 1에 따른 비휘발성 기억 소자(500)에 있어서의 하부 전극층(503), 저항 변화층(504), 및 상부 전극층(505), 또는 도 23에 나타낸 실시예 2내지 4에 따른 비휘발성 기억 소자(1700)에 있어서의 하부 전극층(1703), 저항 변화층(1706), 및 상부 전극층(1707)에 각각 상당한다. 따라서, 저항 변화층(214)은 실시예 1부터 4와 같이 해서 형성된다.
여기서, 저항 변화층(214)에 접하도록 형성된 상부 전극(213)과 내부 전극(215)을 다른 재료로 구성함으로써, 안정적으로 동작하는 비휘발성 기억 소자를 구성할 수 있다. 예컨대, 상부 전극(213)을 Pt로, 내부 전극(215)을 W로 형성하면, 상부 전극(213)의 근방에서만 동작하는 비휘발성 기억 소자가 된다.
전류 억제 소자(216)는 내부 전극(215)을 통해서, 저항 변화층(214)과 직렬 접속되어 있다. 이 전류 억제 소자(216)는 MIM(Metal-Insulator-Metal;금속-절연체-금속의 의미) 다이오드 또는 MSM(Metal-Semiconductor-Metal;금속-반도체-금속의 의미) 다이오드로 대표되는 소자이며, 전압에 대하여 비선형인 전류 특성을 나타내는 것이다. 또한, 이 전류 억제 소자(216)는 전압에 대해 쌍방향성의 전류 특성을 갖고 있고, 소정의 임계값 전압 Vf(한쪽 전극을 기준으로 해서 예컨대 +1V이상 또는 -1V이하)로 도통하도록 구성되어 있다.
[실시예 5에 따른 비휘발성 반도체 장치가 구비하는 비휘발성 기억 소자의 변형예의 구성]
본 실시예에 따른 비휘발성 반도체 장치가 구비하는 비휘발성 기억 소자의 구성은 도 30에 나타낸 것에 한정되는 것은 아니고, 이하에 나타내는 구성이여도 된다.
도 31(a)부터 (g)는 본 발명의 실시예 5에 따른 비휘발성 반도체 장치가 구비하는 비휘발성 기억 소자의 변형예의 구성을 나타내는 단면도이다.
도 31(a)에는, 도 30에 나타내는 구성과 달리, 내부 전극을 구비하지 않고, 저항 변화층(214)이 전류 억제 소자(216) 위에 형성되어 있는 구성이 도시되어 있다. 여기서, 전류 억제 소자(216)의 저항 변화층(214)과 접하는 부분이, 상부 전극(213)과 다른 재료에 의해 형성되어 있으면 좋다.
도 31(b)에는, 도 30에 나타내는 구성과 달리, 하부 전극, 내부 전극 및 상부 전극을 구비하지 않고, 저항 변화층(214)이 전류 억제 소자(216) 위에 형성되어 있는 구성이 도시되어 있다. 여기서도, 전류 억제 소자(216)의 저항 변화층(214)과 접하는 부분이, 상부 배선(213)과 다른 재료에 의해 형성되어 있으면 좋다.
또한, 도 31(c)에는, 도 30에 나타내는 구성과 달리, 하부 전극을 구비하지 않은 구성이 도시되어 있다. 한편, 도시하지 않지만, 상부 전극을 구비하고 있지 않은 구성도 생각할 수 있다.
도 31(d)에는 도 30에 나타내는 구성과 달리, 내부 전극 및 전류 억제 소자를 구비하지 않은 구성이 도시되어 있다. 여기서도, 하부 전극(217)과 상부 전극(213)이 다른 재료에 의해 형성되어 있으면 좋다.
도 31(e)에는 상부 전극 및 하부 전극을 더 구비하지 않은 구성이 도시되어 있다. 이 경우에는 하부 배선(212)과 상부 배선(211)이 다른 재료에 의해 형성되어 있으면 좋다.
또한, 도 31(f)에는, 도 30에 나타내는 구성과 달리, 내부 전극을 구비하지 않고, 그 대신에 오믹 저항층(218)을 구비한 구성이 도시되어 있고, 도 31(g)에는 내부 전극 대신에 제 2 저항 변화층(219)을 구비한 구성이 도시되어 있다. 이들 경우에도, 저항층(218)이나 저항 변화층(219)을 하부 전극이라고 하면, 이들과 상부 전극(213)이 다른 재료에 의해 구성되어 있으면 좋다.
한편, 이상에 나타낸 변형예에 있어서, 상부 전극을 구비하지 않은 경우에는 상부 배선(211)이 비휘발성 기억 소자의 상부 전극으로서 기능하고, 또한 하부 전극을 구비하고 있지 않은 경우에는 하부 배선(212)이 비휘발성 기억 소자의 하부 전극으로서 기능하게 된다.
또한, 메모리 셀의 수가 비교적 적은 경우, 선택되지 않은 메모리 셀로 전류가 흘러 버리는 일이 줄어든다. 이 경우, 상술한 바와 같은 전류 억제 소자를 구비하지 않는 구성으로 하는 것을 생각할 수 있다.
이상과 같이, 본 실시예에 따른 비휘발성 반도체 장치가 구비하는 비휘발성 기억 소자에 대해서는 여러가지 구성을 생각할 수 있다.
[다층화 구조의 비휘발성 반도체 장치의 구성예]
도 28 및 도 30에 나타낸 본 실시예에 따른 비휘발성 반도체 장치에 있어서의 메모리 어레이를, 3차원으로 중첩시킴으로써, 다층화 구조의 비휘발성 반도체 장치를 실현할 수 있다.
도 32는 본 발명의 다층화 구조의 비휘발성 반도체 장치가 구비하는 메모리 어레이의 구성을 나타내는 사시도이다. 도 32에 나타낸 바와 같이, 이 비휘발성 반도체 장치는 도시하지 않은 반도체 기판 위에 서로 평행하게 형성된 복수의 하부 배선(212)과, 이들 복수의 하부 배선(212) 상방에 그 반도체 기판의 주면에 평행한 면 내에서 서로 평행하고, 또한 복수의 하부 배선(212)에 입체 교차하도록 형성된 복수의 상부 배선(211)과, 이들 복수의 하부 배선(212)과 복수의 상부 배선(211)의 입체 교차점에 대응하여 매트릭스 형상으로 마련된 복수의 메모리 셀(210)을 구비하는 메모리 어레이가, 복수 적층되어 이루어지는 다층화 메모리 어레이를 구비하고 있다.
한편, 도 32에 나타내는 예에서는 배선층이 5층이며, 그 입체 교차점에 배치되는 비휘발성 기억 소자가 4층의 구성으로 되어있지만, 필요에 따라 이들의 층수를 증감해도 되는 것은 물론이다.
이와 같이 구성된 다층화 메모리 어레이를 마련함으로써, 초대용량 비휘발성 메모리를 실현하는 것이 가능해진다.
[비휘발성 반도체 장치의 동작예]
다음으로 정보를 기입하는 경우의 기입 사이클 및 정보를 판독하는 경우의 판독 사이클에 있어서의 실시예 5에 따른 비휘발성 반도체 장치의 동작예에 대해서, 도 33에 나타내는 타이밍 차트를 참조하면서 설명한다.
도 33은 본 발명의 실시예 5에 따른 비휘발성 반도체 장치의 동작예를 나타내는 타이밍 차트이다. 한편, 여기서는 저항 변화층이 고 저항 상태인 경우를 정보 「1」로, 저 저항 상태인 경우를 정보 「0」로 각각 할당했을 때의 동작예를 나타낸다. 또한, 설명의 편의상, 메모리 셀(M111, M122)에 대해서 정보의 기입 및 판독을 행하는 경우에 대해서만 나타낸다.
도 33에 있어서의 VP는 저항 변화 소자와 전류 억제 소자로 구성된 메모리 셀의 저항 변화에 필요한 펄스 전압을 나타내고 있다. 여기서는 VP/2<임계값 전압 Vf의 관계가 성립되는 것이 바람직하다. 왜냐하면, 비 선택 메모리 셀로 흘러버리는 누설 전류를 억제할 수 있기 때문이다. 그 결과, 정보를 기입할 필요가 없는 메모리 셀로 공급되는 여분의 전류를 억제할 수 있어, 저소비 전류화를 한층 더 도모할 수 있다. 또한, 비 선택의 메모리 셀로의 의도하지 않은 낮은 기입(일반적으로 디스터브라 함)이 억제되는 등의 이점도 있다.
또한, 도 33에 있어서, 한 번의 기입 사이클에 필요한 시간인 기입 사이클 시간을 tW로, 한 번의 판독 사이클에 필요한 시간인 판독 사이클 시간을 tR로 각각 나타내고 있다.
메모리 셀(M111)에 대한 기입 사이클에 있어서, 워드선(WL0)에는 펄스폭 tP의 펄스 전압 VP이 인가되고, 그 타이밍에 맞추어, 비트선(BL0)에는 0V의 전압이 함께 인가된다. 이로써, 메모리 셀(M111)에 정보 「1」을 기입하는 경우의 기입용 전압이 인가되고, 그 결과, 메모리 셀(M111)의 저항 변화층이 고저항화된다. 즉, 메모리 셀(M111)에 정보 「1」이 기입된 것이 된다.
다음으로 메모리 셀(M122)에 대한 기입 사이클에 있어서, 워드선(WL1)에는 펄스폭 tP의 0V의 전압이 인가되고, 그 타이밍에 맞추어, 비트선(BL1)에는 펄스 전압 VP이 함께 인가된다. 이로써, M122에 정보 「0」을 기입하는 경우의 기입용 전압이 인가되고, 그 결과, 메모리 셀(M122)의 저항 변화층이 저 저항화한다. 즉, 메모리 셀(M122)에 정보 「0」이 기입된 것이 된다.
메모리 셀(M111)에 대한 판독 사이클에 있어서는, 기입 시의 펄스보다 진폭이 작은 펄스 전압으로, 0V보다 크고 VP/2보다 작은 값의 전압이, 워드선(WL0)에 인가된다. 또한, 이 타이밍에 맞추어, 기입 시의 펄스보다 진폭이 작은 펄스 전압으로, VP/2보다 크고 VP보다 작은 값의 전압이, 비트선(BL0)에 인가된다. 이로써, 고저항화된 메모리 셀(M111)의 저항 변화층(214)의 저항값에 대응한 전류가 출력되고, 그 출력 전류값을 검출함으로써 정보 「1」이 판독된다.
다음으로 메모리 셀(M122)에 대한 판독 사이클에 있어서, 앞의 메모리 셀(M111)에 대한 판독 사이클과 같은 전압이 워드선(WL1) 및 비트선(BL1)에 인가된다. 이로써, 저 저항화된 메모리 셀(M122)의 저항 변화층(214)의 저항값에 대응한 전류가 출력되고, 그 출력 전류값을 검출함으로써 정보 「0」이 판독된다.
(실시예 6)
실시예 6에 따른 비휘발성 반도체 장치는 실시예 1부터 4에 따른 비휘발성 기억 소자를 구비한 비휘발성 반도체 장치로서, 1 트랜지스터/1 비휘발성 기억부인 것이다.
[실시예 6에 따른 비휘발성 반도체 장치의 구성]
도 34는 본 발명의 실시예 6에 따른 비휘발성 반도체 장치의 구성을 나타내는 블록도이다. 또한, 도 35는 도 34에 있어서의 C부의 구성(2비트분의 구성)을 나타내는 단면도이다.
도 34에 나타낸 바와 같이, 본 실시예에 따른 비휘발성 반도체 장치(300)는 반도체 기판상에, 메모리 본체부(301)를 구비하고 있고, 이 메모리 본체부(301)는 메모리 어레이(302)와, 행 선택 회로/드라이버(303)와, 열 선택 회로(304)와, 정보의 기입을 행하기 위한 기입 회로(305)와, 선택 비트선에 흐르는 전류량을 검출해서, 데이터 「1」 또는 「0」이라고 판정하는 감지 증폭기(306)와, 단자 DQ를 통해서 입출력 데이터의 입출력 처리를 행하는 데이터 입출력 회로(307)를 구비하고 있다. 또한, 비휘발성 반도체 장치(300)는 셀 플레이트 전원(VCP 전원)(308)과, 외부로부터 입력되는 어드레스 신호를 수신하는 어드레스 입력 회로(309)와, 외부로부터 입력되는 컨트롤 신호에 기초해서, 메모리 본체부(301)의 동작을 제어하는 제어 회로(310)를 더 구비하고 있다.
메모리 어레이(302)는 반도체 기판 위에 형성된, 서로 교차하도록 배열된 복수의 워드선(WL0, WL1, WL2,…) 및 비트선(BL0, BL1, BL2,…)과, 이들 워드선(WL0, WL1, WL2,…) 및 비트선(BL0, BL1, BL2,…)의 교점에 대응해서 각각 마련된 복수의 트랜지스터(T11, T12, T13, T21, T22, T23, T31, T32, T33,…)(이하, 「트랜지스터(T11, T12,…)」라고 함)와, 트랜지스터(T11, T12,…)와 일대일로 마련된 복수의 메모리 셀(M211, M212, M213, M221, M222, M223, M231, M232, M233)(이하, 「메모리 셀(M211, M212,…)」이라고 함)을 구비하고 있다.
또한, 메모리 어레이(302)는 워드선(WL0, WL1, WL2,…)에 평행하게 배열되어 있는 복수의 플레이트선(PL0, PL1, PL2,…)을 구비하고 있다.
도 34에 나타낸 바와 같이, 워드선(WL0, WL1)의 상방에 비트선(BL0)이 배치되고, 그 워드선(WL0, WL1)과 비트선(BL0) 사이에, 플레이트선(PL0, PL1)이 배치되어 있다.
여기서, 메모리 셀(M211, M212,…)은 실시예 1부터 4에 따른 비휘발성 기억 소자에 상당하며, 저항 변화층을 갖고 있다. 보다 구체적으로는 도 35에 있어서의 비휘발성 기억 소자(313)가, 도 34에 있어서의 메모리 셀(M211, M212,…)에 상당하고, 이 비휘발성 기억 소자(313)는 상부 전극(314), 저항 변화층(315) 및 하부 전극(316)으로 구성되어 있다. 여기서, 상부 전극(314)을 구성하는 재료와 하부 전극(316)을 구성하는 재료가 다르면, 상기한 실시예 1부터 4에서 설명한 바와 같이 안정된 저항 변화를 얻을 수 있다.
한편, 도 35에 있어서의 317은 플러그층을, 318은 금속 배선층을, 319는 소스/드레인 영역을 각각 나타내고 있다.
도 34에 나타낸 바와 같이, 트랜지스터(T11, T12, T13,…)의 드레인은 비트선(BL0)에, 트랜지스터(T21, T22, T23,…)의 드레인은 비트선(BL1)에, 트랜지스터(T31, T32, T33,…)의 드레인은 비트선(BL2)에 각각 접속되어 있다.
또한, 트랜지스터(T11, T21, T31,…)의 게이트는 워드선(WL0)에, 트랜지스터(T12, T22, T32,…)의 게이트는 워드선(WL1)에, 트랜지스터(T13, T23, T33,…)의 게이트는 워드선(WL2)에 각각 접속되어 있다.
또한, 트랜지스터(T11, T12,…)의 소스는 각각, 메모리 셀(M211, M212,…)과 접속되어 있다.
또한, 메모리 셀(M211, M221, M231,…)은 플레이트선(PL0)에, 메모리 셀(M212, M222, M232,…)은 플레이트선(PL1)에, 메모리 셀(M213, M223, M233,…)은 플레이트선(PL2)에, 각각 접속되어 있다.
어드레스 입력 회로(309)는 외부 회로(도시 생략)로부터 어드레스 신호를 수신하고, 이 어드레스 신호에 기초해서 행 어드레스 신호를 행 선택 회로/드라이버(303)에 출력함과 아울러, 열 어드레스 신호를 열 선택 회로(304)에 출력한다. 여기서, 어드레스 신호는 복수의 메모리 셀(M211, M212,…) 중 선택되는 특정한 메모리 셀의 어드레스를 나타내는 신호이다. 또한, 행 어드레스 신호는 어드레스 신호에 나타난 어드레스 중 행의 어드레스를 나타내는 신호이고, 열 어드레스 신호는 어드레스 신호에 나타난 어드레스 중 열의 어드레스를 나타내는 신호이다.
제어 회로(310)는 정보의 기입 사이클에 있어서는 데이터 입출력 회로(307)에 입력된 입력 데이터 Din에 따라서, 기입용 전압의 인가를 지시하는 기입 신호를 기입 회로(305)에 출력한다. 한편, 정보의 판독 사이클에 있어서, 제어 회로(310)는 판독용 전압의 인가를 지시하는 판독 신호를 열 선택 회로(304)에 출력한다.
행 선택 회로/드라이버(303)는 어드레스 입력 회로(309)로부터 출력된 행 어드레스 신호를 수신하고, 이 행 어드레스 신호에 따라서, 복수의 워드선(WL0, WL1, WL2,…) 중 어느 하나를 선택하고, 그 선택된 워드선에 대해서, 소정의 전압을 인가한다.
또한, 열 선택 회로(304)는 어드레스 입력 회로(309)로부터 출력된 열 어드레스 신호를 수신하고, 이 열 어드레스 신호에 따라, 복수의 비트선(BL0, BL1, BL2,…) 중 어느 하나를 선택하고, 그 선택된 비트선에 대해서, 기입용 전압 또는 판독용 전압을 인가한다.
기입 회로(305)는 제어 회로(310)로부터 출력된 기입 신호를 수신한 경우, 열 선택 회로(304)에 대해, 선택된 비트선에 대해 기입용 전압의 인가를 지시하는 신호를 출력한다.
또한, 감지 증폭기(306)는 정보의 판독 사이클에 있어서, 판독 대상이 되는 선택 비트선에 흐르는 전류량을 검출하여, 데이터 「1」 또는 「0」이라고 판정한다. 그 결과 획득된 출력 데이터 DO는 데이터 입출력 회로(307)를 통해서, 외부 회로에 출력된다.
한편, 1 트랜지스터/1 비휘발성 기억부의 구성인 실시예 6의 경우, 실시예 5의 크로스 포인트형의 구성과 비교해서 기억 용량은 작아진다. 그러나 MIM 다이오드 등과 같은 전류 억제 소자가 불필요하기 때문에, CMOS 프로세스에 용이하게 조합할 수 있고, 또한 동작의 제어도 용이하다는 이점이 있다.
[비휘발성 반도체 장치의 동작예]
다음으로 정보를 기입하는 경우의 기입 사이클 및 정보를 판독하는 경우의 판독 사이클에 있어서의 실시예 6에 따른 비휘발성 반도체 장치의 동작예에 대해서, 도 36에 나타내는 타이밍 차트를 참조하면서 설명한다.
도 36은 본 발명의 실시예 6에 따른 비휘발성 반도체 장치의 동작예를 나타내는 타이밍 차트이다. 한편, 여기서는 저항 변화층이 고 저항 상태인 경우를 정보 「1」로, 저 저항 상태의 경우를 정보 「0」으로 각각 할당했을 때의 동작예를 나타낸다. 또한, 설명의 편의상, 메모리 셀(M211, M222)에 대해서 정보의 기입 및 판독을 행하는 경우에 대해서만 나타낸다.
도 36에 있어서, VP는 저항 변화 소자의 저항 변화에 필요한 펄스 전압을 나타내고 있고, VT는 트랜지스터의 임계값 전압을 나타내고 있다. 또한, 플레이트 선에는 상시 전압 VP이 인가되고, 비트선도, 비 선택의 경우에는 전압 VP으로 프리차지되어 있다.
메모리 셀(M211)에 대한 기입 사이클에 있어서, 워드선(WL0)에는 펄스폭 tP의 펄스 전압 2VP+트랜지스터의 임계값 전압 VT보다 큰 전압이 인가되어, 트랜지스터 T11가 ON 상태로 된다. 그리고, 이 타이밍에 맞추어, 비트선(BL0)에는 펄스 전압 2VP이 인가된다. 이로써, 메모리 셀(M211)에 정보 「1」을 기입하는 경우의 기입용 전압이 인가되고, 그 결과, 메모리 셀(M211)의 저항 변화층이 고저항화된다. 즉, 메모리 셀(M211)에 정보 「1」이 기입된 것으로 된다.
다음으로 메모리 셀(M222)에 대한 기입 사이클에 있어서, 워드선(WL1)에는 펄스폭 tP의 펄스 전압 2VP+트랜지스터의 임계값 전압 VT보다 큰 전압이 인가되어서, 트랜지스터(T22)가 ON 상태가 된다. 이 타이밍에 맞추어, 비트선(BL1)에는 0V의 전압이 인가된다. 이에 따라서, 메모리 셀(M222)에 정보 「0」을 기입하는 경우의 기입용 전압이 인가되고, 그 결과, 메모리 셀(M222)의 저항 변화층이 저 저항화된다. 즉, 메모리 셀(M222)에 정보 「0」이 기입된 것으로 된다.
메모리 셀(M211)에 대한 판독 사이클에 있어서는 트랜지스터(T11)를 ON 상태로 하기 위해서 소정의 전압이 워드선(WL0)에 인가되고, 그 타이밍에 맞추어, 기입시의 펄스폭보다 진폭이 작은 펄스 전압이, 비트선(BL0)에 인가된다. 이로써, 고저항화된 메모리 셀(M211)의 저항 변화층의 저항값에 대응한 전류가 출력되고, 그 출력 전류치를 검출함으로써 정보 「1」이 판독된다.
다음으로 메모리 셀(M222)에 대한 판독 사이클에 있어서, 앞의 메모리 셀(M211)에 대한 판독 사이클과 같은 전압이 워드선(WL1) 및 비트선(BL1)에 인가된다. 이로써, 저 저항화된 메모리 셀(M222)의 저항 변화층의 저항값에 대응한 전류가 출력되고, 그 출력 전류값을 검출함으로써 정보 「0」이 판독된다.
(실시예 7)
실시예 7에 따른 비휘발성 반도체 장치는 프로그램 기능을 갖는 실시예 1부터 4에 따른 비휘발성 기억 소자를 구비한 비휘발성 반도체 장치로서, 소정의 연산을 실행하는 논리 회로를 구비하는 것이다.
[비휘발성 반도체 장치의 구성]
도 37은 본 발명의 실시예 7에 따른 비휘발성 반도체 장치의 구성을 나타내는 블록도이다.
도 37에 나타낸 바와 같이, 본 실시예에 따른 비휘발성 반도체 장치(400)는 반도체 기판(401) 상에, CPU(402)와, 외부 회로와의 사이에서 데이터의 입출력 처리를 행하는 입출력 회로(403)와, 소정의 연산을 실행하는 논리 회로(404)와, 아날로그 신호를 처리하는 아날로그 회로(405)와, 자기(自己) 진단을 행하기 위한 BIST(Built In Self Test) 회로(406)와, SRAM(407)과, 이들 BIST 회로(406) 및 SRAM(407)과 접속되어, 특정한 어드레스 정보를 저장하기 위한 구제 어드레스 저장 레지스터(408)를 구비하고 있다.
도 38은 본 발명의 실시예 7에 따른 비휘발성 반도체 장치가 구비하는 구제 어드레스 저장 레지스터의 구성을 나타내는 블록도이다. 또한, 도 39는 마찬가지로 구제 어드레스 저장 레지스터의 구성을 나타내는 단면도이다.
도 38 및 도 39에 나타낸 바와 같이, 구제 어드레스 저장 레지스터(408)는 실시예 1부터 4에 따른 비휘발성 기억 소자에 상당하는 비휘발성 기억 소자(409)와, 그 비휘발성 기억 소자(409)에 대해 특정한 어드레스 정보를 기입하기 위한 기입 회로(410)와, 비휘발성 기억 소자(409)에 기입되고 있는 어드레스 정보를 판독하기 위한 판독 회로(411)와, 래치 회로(412)를 구비하고 있다.
비휘발성 기억 소자(409)는 기입 회로측(410)으로의 전환부와 판독 회로(411)측으로의 전환부에 접속되어 있고, 저항 변화층(421)을, 상부 전극(422)과 하부 전극(423) 사이에 유지하도록 구성되어 있다. 여기서, 이 비휘발성 기억 소자(409)는 실시예 1부터 4에 따른 비휘발성 기억 소자에 상당한다.
한편, 도 39에 있어서, 424는 플러그층을, 425은 금속 배선층을, 426은 소스/드레인층을 각각 나타내고 있다.
본 실시예에서는 2층 배선으로, 제 1 배선과 제 2 배선의 사이에 비휘발성 기억 소자를 마련하는 구성을 나타내고 있지만, 예컨대, 3층 이상의 다층 배선으로 한 후에, 임의의 배선 사이에 비휘발성 기억 소자를 배치하거나, 또는 필요에 따라 복수의 배선 사이에 배치하거나 하도록 할 수도 있다.
[비휘발성 반도체 장치의 동작예]
다음으로 상술한 바와 같이 구성되는 본 실시예에 따른 비휘발성 반도체 장치의 동작예에 대해서 설명한다.
이하, 구제 어드레스 저장 레지스터(408)에 대해 어드레스 정보를 기입하는 경우에 대해서 설명한다. BIST 회로(406)는 진단 지시 신호(TST)를 받은 경우, SRAM(407)의 메모리 블록의 검사를 실행한다.
한편, 이 메모리 블록의 검사는 LSI의 제조 과정에서의 검사시, 및 LSI가 실제 시스템에 탑재된 경우의 각종의 진단 실행시 등에 행해진다.
메모리 블록의 검사의 결과, 불량 비트가 검출된 경우, BIST 회로(406)는 기입 데이터 지시 신호(WD)를 구제 어드레스 저장 레지스터(408)에 출력한다. 이 기입 데이터 지시 신호(WD)를 받은 구제 어드레스 저장 레지스터(408)는 대응하는 불량 비트의 어드레스 정보를 구제 어드레스 저장 레지스터에 저장한다.
이 어드레스 정보의 저장은 그 어드레스 정보에 따라서, 해당하는 레지스터가 구비하는 저항 변화층의 저항 상태를 고저항화 또는 저 저항화함으로써 행해진다. 저항 변화층의 고저항화 또는 저 저항화는 실시예 1의 경우와 같이 해서 실현된다.
이렇게 해서, 구제 어드레스 저장 레지스터(408)에 대한 어드레스 정보의 기입이 행해진다. 그리고, SRAM(407)가 액세스되는 경우, 이와 동시에 구제 어드레스 저장 레지스터(408)에 기입되고 있는 어드레스 정보가 판독된다. 이 어드레스 정보의 판독은 실시예 1의 경우와 같이 저항 변화층의 저항 상태에 따른 출력 전류값을 검출함으로써 행해진다.
이렇게 해서 구제 어드레스 저장 레지스터(408)로부터 판독된 어드레스 정보와, 액세스 이전의 어드레스 정보가 일치하는 경우, SRAM(407)내에 마련되어 있는 예비의 리던던트 메모리 셀에 액세스하여, 정보의 판독 또는 기입이 행해진다.
이상과 같이 해서 자기 진단을 행함으로써, 제조 공정의 검사에 있어서 외 부의 고가의 LSI 테스터를 이용할 필요가 없어진다. 또한, at Speed 테스트가 가능하게 된다고 하는 이점도 있다. 더욱이, 검사를 행할 때뿐만 아니라, 시간 경과에 따라 변화한 경우에도 불량 비트의 구제가 가능해지기 때문에, 장기간에 걸쳐서 고품질을 유지할 수 있다는 이점도 있다.
본 실시예에 따른 비휘발성 반도체 장치는 제조 공정에서 한 번만 정보를 기입하는 경우와, 제품 출시 후에 반복 정보를 덮어쓰는 경우의, 어떤 경우에도 대응할 수 있다.
상기 설명으로부터, 당업자에게는 본 발명의 많은 개량이나 다른 실시 형태가 분명하다. 따라서, 상기 설명은 예시로서만 해석되어야 하며, 본 발명을 실행하는 최선의 양태를 당업자에게 교시할 목적으로 제공된 것이다. 본 발명의 정신을 벗어남없이, 그 구조 및/또는 기능의 상세를 실질적으로 변경할 수 있다.
(산업상의 이용 가능성)
본 발명의 비휘발성 기억 소자 및 비휘발성 반도체 장치는, 고속 동작이 가능하고, 더욱이 안정된 덮어쓰기 특성을 갖고 있어서, 디지털 가전, 메모리 카드, 휴대형 전화기, 및 퍼스널 컴퓨터 등의 여러 가지 전자 기기에 사용되는 비휘발성 기억 소자 등으로서 유용하다.

Claims (22)

  1. 제 1 전극과, 제 2 전극과, 상기 제 1 전극과 상기 제 2 전극 사이에 개재되며 상기 제 1 전극 및 상기 제 2 전극과 접하도록 마련되어 있고, 상기 제 1 전극과 상기 제 2 전극 사이에 인가되는, 극성이 다른 전기적 신호에 기초해서 가역적으로 변화되는 저항 변화층을 구비하되,
    상기 저항 변화층은 산소 부족형 탄탈 산화물층으로 이루어지고, 상기 제 1 전극과 상기 제 2 전극이 서로 다른 원소로 이루어지는 재료에 의해서 구성되어 있으며,
    상기 제 1 전극의 표준 전극 전위(V1)와, 탄탈의 표준 전극 전위(VTa)와, 상기 제 2 전극의 표준 전극 전위(V2)가, V1<V2이고 VTa<V2로 되는 관계를 만족하는
    비휘발성 기억 소자.
  2. 제 1 항에 있어서,
    상기 제 1 전극의 표준 전극 전위(V1)와 탄탈의 표준 전극 전위(VTa)의 차이인 V1-VTa와, 상기 제 2 전극의 표준 전극 전위(V2)와 탄탈의 표준 전극 전위(VTa)의 차이인 V2-VTa가, 0<V1-VTa<V2-VTa로 되는 관계를 만족하는
    비휘발성 기억 소자.
  3. 제 1 항에 있어서,
    상기 제 1 전극의 표준 전극 전위(V1)와 탄탈의 표준 전극 전위(VTa)의 차이인 V1-VTa와, 상기 제 2 전극의 표준 전극 전위(V2)와 탄탈의 표준 전극 전위(VTa)의 차이인 V2-VTa가, V1-VTa≤0<V2-VTa로 되는 관계를 만족하는 비휘발성 기억 소자.
  4. 제 1 항에 있어서,
    상기 제 1 전극은 W, Ni, Ta, Ti, Al, 질화 Ta로 이루어지는 그룹으로부터 선택되는 재료로 구성되어 있고, 상기 제 2 전극은 Pt, Ir, Pd, Ag, Cu로 이루어지는 그룹으로부터 선택되는 재료로 구성되어 있는 비휘발성 기억 소자.
  5. 제 1 항에 있어서,
    상기 제 1 전극은 Ta, Ti, Al로 이루어지는 그룹으로부터 선택되는 재료로 구성되어 있고, 상기 제 2 전극은 Pt, Ir, Pd, Ag, Cu, W, Ni, 질화 Ta로 이루어지는 그룹으로부터 선택되는 재료로 구성되어 있는 비휘발성 기억 소자.

  6. 제 1 항에 있어서,
    상기 제 1 전극을 기준으로 해서 상기 제 2 전극에 양의 전압을 인가했을 때의 저항값을 R1으로 표현하고, 상기 제 1 전극을 기준으로 해서 상기 제 2 전극에 음의 전압을 인가했을 때의 저항값을 R2로 표현했을 때, R1와 R2가 R1>R2를 만족하도록 가역적으로 저항값이 변화되는 제 1 상태와, 상기 제 1 전극을 기준으로 해서 상기 제 2 전극에 음의 전압을 인가했을 때의 저항값을 R3로 표현하고, 상기 제 1 전극을 기준으로 해서 상기 제 2 전극에 양의 전압을 인가했을 때의 저항값을 R4로 표현했을 때에, R3와 R4가 R3≥R4를 만족하도록 가역적으로 저항값이 변화되는 제 2 상태가 존재하며,
    R1의 R2에 대한 비율인 R1/R2와, R3의 R4에 대한 비율인 R3/R4가 R1/R2>R3/R4인
    비휘발성 기억 소자.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 산소 부족형 탄탈 산화물층을 TaOx로 표현했을 때, 0.8≤x≤1.9를 만족하는 비휘발성 기억 소자.
  8. 제 1 항에 있어서,
    상기 산소 부족형 탄탈 산화물층은 그 두께 방향에 있어서, 제 1 산소 부족형 탄탈 산화물을 포함하는 제 1 영역과, 상기 제 1 산소 부족형 탄탈 산화물보다 산소 함유율이 높은 제 2 산소 부족형 탄탈 산화물을 포함하는 제 2 영역을 갖고 있는 비휘발성 기억 소자.
  9. 제 8 항에 있어서,
    상기 산소 부족형 탄탈 산화물층은 적어도, 상기 제 1 영역으로서의 제 1 산소 부족형 탄탈 산화물층과, 상기 제 2 영역으로서의 제 2 산소 부족형 탄탈 산화물층이 적층되어 구성되어 있는 비휘발성 기억 소자.
  10. 제 8 항에 있어서,
    상기 제 2 전극은, 탄탈의 표준 전극 전위 및 상기 제 1 전극을 구성하는 재료의 표준 전극 전위보다 높은 표준 전극 전위를 갖는 재료로 구성되어 있고, 상기 제 2 영역은 상기 제 1 영역과 상기 제 2 전극 사이에 위치하고 있는 비휘발성 기억 소자.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 산소 부족형 탄탈 산화물을 TaOx로 표현했을 때, 0.8≤x≤1.9를 만족하는 비휘발성 기억 소자.
  12. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 2 산소 부족형 탄탈 산화물을 TaOy로 표현했을 때, 2.1≤y<2.5를 만족하는 비휘발성 기억 소자.
  13. 제 9 항에 있어서,
    상기 제 2 산소 부족형 탄탈 산화물층의 막 두께는 1㎚ 이상 8㎚ 이하인 비휘발성 기억 소자.
  14. 반도체 기판과, 상기 반도체 기판 위에 서로 평행하게 형성된 복수의 제 1 전극 배선과, 상기 복수의 제 1 전극 배선의 상방에 상기 반도체 기판의 주면(主面)에 평행한 면 내에서 서로 평행하고 또한, 상기 복수의 제 1 전극 배선에 입체 교차하도록 형성된 복수의 제 2 전극 배선과, 상기 복수의 제 1 전극 배선과 상기 복수의 제 2 전극 배선의 입체 교차점에 대응해서 마련된 비휘발성 기억 소자를 구비하는 메모리 어레이를 구비하고,
    상기 제 1 전극 배선을 제 1 전극으로 하고, 상기 제 2 전극 배선을 제 2 전극으로 한 경우, 상기 비휘발성 기억 소자 각각은, 상기 제 1 전극과 상기 제 2 전극 사이에 개재되고, 양 전극 사이의 전압에 기초해서 가역적으로 저항값이 변화되는 저항 변화층을 구비하며,
    상기 저항 변화층은 산소 부족형 탄탈 산화물층으로 이루어지고, 상기 제 1 전극과 상기 제 2 전극이 서로 다른 원소로 이루어지는 재료에 의해서 구성되어 있고,
    상기 제 1 전극의 표준 전극 전위(V1)와, 탄탈의 표준 전극 전위(VTa)와, 상기 제 2 전극의 표준 전극 전위(V2)가, V1<V2이고 VTa<V2로 되는 관계를 만족하는
    비휘발성 반도체 장치.
  15. 반도체 기판과, 상기 반도체 기판 위에 서로 평행하게 형성된 복수의 제 1 전극 배선과, 상기 복수의 제 1 전극 배선의 상방에 상기 반도체 기판의 주면에 평행한 면 내에서 서로 평행하고 또한, 상기 복수의 제 1 전극 배선에 입체 교차하도록 형성된 복수의 제 2 전극 배선과, 상기 복수의 제 1 전극 배선과 상기 복수의 제 2 전극 배선의 입체 교차점에 대응해서 마련된 비휘발성 기억 소자를 구비하는 메모리 어레이를 구비하고,
    상기 비휘발성 기억 소자 각각은, 상기 제 1 전극 배선과 접속되는 제 1 전극과, 상기 제 2 전극 배선과 접속되는 제 2 전극과, 상기 제 1 전극과 상기 제 2 전극 사이에 개재되고, 양 전극 사이의 전압에 기초해서 가역적으로 저항값이 변화되는 저항 변화층을 구비하며,
    상기 저항 변화층은 산소 부족형 탄탈 산화물층으로 이루어지고, 상기 제 1 전극과 상기 제 2 전극이 서로 다른 원소로 이루어지는 재료에 의해서 구성되어 있고,
    상기 제 1 전극의 표준 전극 전위(V1)와, 탄탈의 표준 전극 전위(VTa)와, 상기 제 2 전극의 표준 전극 전위(V2)가, V1<V2이고 VTa<V2로 되는 관계를 만족하는
    비휘발성 반도체 장치.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 비휘발성 기억 소자 각각은 상기 제 1 전극과 상기 제 2 전극 사이에 전류 억제 소자를 구비하고 있고,
    상기 전류 억제 소자는 상기 저항 변화층과 전기적으로 접속되어 있는
    비휘발성 반도체 장치.
  17. 제 14 항 또는 제 15 항에 있어서,
    상기 메모리 어레이는 복수 적층되어 이루어지는 다층화 메모리 어레이를 구비하는 비휘발성 반도체 장치.
  18. 반도체 기판과, 상기 반도체 기판 상에 형성된, 서로 교차하도록 배열된 복수의 워드선 및 복수의 비트선, 상기 복수의 워드선 및 복수의 비트선의 교점에 대응하여 각각 마련된 복수의 트랜지스터 및 상기 복수의 트랜지스터에 대응해서 마련된 복수의 비휘발성 기억 소자를 구비하고,
    상기 비휘발성 기억 소자 각각은 제 1 전극과, 제 2 전극과, 상기 제 1 전극과 상기 제 2 전극 사이에 개재되며, 대응해서 마련되어 있는 상기 트랜지스터를 통해서 상기 제 1 전극 및 상기 제 2 전극 사이에 인가되는 전기적 신호에 기초해서 가역적으로 저항값이 변화되는 저항 변화층을 구비하고,
    상기 저항 변화층은 산소 부족형 탄탈 산화물층으로 이루어지고, 상기 제 1 전극과 상기 제 2 전극은 서로 다른 원소로 이루어지는 재료에 의해서 구성되어 있고,
    상기 제 1 전극의 표준 전극 전위(V1)와, 탄탈의 표준 전극 전위(VTa)와, 상기 제 2 전극의 표준 전극 전위(V2)가, V1<V2이고 VTa<V2로 되는 관계를 만족하는
    비휘발성 반도체 장치.
  19. 반도체 기판과, 상기 반도체 기판상에 형성된, 소정의 연산을 실행하는 논리 회로 및 프로그램 기능을 갖는 비휘발성 기억 소자를 구비하고,
    상기 비휘발성 기억 소자는 제 1 전극과, 제 2 전극과, 상기 제 1 전극과 상기 제 2 전극 사이에 개재되어, 양 전극 사이의 전압에 기초해서 가역적으로 저항값이 변화되는 저항 변화층을 구비하며,
    상기 저항 변화층은 산소 부족형 탄탈 산화물층으로 이루어지고, 상기 제 1 전극과 상기 제 2 전극은 서로 다른 원소로 이루어지는 재료에 의해서 구성되어 있고,
    상기 제 1 전극의 표준 전극 전위(V1)와, 탄탈의 표준 전극 전위(VTa)와, 상기 제 2 전극의 표준 전극 전위(V2)가, V1<V2이고 VTa<V2로 되는 관계를 만족하는
    비휘발성 반도체 장치.
  20. 제 19 항에 있어서,
    청구항 14, 15 또는 18에 기재된 비휘발성 반도체 장치를 더 구비한 비휘발성 반도체 장치.
  21. 제 14 항, 제 15 항, 제 18 항 또는 제 19 항 중 어느 한 항에 있어서,
    상기 제 1 전극의 표준 전극 전위(V1)와 탄탈의 표준 전극 전위(VTa)의 차이인 V1-VTa와, 상기 제 2 전극의 표준 전극 전위(V2)와 탄탈의 표준 전극 전위(VTa)의 차이인 V2-VTa가, 0<V1-VTa<V2-VTa로 되는 관계를 만족하는
    비휘발성 기억 소자.
  22. 제 14 항, 제 15 항, 제 18 항 또는 제 19 항 중 어느 한 항에 있어서,
    상기 제 1 전극의 표준 전극 전위(V1)와 탄탈의 표준 전극 전위(VTa)의 차이인 V1-VTa와, 상기 제 2 전극의 표준 전극 전위(V2)와 탄탈의 표준 전극 전위(VTa)의 차이인 V2-VTa가, V1-VTa≤0<V2-VTa로 되는 관계를 만족하는
    비휘발성 기억 소자.
KR1020107008469A 2007-10-15 2008-03-31 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치 KR101060793B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007267583 2007-10-15
JPJP-P-2007-267583 2007-10-15
PCT/JP2008/000827 WO2009050833A1 (ja) 2007-10-15 2008-03-31 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Publications (2)

Publication Number Publication Date
KR20100061556A KR20100061556A (ko) 2010-06-07
KR101060793B1 true KR101060793B1 (ko) 2011-08-30

Family

ID=40567124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107008469A KR101060793B1 (ko) 2007-10-15 2008-03-31 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치

Country Status (6)

Country Link
US (1) US8338816B2 (ko)
EP (1) EP2209139B1 (ko)
JP (2) JP4545823B2 (ko)
KR (1) KR101060793B1 (ko)
CN (1) CN101828262B (ko)
WO (1) WO2009050833A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490429B1 (ko) * 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
US20100188884A1 (en) * 2008-05-08 2010-07-29 Satoru Mitani Nonvolatile memory element, nonvolatile memory apparatus, and method of writing data to nonvolatile memory element
US8179713B2 (en) 2008-06-03 2012-05-15 Panasonic Corporation Nonvolatile memory element, nonvolatile memory device, and nonvolatile semiconductor device
WO2010021134A1 (ja) * 2008-08-20 2010-02-25 パナソニック株式会社 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法
CN101878507B (zh) 2008-09-30 2013-10-23 松下电器产业株式会社 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置
JP4795485B2 (ja) * 2008-12-05 2011-10-19 パナソニック株式会社 不揮発性記憶素子及びその製造方法
JP4628501B2 (ja) 2009-03-25 2011-02-09 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置
US8441837B2 (en) * 2009-04-15 2013-05-14 Panasonic Corporation Variable resistance nonvolatile memory device
EP2259267B1 (en) * 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
US8395925B2 (en) 2009-06-08 2013-03-12 Panasonic Corporation Forming method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
CN102099863B (zh) 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法及电阻变化型非易失性存储装置
WO2011007538A1 (ja) * 2009-07-13 2011-01-20 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
JP4703789B2 (ja) 2009-07-28 2011-06-15 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその書き込み方法
JPWO2011052239A1 (ja) * 2009-11-02 2013-03-14 パナソニック株式会社 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法
WO2011064967A1 (ja) 2009-11-30 2011-06-03 パナソニック株式会社 不揮発性記憶素子及びその製造方法、並びに不揮発性記憶装置
WO2011121970A1 (ja) 2010-03-30 2011-10-06 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
US8592798B2 (en) 2010-04-21 2013-11-26 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
KR20120010050A (ko) * 2010-07-23 2012-02-02 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
JP4972238B2 (ja) 2010-09-28 2012-07-11 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法
JP5161946B2 (ja) * 2010-09-30 2013-03-13 シャープ株式会社 不揮発性半導体記憶装置
EP2626902B1 (en) 2010-10-08 2016-05-04 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile storage element and method for manufacturing same
US8502185B2 (en) * 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
CN102714493B (zh) * 2011-01-20 2015-05-06 松下电器产业株式会社 非易失性闩锁电路及非易失性触发电路
JP5270046B2 (ja) * 2011-01-20 2013-08-21 パナソニック株式会社 抵抗変化素子およびその製造方法
US8619466B2 (en) 2011-02-07 2013-12-31 Panasonic Corporation Nonvolatile latch circuit, nonvolatile flip-flop circuit, and nonvolatile signal processing device
US8330139B2 (en) 2011-03-25 2012-12-11 Micron Technology, Inc. Multi-level memory cell
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
US8592795B2 (en) 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
CN103052991B (zh) 2011-08-11 2015-01-07 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法
US8792268B2 (en) 2011-11-22 2014-07-29 Panasonic Corporation Nonvolatile latch circuit, nonvolatile flip-flop circuit, and nonvolatile signal processing device
JP5271460B1 (ja) 2011-11-29 2013-08-21 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその書き込み方法
WO2013080499A1 (ja) 2011-12-02 2013-06-06 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US8552413B2 (en) * 2012-02-07 2013-10-08 Intermolecular, Inc. Nonvolatile memory device using a tunnel nitride as a current limiter element
US8569104B2 (en) * 2012-02-07 2013-10-29 Intermolecular, Inc. Transition metal oxide bilayers
WO2013140754A1 (ja) 2012-03-23 2013-09-26 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
KR101607820B1 (ko) * 2012-09-05 2016-03-30 가부시키가이샤 아루박 저항 변화 소자 및 그 제조 방법
JP5650855B2 (ja) 2013-02-08 2015-01-07 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置
JP2014211937A (ja) 2013-04-03 2014-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP6251885B2 (ja) 2013-04-26 2017-12-27 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶装置およびその書き込み方法
US9257431B2 (en) * 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
US9947380B2 (en) 2016-03-11 2018-04-17 Toshiba Memory Corporation Adjustable read reference voltage to reduce errors in memory devices
CN110574234B (zh) 2017-04-27 2022-06-10 Ａｇｃ株式会社 天线和mimo天线
KR101922049B1 (ko) * 2018-01-25 2019-02-20 재단법인 대구경북과학기술원 인공 시냅스 소자 및 이의 제조방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334672B2 (ja) * 1999-02-03 2002-10-15 日本電気株式会社 半導体装置の製造方法及びキャパシタの製造方法
AU1887000A (en) 1999-02-17 2000-09-04 International Business Machines Corporation Microelectronic device for storing information and method thereof
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US6927120B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Method for forming an asymmetric crystalline structure memory cell
JP4220309B2 (ja) 2003-05-30 2009-02-04 株式会社東芝 蒸気タービン
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP4830275B2 (ja) 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
JP4848633B2 (ja) * 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
JP2006203098A (ja) * 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
JP5049483B2 (ja) * 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
WO2006114904A1 (en) * 2005-04-22 2006-11-02 Matsushita Electric Industrial Co., Ltd. Non volatile memory cell and semiconductor memory device
JP2006319028A (ja) * 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP4575837B2 (ja) 2005-05-19 2010-11-04 シャープ株式会社 不揮発性記憶素子及びその製造方法
KR100960208B1 (ko) * 2005-07-29 2010-05-27 후지쯔 가부시끼가이샤 저항 기억 소자 및 불휘발성 반도체 기억 장치
JP2007088349A (ja) 2005-09-26 2007-04-05 Fujitsu Ltd 不揮発性半導体記憶装置及びその書き込み方法
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
JP2007193878A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd メモリ装置，および電気素子の再生電圧極性決定方法
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
US8558211B2 (en) * 2006-03-30 2013-10-15 Nec Corporation Switching element and method for manufacturing switching element
JPWO2007138646A1 (ja) * 2006-05-25 2009-10-01 株式会社日立製作所 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
US9236381B2 (en) * 2006-11-17 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory apparatus, nonvolatile semiconductor apparatus, and method of manufacturing nonvolatile memory element
US7586773B2 (en) * 2007-03-27 2009-09-08 Sandisk 3D Llc Large array of upward pointing p-i-n diodes having large and uniform current

Also Published As

Publication number Publication date
JP5237993B2 (ja) 2013-07-17
EP2209139A4 (en) 2012-06-27
WO2009050833A1 (ja) 2009-04-23
JP4545823B2 (ja) 2010-09-15
JP2010287895A (ja) 2010-12-24
CN101828262A (zh) 2010-09-08
JPWO2009050833A1 (ja) 2011-02-24
EP2209139B1 (en) 2014-12-17
KR20100061556A (ko) 2010-06-07
US8338816B2 (en) 2012-12-25
CN101828262B (zh) 2012-06-06
EP2209139A1 (en) 2010-07-21
US20100207094A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
KR101060793B1 (ko) 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치
JP4469023B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4253038B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4555397B2 (ja) 抵抗変化型不揮発性記憶装置
JP5589054B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
WO2010064446A1 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP4299882B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010021381A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2013061559A1 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP2010287582A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4757360B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JPWO2011052239A1 (ja) 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法
CN113228254A (zh) 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 8