CN103052991B - 电阻变化型非易失性存储元件的写入方法 - Google Patents

电阻变化型非易失性存储元件的写入方法 Download PDF

Info

Publication number
CN103052991B
CN103052991B CN201280001689.9A CN201280001689A CN103052991B CN 103052991 B CN103052991 B CN 103052991B CN 201280001689 A CN201280001689 A CN 201280001689A CN 103052991 B CN103052991 B CN 103052991B
Authority
CN
China
Prior art keywords
pulse
nonvolatile memory
resistance
electrode
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280001689.9A
Other languages
English (en)
Other versions
CN103052991A (zh
Inventor
河合贤
岛川一彦
加藤佳一
村冈俊作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN103052991A publication Critical patent/CN103052991A/zh
Application granted granted Critical
Publication of CN103052991B publication Critical patent/CN103052991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

公开了一种电阻变化型非易失性存储元件的写入方法，恢复电阻变化故障，确保动作窗口，使电阻变化动作能够稳定地持续。在电阻变化型非易失性存储元件中，发生了电阻变化故障的情况下，对所述电阻变化型非易失性存储元件至少施加1次由第1恢复电压脉冲（14）和第2恢复电压脉冲（15）这两个脉冲构成的恢复电压脉冲，所述第1恢复电压脉冲（14）是振幅比通常的高电阻化电压脉冲及低电阻化电压脉冲大的高电阻化电压脉冲，所述第2恢复电压脉冲（15）后续于第1恢复电压脉冲（14），是低电阻化电压脉冲。

Description

电阻变化型非易失性存储元件的写入方法
技术领域
本发明涉及用于使电阻变化型非易失性存储元件的电阻变化稳定地持续的写入方法，该电阻变化型非易失性存储元件的电阻值基于电信号而可逆地变化。
背景技术
近年来，具有使用电阻变化型非易失性存储元件（以下简称为“电阻变化元件”）构成的存储器单元的电阻变化型非易失性存储装置（以下简称为“非易失性存储装置”）得到了研究开发。电阻变化元件是指，具有电阻值随电信号可逆地变化的性质、并且能够将与该电阻值对应的数据非易失地存储的元件。
作为使用电阻变化元件的非易失性存储装置，通常已知如下的非易失性存储装置：在相互正交地配置的位线和字线的交点附近的位置，将串联连接了MOS晶体管和电阻变化元件的所谓1T1R型的存储器单元以矩阵状阵列配置。在1T1R型中，2端子的电阻变化元件的一端与位线或源线连接，另一端与晶体管的漏极或源极连接。晶体管的栅极与字线连接。晶体管的另一端与未连接电阻变化元件的一端的源线或位线连接。源线与位线或字线平行地配置。
此外，作为其他存储器单元构成，通常还已知如下的非易失性存储装置：在相互正交地配置的位线和字线的交点的位置，将串联连接了二极管和电阻变化元件的所谓1D1R型的交叉点存储器单元以矩阵状阵列配置。
以下说明代表性的以往的电阻变化元件。
在非专利文献1中，公开了由1T1R型存储器单元构成的非易失性存储器，该1T1R型存储器单元将过渡金属氧化物作为电阻变化元件使用。并且公开了如下内容：过渡金属氧化物薄膜通常是绝缘体，为了使过渡金属氧化物薄膜的电阻值能够通过电脉冲的施加而变化，需要进行成形（forming）处理，形成能够切换高电阻状态和低电阻状态的导电通路。
图13是表示非专利文献1中示出的成形电压（V_form）对过渡金属氧化物的膜厚（TMO Thickness）的依存性的特性图。作为过渡金属氧化物，示出了NiO、TiO2、HfO2、ZrO2这4种的特性，所需要的成形电压依存于过渡金属氧化物的种类，过渡金属氧化物膜厚越厚则越高。因此，为了降低成形电压，优选为选择NiO这样的过渡金属氧化物，并使过渡金属氧化物膜厚薄膜化。
在专利文献1中，公开了由离子传导型电阻变化元件构成的非易失性存储器，该离子传导型电阻变化元件由绝缘体膜（非晶态Gd2O3）和导体膜（CuTe）构成。
图14是专利文献1中示出的可变电阻元件的截面的示意图。
可变电阻元件5是在两个电极1、2之间具有导体膜3和绝缘体膜4的层叠构造的构成。在此，作为导体膜3所使用的材料，例如公开了包含从Cu、Ag、Zn中选择的1个以上的金属元素的金属膜、合金膜（例如CuTe合金膜）、金属化合物膜等，此外，作为绝缘体膜4的材料，例如公开了非晶态Gd2O3和SiO2等绝缘体。
关于向图14所示的可变电阻元件5的写入，若施加使电极1的电位低于电极2的电位的电压，则金属元素的离子被吸引到电极2上，并进入绝缘体膜4内。然后，离子到达电极2后，上下的电极1、2之间导通而低电阻化（LR化）。这样，进行向可变电阻元件5的数据的写入（LR化）。相反，若施加使电极1的电位低于电极2的电位的电压，则金属元素离子化并被吸引到电极1上，从绝缘体膜4脱离，所以上下的电极1、2间的绝缘性增大，从而高电阻化（HR化）。这样，进行向可变电阻元件5的数据的擦除（HR化）。
图15（a）、图15（b）是在进行1次数据记录时，对可变电阻元件5施加的电压脉冲的波形图。
图15（a）是进行写入（“1”数据的记录）时的脉冲波形，首先，作为逆极性的电压脉冲而施加擦除电压脉冲PE，然后，施加与应记录的信息对应的极性的电压脉冲PW。即，通过两个电压脉冲PE、PW的组，构成进行“1”信息的记录的电压脉冲P1。
图15（b）是进行擦除（“0”数据的记录）时的脉冲波形，首先，作为逆极性的电压脉冲而施加写入电压脉冲PW，然后，施加与应记录的信息对应的极性的电压脉冲PE。即，通过两个电压脉冲PW、PE的组，构成进行“0”信息的记录的电压脉冲P0。
使用图15（a）、图15（b）所示的电压脉冲P1、P0来对可变电阻元件5进行数据的记录，从而将相同极性的电压脉冲PW或PE连续的次数限制为2次以下。由此，能够抑制多次连续施加同一极性的电压脉冲PW或PE所导致的可变电阻元件5的电阻值的变化（从LR状态向高电阻方向变动、从HR状态向低电阻方向变动），提高重写寿命。
在先技术文献
专利文献
专利文献1：特开2007-4935号公报（图1、图2）
专利文献2：国际公开第2008/149484号
专利文献3：国际公开第2009/050833号
非专利文献
非专利文献1：I.G.Baek et al.，IEDM2004，p.587（Fig.5（b））
发明的概要
发明所要解决的课题
在此，对背景技术中公开的内容进行归纳，在非专利文献1中，几种过渡金属氧化物通过电脉冲的施加而表现出可逆且非易失性的电阻变化现象，并且，为了设为能够发生该电阻变化现象的状态，需要预先施加绝对值比成为该状态之后为了发生可逆的电阻变化而施加的电压更大的电压。在本说明书中统一地将施加样的电压的动作称为初始击穿（break），将在初始击穿中施加的电压称为初始击穿电压。
在非专利文献1中公开了，初始击穿的机理能够通过如下模型来说明，该模型为，针对处于与初始绝缘状态接近的非常高电阻的状态的过渡金属氧化物，形成能够进行可逆的电阻变化的导电通路。
在专利文献1中公开了如下的数据记录方法：对可变电阻元件施加与应记录的信息对应的一方的极性的电压之前，通过对可变电阻元件施加另一方的极性的电压，提高可变电阻元件的重写寿命。
并且，通过将该电阻变化元件用作存储器单元，与例如闪存器等通常已知的非易失性存储器相比，期待能够构成高速的存储器。
但是，在上述的使用可变电阻元件的存储器单元中存在如下问题：若交替施加高电阻化电压脉冲（1次）和低电阻化电压脉冲（1次），则虽然在重写初始稳定地进行电阻变化动作，但是随着重写次数增加，电阻变化状态变得不稳定。
发明内容
本发明是为了解决上述课题而做出的，其目的在于，提供一种电阻变化型非易失性存储元件的写入方法，改善以往发生的不稳定的电阻变化现象，确保动作窗口，能够使电阻变化动作稳定地持续。
解决课题所采用的手段
为了解决上述课题，本发明的电阻变化型非易失性存储元件的写入方法的1个方式，通过对电阻变化型非易失性存储元件施加电压脉冲，使所述电阻变化型非易失性存储元件的电阻状态可逆地变化，所述电阻变化型非易失性存储元件具有：第1电极、第2电极、所述第1电极及所述第2电极所夹的缺氧型的过渡金属氧化物层，所述过渡金属氧化物层包括：第1过渡金属氧化物层，与所述第1电极相接；以及第2过渡金属氧化物层，与所述第2电极相接，并且具有比所述第1过渡金属氧化物层的缺氧度小的缺氧度；所述电阻变化型非易失性存储元件具有如下特性：制造后在所述第1电极和所述第2电极之间施加具有规定的振幅的初始击穿电压脉冲之后，在以所述第1电极为基准而对所述第2电极施加赋予负的电位的低电阻化电压脉冲时迁移到低电阻状态，在以所述第1电极为基准而对所述第2电极施加赋予正的电位的高电阻化电压脉冲时迁移到电阻值比所述低电阻状态高的高电阻状态，所述写入方法为，在对所述电阻变化型非易失性存储元件施加所述低电阻化电压脉冲时，在所述电阻变化型非易失性存储元件的电阻状态无法迁移到所述低电阻状态，而停留在所述高电阻状态的情况下，对所述电阻变化型非易失性存储元件施加至少1次由第1恢复电压脉冲和第2恢复电压脉冲这两个脉冲构成的恢复电压脉冲，所述第1恢复电压脉冲具有比所述高电阻化电压脉冲的振幅大的振幅，并且以所述第1电极为基准而对所述第2电极赋予正的电位，第2恢复电压脉冲后续于该第1恢复电压脉冲，以所述第1电极而为基准对所述第2电极赋予负的电位。
此外，也可以是，在所述电阻变化型非易失性存储元件的写入方法中，判定通过所述第2恢复电压脉冲施加，所述电阻变化型非易失性存储元件的电阻状态是否迁移到了所述低电阻状态，重复所述恢复电压脉冲的施加及所述判定，直到所述电阻变化型非易失性存储元件的电阻状态达到所述低电阻状态。
此外，也可以是，在所述电阻变化型非易失性存储元件的写入方法中，即使将所述恢复电压脉冲的施加及所述判定重复了规定次数，所述电阻变化型非易失性存储元件的电阻状态也不迁移到所述低电阻状态的情况下，对所述电阻变化型非易失性存储元件至少施加1次具有比所述第1恢复电压脉冲的振幅大的振幅的第1再击穿电压脉冲。
此外，也可以是，在所述电阻变化型非易失性存储元件的写入方法中，即使将所述恢复电压脉冲的施加及所述判定重复了规定次数，所述电阻变化型非易失性存储元件的电阻状态也不迁移到所述低电阻状态的情况下，对所述电阻变化型非易失性存储元件至少施加1次由第1再击穿电压脉冲和第2再击穿电压脉冲这两个脉冲构成的击穿电压脉冲，所述第1再击穿电压脉冲具有比所述第1恢复电压脉冲的振幅大的振幅，所述第2再击穿电压脉冲后续于该第1再击穿电压脉冲，以所述第1电极为基准而对所述第2电极赋予负的电位。
此外，也可以是，在所述电阻变化型非易失性存储元件的写入方法中，所述第2恢复电压脉冲的振幅为所述低电阻化电压脉冲的振幅以下。
此外，也可以是，在所述电阻变化型非易失性存储元件的写入方法中，所述第1恢复电压脉冲的脉冲宽度比所述第2恢复电压脉冲的脉冲宽度长。
此外，也可以是，在应用了所述写入方法的电阻变化型非易失性存储元件中，所述第1过渡金属氧化物层是具有以TaOx表示的组成的层，所述第2过渡金属氧化物层是具有以TaOy（其中x＜y）表示的组成的层。
本发明不仅能够作为这样的电阻变化型非易失性存储元件的写入方法来实现，也能够作为具备执行这样的写入方法的驱动电路的电阻变化型非易失性存储装置来实现。
发明效果
根据本发明的电阻变化型非易失性存储元件的写入方法，即使重写次数增加，也能够确保合适的动作窗口，能够大幅提高非易失性存储装置的可靠性。
附图说明
图1中图1（a）是交替地实施本发明的高电阻（HR）化电压脉冲（1脉冲）施加和低电阻（LR）化电压脉冲（1脉冲）施加的情况的脉冲波形的示意图，图1（b）是交替施加图1（a）所示的高电阻化电压脉冲和低电阻化电压脉冲的情况的通常的电阻变化特性图，图1（c）是发生高电阻附着故障的情况的异常的电阻变化特性图。
图2中图2（a）是交替地实施本发明的高电阻（HR）化电压脉冲施加和低电阻（LR）化电压脉冲施加的情况的脉冲波形的示意图，图2（b）是从图2（a）所示的交替施加高电阻化电压脉冲和低电阻化电压脉冲的情况的高电阻状态（HR）附着的恢复特性图，图2（c）是从高电阻附着故障恢复后的通常的电阻变化特性图。
图3中图3（a）和图3（b）是通过本发明的恢复电压脉冲施加进行的高电阻附着故障恢复的推定机理说明图。
图4中图4（a）是本发明的比较例中交替地实施电压不足的第1恢复电压脉冲施加和第2恢复电压脉冲施加的情况的脉冲波形的示意图，图4（b）是本发明的比较例中仅连续地施加第2恢复电压脉冲的情况的脉冲波形的示意图，图4（c）是本发明的比较例中仅连续地施加第1恢复电压脉冲的情况的脉冲波形的示意图。
图5中图5（a）是交替地实施本发明的高电阻（HR）化电压脉冲施加和低电阻（LR）化电压脉冲施加的情况的脉冲波形的示意图，图5（b）是从图5（a）所示的交替施加高电阻化电压脉冲和低电阻化电压脉冲的情况的高电阻状态（HR）附着的恢复特性图，图5（c）是从高电阻附着故障恢复后的通常脉冲电阻变化特性图。
图6中图6（a）～图6（c）是通过本发明的再击穿进行的高电阻附着故障恢复的推定机理说明图。
图7是本发明的实施方式的电阻变化型非易失性存储装置的构成图。
图8是表示本发明的实施方式的读出放大器的构成的一例的电路图。
图9是用于说明本发明的实施方式的读出放大器判定电平的图。
图10是用于说明本发明的实施方式的各动作中的设定电压的图。
图11中图11（a）～图11（c）是本发明的实施方式的电阻变化型非易失性存储装置的动作定时说明图。
图12是本发明的实施方式的电阻变化型非易失性存储装置中的高电阻附着恢复低电阻化写入流程图。
图13是表示以往的电阻变化型非易失性存储元件中的成形电压的过渡金属氧化物膜厚依存性的特性图。
图14是以往的可变电阻元件的截面的示意图。
图15中图15（a）是进行以往的写入的情况的脉冲波形图，图15（b）是进行以往的擦除的情况的脉冲波形图。
图16是表示使用以往的电阻变化元件的1T1R型存储器单元的构成的示意图。
具体实施方式
（本发明的基础知识）
本申请发明人们作为电阻变化型非易失性存储装置之一，对使用过渡金属之一的钽（Ta）、并由其缺氧型的氧化物（氧化钽）的电阻变化层和开关元件构成存储器单元的电阻变化型非易失性存储装置进行了研究。
在此，缺氧型的氧化物是指氧元素不足化学计量的组成的氧化物。
以下说明想到本发明为止的知识和以往技术的课题，但是，作为其准备，首先说明对于以缺氧型的Ta氧化物（TaOx，0＜x＜2.5）为电阻变化层的电阻变化元件，通过实验得到的若干特性。另外，这些详细内容在背景技术的项目中记述的专利文献2、专利文献3中公开。
图16是表示使用以往的电阻变化元件的1T1R型存储器单元的构成（1位量的构成）的示意图，如图16所示，1T1R型存储器单元通常由NMOS晶体管104和电阻变化元件100构成。
如图16所示，电阻变化元件100将下部电极100a、电阻变化层100b及上部电极100c层叠构成，上述电阻变化层100b将由缺氧型的Ta氧化物构成的低电阻的第1钽氧化物层（TaOx，0＜x＜2.5）100b-1和高电阻的第2钽氧化物层（TaOy，x＜y）100b-2层叠而成。从下部电极100a引出下部电极端子105，从上部电极100c引出上部电极端子102。
此外，作为选择晶体管（即开关元件的一例）的NMOS晶体管104具备栅极端子103。电阻变化元件100的下部电极端子105和NMOS晶体管104的源极或漏极（N＋扩散）区域串联连接，未与电阻变化元件100连接的另一方的漏极或源极（N＋扩散）区域作为下部电极端子101引出，基板端子与接地电位连接。在此，将高电阻的第2钽氧化物层100b-2配置在与NMOS晶体管104相反侧的上部电极端子102侧。
在此，作为上部电极100c的材料，如作为相关专利的上述专利文献3所公开的那样，例如可以使用Pt（铂）、Ir（铱）、Pd（钯）、Ag（银）、Ni（镍）、W（钨）、Cu（铜）等。
在专利文献3中公开了如下内容：电阻变化层100b与上部电极100c的界面附近的电阻变化，在由标准电极电位比作为电阻变化层100b的构成元素的Ta高的电极材料构成上部电极100c的情况下容易发生，在由标准电极电位比Ta低的电极材料构成上部电极100c的情况下不易发生，此外，构成上部电极100c的电极材料和构成电阻变化层100b的金属的标准电极电位的差越大，则越容易发生电阻变化，随着差变小，电阻变化变得不易发生。
另外，一般来说标准电极电位是氧化的容易程度的一个指标，若该值较大则不易氧化，若较小则容易氧化。特别地，将标准电极电位较高的Pt、Ir用于电极的情况下，能够得到良好的电阻变化动作，是优选的。
此外，在图16所示的存储器单元中，以上部电极端子102为基准而对下部电极端子101施加规定电压（例如第1阈值电压）以上的电压（低电阻化电压脉冲）的情况下，在上部电极100c界面附近发生还原，电阻变化元件100向低电阻状态迁移，另一方面，以下部电极端子101为基准而对上部电极端子102施加其他规定电压（例如第2阈值电压）以上的电压（HR化电压脉冲）的情况下，在上部电极100c界面附近发生氧化，电阻变化元件100向高电阻状态迁移。在此，将低电阻化电压脉冲的施加方向定义为负电压方向，将高电阻化电压脉冲的施加方向定义为正电压方向。
首先，对于图16所示的使用由电阻变化元件100构成的1T1R型存储器单元示出电阻变化特性，并说明其课题，在该电阻变化元件100中，上部电极100c为Ir（铱），下部电极100a为TaN（氮化钽），电阻变化层由第1钽氧化物层100b-1（TaOx，0＜x＜2.5）及第2钽氧化物层100b-2（TaOy，x＜y）构成。
在此，实验所使用的样本的电阻变化层100b的面积为0.25μm2（＝0.5μm×0.5μm），具有与下部电极100a相接的第1钽氧化物层100b-1（TaOx：x＝1.54，膜厚：30nm）及与上部电极100c相接的第2钽氧化物层100b-2（TaOy：y＝2.47，膜厚：6.5nm）。作为开关元件的NMOS晶体管104为，栅极宽度W：0.44μm、栅极长度L：0.18μm、栅极绝缘膜的膜厚Tox：3.5nm。
第2钽氧化物层100b-2（TaOy）在上部电极100c制造工序之前，在通过溅射法成膜的第1钽氧化物层100b-1（TaOx）上通过溅射法成膜，与第1钽氧化物层100b-1（TaOx）相比缺氧度较小，即电阻值非常高的（＞1MΩ）构造，为了进行电阻变化动作，需要最初施加规定时间的初始击穿电压，在第2钽氧化物层100b-2中形成导电通路。
缺氧度是指，在各个过渡金属中，相对于构成其化学计量的组成的氧化物的氧的量而不足的氧的比例。例如，过渡金属为钽（Ta）的情况下，化学计量的氧化物的组成为Ta2O5，所以能够表现为TaO2.5。TaO2.5的缺氧度为0%。例如TaO1.5的组成的缺氧型的钽氧化物的缺氧度为：缺氧度＝（2.5－1.5）/2.5＝40%。此外，Ta2O5的氧含有率为氧在总原子数中所占的比率（O/（Ta＋O）），为71.4atm%。因此，缺氧型的钽氧化物的氧含有率大于0且小于71.4atm%。
构成电阻变化层100b的金属也可以使用钽以外的过渡金属。作为过渡金属，可以使用钽（Ta）、钛（Ti）、铪（Hf）、锆（Zr）、铌（Nb）、钨（W）等。过渡金属能够取多种氧化状态，所以能够通过氧化还原反应来实现不同的电阻状态。
例如，使用铪氧化物的情况下，将第1铪氧化物层100b-1的组成设为HfOx时，x为0.9以上且1.6以下，并且将第2铪氧化物层100b-2的组成设为HfOy时，y比x的值大的情况下，确认到了使电阻变化层100b的电阻值稳定地高速变化。这种情况下，第2铪氧化物层100b-2的膜厚优选为3～4nm。
此外，使用锆氧化物的情况下，将第1锆氧化物层100b-1的组成设为ZrOx时，x为0.9以上且1.4以下，并且将第2锆氧化物层100b-2的组成设为ZrOy时，y比x的值大的情况下，确认到了能够使电阻变化层100b的电阻值稳定地高速变化。这种情况下，第2锆氧化物层100b-2的膜厚优选为1～5nm。
另外，构成第1过渡金属氧化物层100b-1的第1过渡金属和构成第2过渡金属氧化物层100b-2的第2过渡金属可以使用不同的过渡金属。这种情况下，优选为第2过渡金属氧化物层100b-2与第1过渡金属氧化物层100b-1相比缺氧度较小，即电阻较高。通过采用这样的构成，在电阻变化时对下部电极100a及上部电极100c之间施加的电压，更多的电压被分配给第2过渡金属氧化物层100b-2，能够使第2过渡金属氧化物层100b-2中发生的氧化还原反应更容易发生。
此外，所述第1过渡金属和所述第2过渡金属使用互不相同的材料的情况下，所述第2过渡金属的标准电极电位优选为比第1过渡金属的标准电极电位小。发生电阻变化现象的原因是，在形成于电阻较高的第2过渡金属氧化物层100b-2的微小的细丝（filament）（导电通路）中发生氧化还原反应，从而其电阻值变化。
例如，第1过渡金属氧化物层100b-1使用缺氧型的钽氧化物，第2过渡金属氧化物层100b-2使用钛氧化物（TiO2），由此，能够得到稳定的电阻变化动作。钛（标准电极电位＝－1.63eV）是标准电极电位比钽（标准电极电位＝－0.6eV）低的材料。标准电极电位的值越大，表现出越难氧化的特性。通过在第2过渡金属氧化物层100b-2中配置标准电极电位比构成第1过渡金属氧化物层100b-1的金属小的金属的氧化物，在第2过渡金属氧化物层100b-2中更容易发生氧化还原反应。
在上述各材料的层叠构造的电阻变化膜中发生电阻变化现象的原因是，在形成于电阻较高的第2过渡金属氧化物层100b-2中的微小的电阻变化区域（细丝）中发生氧化还原反应，从而其电阻值变化。
即，对第2过渡金属氧化物层100b-2侧的电极100c以下部电极100a为基准施加正的电压时，电阻变化膜106中的氧离子被吸引到第2过渡金属氧化物层100b-2侧，在形成于第2过渡金属氧化物层100b-2中的微小的细丝中发生氧化反应，微小的细丝的电阻增大。
相反，对第2过渡金属氧化物层100b-2侧的电极100c以下部电极100a为基准施加负的电压时，第2过渡金属氧化物层100b-2中的氧离子被推向第1过渡金属氧化物层100b-1侧，在形成于第2过渡金属氧化物层100b-2中的微小的细丝中发生还原反应，微小的细丝的电阻减小。
与缺氧度更小的第2过渡金属氧化物层100b-2连接的上部电极100c例如采用铂（Pt）、铱（Ir）等，与构成第2过渡金属氧化物层100b-2的过渡金属及构成下部电极100a的材料相比，由标准电极电位更高的材料构成。通过采用这样的构成，在上部电极100c和第2过渡金属氧化物层100b-2的界面附近的第2过渡金属氧化物层100b-2中，选择性地发生氧化还原反应，能够得到稳定的电阻变化现象。
对以上那样构成的电阻变化元件100进行驱动时，通过外部电源对下部电极100a和上部电极100c之间施加满足规定条件的电压。
关于使用这样构成的图16的电阻变化元件的1T1R型存储器单元，图1（b）表示对端子101和端子102之间交替地多次施加图1（a）所示的高电阻（HR）化电压脉冲10（VH）和低电阻（LR）化电压脉冲11（－VL）的情况的、通常的电阻变化特性的一例，此外，图1（c）表示发生高电阻（HR）状态的附着故障的情况的、异常的电阻变化特性的一例。
在此，在电压脉冲之后附记的记号表示该电压脉冲的电压值。以下，适当将电压脉冲的电压值同样地标记。此外，高电阻、低电阻等语句在不至产生不清楚的情况下，分别简记为高电阻、LR。此外，在图1（a）中，高电阻（HR）化电压脉冲10和低电阻（LR）化电压脉冲11分别简记为高电阻化、低电阻化。
将相对于端子101而对端子102施加正的电压的情况称为正的电压施加，将相反的情况称为负的电压施加。此外，对晶体管104的栅极端子103施加高电阻化电压脉冲10（VH）和低电阻化电压脉冲11（－VL）的双方时，例如施加绝对值与低电阻化电压脉冲11相等的正的栅极电压VL。
在此，对存储器单元的端子101和端子102之间施加高电阻化电压脉冲10（VH）时，对电阻变化元件100的两端基本直接施加VH。但是，对存储器单元的端子101和端子102之间施加低电阻化电压脉冲11（－VL）时，若设晶体管104的阈值为Vth，则对电阻变化元件100的两端施加的电压为－（VL－Vth），成为降低了晶体管104的阈值电压量的电压。这是因为，在施加低电阻化电压脉冲11（－VL）时，NMOS晶体管104成为源极跟随连接。
在图1（b）及图1（c）中，纵轴表示在图16的存储器单元中对栅极端子103施加正的栅极电压VG、对上部电极端子102施加正的Vread的读出电压（这时，对下部电极端子101施加接地电位）时的高电阻（HR）状态和低电阻（LR）状态的单元电流（对电阻变化元件100施加大致Vread），横轴是脉冲施加次数。这时，在Vread的施加时不发生电阻变化。
图1（b）及图1（c）表示，如图1（a）所示，作为高电阻化电压脉冲10而对端子101和端子102之间以规定的脉冲宽度施加正的电压VH、作为低电阻化电压脉冲11而对端子101和端子102之间以规定的脉冲宽度施加负的电压－VL的情况的电阻变化特性的一例。这时，对栅极端子103施加栅极电压VL。此外，VL＞VH。但是，在低电阻化时晶体管成为源极跟随连接，所以实际上对电阻变化元件施加的电压为，在高电阻化时施加的电压VH比在低电阻化时施加的电压VL－Vth大。
如图1（b）所示，在通常的电阻变化动作中，高电阻状态和LR状态的单元电流表示分别在较窄的范围内稳定的值。但是，如图1（c）所示，一旦在高电阻状态下发生附着故障（在某高电阻化电压脉冲的施加时保持高电阻状态，即使施加低电阻化电压脉冲也不发生电阻变化的现象），以后即使重复规定次数交替地施加图1（a）所示的通常的高电阻化电压脉冲10(VH)和低电阻化电压脉冲11(－VL)，也附着于高电阻状态而不恢复。
像这样产生附着于高电阻状态的故障的原因被推定为，对通过初始击穿形成的导电通路施加高电阻化电压脉冲时，氧离子偶然地比通常的高电阻状态时过剩存在，发现了如下课题：一旦发生附着于高电阻状态的故障，以通常的低电阻化电压脉冲施加无法容易地恢复，重写次数（重写寿命）变短。
本申请的发明人鉴于这种情况，对能够消除附着于高电阻状态的故障（也称为低电阻（LR）化恢复）的电阻变化型非易失性存储元件的写入方法进行了深入研究，结果发现，通过对电阻变化元件施加具有比通常重写电压的绝对值大的振幅的恢复电压脉冲，能够将导电通路中过剩存在的氧离子除去而使导电通路功能恢复，或者在过剩存在氧离子的导电通路以外新形成导电通路，以后通过新形成的导电通路来进行电阻变化动作，能够消除高电阻状态的附着故障。
以下，首先说明与从附着于高电阻状态的状态开始的低电阻（LR）化恢复有关的基础数据，然后说明本发明的实施方式。
（1）通过导电通路的功能恢复进行的低电阻化恢复
图2（b）表示对使用图16所示的电阻变化元件的1T1R型存储器单元的端子101和端子102之间反复交替地多次施加图2（a）所示的第1恢复电压脉冲14（Vrch）和第2恢复电压脉冲15（－Vrcl）的情况的、从高电阻（HR）附着状态开始的低电阻化恢复特性的一例，图2（c）表示从高电阻附着状态低电阻化恢复后的脉冲电阻变化特性的一例。在图2（a）中，第1恢复电压脉冲14和第2恢复电压脉冲15分别简记为第1恢复、第2恢复。
在此，Vrch＞VH，并且Vrch≥Vrcl。Vrcl只要是VL附近的电压即可，可以高于或低于VL。此外，对存储器单元的端子101和端子102之间施加第1恢复电压脉冲14（Vrch）时，对电阻变化元件100的两端基本直接施加Vrch。但是，对存储器单元的端子101和端子102之间施加第2恢复电压脉冲15（－Vrcl）时，若设晶体管104的阈值为Vth，则对电阻变化元件100的两端施加的电压为－（Vrcl－Vth），成为降低了晶体管104的阈值电压量的电压。
在图2（b）及图2（c）中，纵轴及横轴与图1（b）同样。
图2（b）表示，如图2（a）所示，对图1（c）中附着于高电阻状态的存储器单元交替地重复以规定的脉冲宽度施加第1恢复电压脉冲14（Vrch）、以规定的脉冲宽度施加第2恢复电压脉冲15（－Vrcl）的动作的情况的电阻变化特性的一例。Vrch是比通常的高电阻化电压VH高、并且不产生再次击穿的程度的电压（若设产生击穿的电压为Vbrh，则Vbrh＞Vrch＞VH）。这时，对栅极端子103施加栅极电压Vrch。
在此，将由第1恢复电压脉冲14及第2恢复电压脉冲15构成的电压脉冲组定义为恢复电压脉冲。另外，在此，第2恢复电压脉冲15的振幅和脉冲宽度都与图1（a）所示的通常的低电阻化电压脉冲11相等，但是第2恢复电压脉冲15的振幅可以比通常动作时的低电阻化电压脉冲11的振幅小，此外，第2恢复电压脉冲15的脉冲宽度也可以比通常动作时的低电阻化电压脉冲11的脉冲宽度小。
如图2（b）所示，从高电阻附着状态开始，通过对存储器单元重复数次恢复脉冲的施加，LR状态的单元电流增加，从高电阻附着状态恢复。然后，若对存储器单元以规定的脉冲宽度施加通常动作时的高电阻化电压脉冲10（VH）、以规定的脉冲宽度施加通常动作时的低电阻化电压脉冲11（－VL）（在此，VL＞VH，对晶体管的栅极端子103施加栅极电压VL）、并进行通常的电阻变化电压脉冲（与图1（a）相同条件）的交替施加，则如图2（c）所示，不会再次发生高电阻附着故障，能够稳定地进行电阻变化。
图3（a）、（b）是用于说明通过恢复电压脉冲施加而从高电阻状态附着故障恢复的推定机理的图。在图3中，对于与图16相同的构成要素，使用相同标记并省略说明。
图3（a）表示高电阻附着状态的电阻变化元件100，在形成于第2过渡金属氧化物层102b-2中的细丝113中，氧离子比通常的高电阻状态时过剩地存在，即使施加通常的低电阻化电压脉冲，细丝（导电通路）也不会低电阻化，不再发挥功能。
图3（b）以示意图表示在对发生了高电阻附着故障的电阻变化元件100反复施加恢复电压脉冲的情况下，细丝中的过剩的氧离子（O2-）被除去，细丝113恢复到正常状态的情况。
另外，如图4（a）所示，代替图2（a）中的第1恢复电压脉冲14(Vrch)而对处于高电阻附着状态的电阻变化元件100反复交替地施加电压比通常的高电阻化电压脉冲10（VH）低的正电压脉冲16（Vrch1、Vrch1＜VH）和第2恢复电压脉冲15（－Vrcl）的情况下，没有发生图2（b）中看到的电阻变化特性的恢复。此外，如图4（b）所示，对处于高电阻附着状态的电阻变化元件100仅反复施加第2恢复电压脉冲15（－Vrcl）的情况下，或如图4（c）所示，对处于高电阻附着状态的电阻变化元件100仅反复施加第1恢复电压脉冲14（Vrch）的情况下，没有发生图2（b）中看到的电阻变化特性的恢复。
对以上内容进行归纳，通过对高电阻附着状态的存储器单元施加比通常的高电阻化电压脉冲10（VH）高、并且具有不产生第2过渡金属氧化物层102b-2的再击穿的程度的电压的第1恢复电压脉冲14（Vrch），然后施加第2恢复电压脉冲15（－Vrcl），即反复施加恢复电压脉冲，将细丝内过剩存在的氧离子从细丝内除去，使细丝正常化，其结果，电阻变化特性稳定化，能够将重写寿命大幅提高。
另外，在此，构成恢复电压脉冲的第1恢复电压脉冲14（Vrch）的脉冲宽度与第2恢复电压脉冲15（－Vrcl）的脉冲宽度相同，但是为了提高由强反转脉冲施加带来的从高电阻附着的恢复効果，也可以使第1恢复电压脉冲14的脉冲宽度比第2恢复电压脉冲15的脉冲宽度大。
（2）通过再击穿进行的低电阻化恢复
关于使用图16所示的电阻变化元件的1T1R型存储器单元，图5（b）表示反复交替地多次施加图5（a）所示的第1再击穿电压脉冲12（Vbrh，在此，Vbrh＞Vrch＞VH）和第2再击穿电压脉冲13（－Vbrl）的情况的、从高电阻（HR）附着状态的低电阻化恢复特性的一例，图5（c）表示从高电阻附着状态低电阻化恢复后的脉冲电阻变化特性的一例。在图5（a）中，第1再击穿电压脉冲12和第2再击穿电压脉冲13分别简记为第1再击穿、第2再击穿。
在图5（b）及图5（c）中，纵轴及横轴与图1（b）同样。
图5（b）表示，如图5（a）所示，作为第1再击穿电压脉冲12（Vbrh）而以规定的脉冲宽度施加能够将第2过渡金属氧化物层102b-2再次击穿的电压（Vbrh），然后施加第2再击穿电压脉冲13（－Vbrl）的情况的电阻变化特性的一例。这时，对晶体管的栅极端子103施加正的栅极电压Vbrh。
如图5（b）所示，在高电阻附着状态（点A）下处于测定分辨率以下的高电阻状态，但是若施加第1再击穿电压脉冲12（Vbrh），则在第2过渡金属氧化物层102b-2中产生再击穿，在第2过渡金属氧化物层102b-2中新形成导电通路（细丝），从高电阻附着状态脱离（点B）。
以后，若反复交替地施加第2再击穿电压脉冲13（－Vbrl）和第1再击穿电压脉冲12（Vbrh），则LR状态的单元电流逐渐增加而饱和。然后，若对存储器单元以规定的脉冲宽度施加通常动作时的高电阻化电压脉冲10（VH）、以规定的脉冲宽度施加通常动作时的低电阻化电压脉冲11（－VL）（这时，对晶体管的栅极端子103施加栅极电压VL）、并进行通常的电阻变化电压脉冲的交替施加时，则如图5（c）所示，不会再次发生高电阻附着故障，能够稳定地进行电阻变化。
另外，第2过渡金属氧化物层102b-2的再击穿是仅在第1再击穿电压脉冲12（Vbrh）的最初的施加时产生的情况。例如，在图5（b）的电阻变化特性中，通过第1再击穿电压脉冲12（Vbrh）的最初的施加，从高电阻附着状态脱离（点B），第2再击穿电压（－Vbrl）13的施加及第1再击穿电压脉冲12的第2次以后的施加不是必须的。
但是，通过第2再击穿电压脉冲13的施加或其后的（第2次以后的）第1再击穿电压脉冲12及第2再击穿电压脉冲13的反复施加，有首次发生再击穿的情况和得到更好的电阻变化特性的情况，所以并不否定第2再击穿电压脉冲13的施加及其后的（第2次以后的）第1再击穿电压脉冲12及第2再击穿电压脉冲13的反复施加的技术意义。
图6（a）～（c）是用于说明通过再击穿进行的高电阻附着故障恢复的推定机理的图。在图6中，对于与图16相同的构成要素，使用相同的标记并省略说明。
图6（a）表示高电阻附着状态的电阻变化元件100，在细丝110中过剩地存在氧离子，细丝（导电通路）处于无法进行电阻变化的状态，不再发挥功能。
图6（b）表示在将发生了高电阻附着故障的电阻变化元件100再击穿的情况下，新形成细丝111的状况。如图6（c）所示，在细丝111中再次发生高电阻附着故障的情况下，再次击穿，能够形成另一新的细丝112，以后，每当细丝不通而发生高电阻附着故障时，重复再击穿而形成另一细丝，能够从高电阻附着故障恢复。
这样，通过实施再击穿，每当细丝劣化而发生高电阻附着故障，能够形成新的细丝，能够大幅提高重写寿命。当然，有时同一细丝的部位被再次击穿。
另外，在本再击穿的方法中，通过正电压施加来实施新的细丝形成，但是当然也可以通过负电压施加来实施再击穿。
［本发明的实施方式中的电阻变化型非易失性存储装置］
发明人们基于由从与上述高电阻附着状态的低电阻化恢复有关的基础数据得到的见解，构思了对高电阻附着故障单元实施合适的低电阻化恢复动作的非易失性存储装置。以下，作为本发明的实施方式，说明使用图16所示的电阻变化元件的1T1R型的非易失性存储装置。
图7是表示本发明的实施方式的非易失性存储装置的构成的框图。
如图7所示，本实施方式的非易失性存储装置200在半导体基板上具备存储器主体部201，存储器主体部201具备：存储器阵列202，由图16所示的1T1R型存储器单元构成；行选择电路208；行驱动器207，由字线驱动器WLD和源线驱动器SLD构成；列选择电路203；写入电路206，用于进行击穿及数据的写入；读出放大器204，检测流入选择位线的电流量，将高电阻状态判定为数据“0”，或者将低电阻状态判定为数据“1”；以及数据输入输出电路205，经由端子DQ进行输入输出数据的输入输出处理。
此外，作为写入用电源211，具备高电阻（HR）化用电源213及低电阻（LR）化用电源212。
还具备：地址输入电路209，接受从外部输入的地址信号；以及控制电路210，基于从外部输入的控制信号，控制存储器主体部201的动作。
存储器阵列202具备：形成于半导体基板之上的相互交叉排列的多个字线WL0、WL1、WL2、WL3、…及多个位线BL0、BL1、BL2、…；与这些字线WL0、WL1、WL2、WL3、…及位线BL0、BL1、BL2、…的交点对应地分别设置的多个NMOS晶体管N11、N12、N13、N14、…、N21、N22、N23、N24、…、N31、N32、N33、N34、…（以下表示为“晶体管N11、N12、…”）；以及与晶体管N11、N12、…1对1地串联连接的多个电阻变化元件R11、R12、R13、R14、…、R21、R22、R23、R24、…、R31、R32、R33、R34、…（以下表示为“电阻变化元件R11、R12、…”）；分别构成存储器单元M11、M12、M13、M14、…、M21、M22、M23、M24、…M31、M32、M33、M34、…（以下表示为“存储器单元M11、M12、…”）。
如图7所示，晶体管N11、N21、N31、…的栅极与字线WL0连接，晶体管N12、N22、N32、…的栅极与字线WL1连接，晶体管N13、N23、N33、…的栅极与字线WL2连接，晶体管N14、N24、N34、…的栅极与字线WL3连接。
此外，晶体管N11、N21、N31、…及晶体管N12、N22、N32、…与源线SL0共通地连接，晶体管N13、N23、N33、…及晶体管N14、N24、N34、…与源线SL2共通地连接。即，源线SL0、SL2、…与字线WL0、WL1、WL2、WL3、…平行、与位线BL0、BL1、BL2、…交叉（在本实施方式中为垂直方向）地配置。另外，在上述构成例中，源线与字线平行地配置，但是也可以与位线平行地配置。此外，源线构成为作为板线对连接的晶体管赋予共通的电位，但也可以构成为具有与行选择电路/驱动器相同构成的源线选择电路/驱动器，对选择的源线和未选择的源线以不同的电压（也包括极性）进行驱动。
此外，电阻变化元件R11、R12、R13、R14、…与位线BL0连接，电阻变化元件R21、R22、R23、R24、…与位线BL1连接，电阻变化元件R31、R32、R33、R34、…与位线BL2连接。这样，在实施方式中的存储器阵列202中，采用电阻变化元件R11、R21、R31、…不经由NMOS晶体管N11、N21、N31…而直接与对应的位线BL0、BL1、BL2、…连接的构成。
控制电路210在低电阻化恢复动作时，向写入电路206输出指示规定的恢复电压的施加的低电阻化恢复信号。此外，在数据的写入周期中，根据输入至数据输入输出电路205的输入数据Din，向写入电路206输出指示写入用电压的施加的写入信号。另一方面，在数据的读出周期中，控制电路210向读出放大器输出指示读出动作的读出信号。
行选择电路208接受从地址输入电路209输出的行地址信号，根据该行地址信号，由行驱动器207从与多个字线WL0、WL1、WL2、WL3、…中的某一个对应的字线驱动器电路WLD对该选择的字线施加规定的电压。
此外，同样地，行选择电路208接受从地址输入电路209输出的行地址信号，根据该行地址信号，由行驱动器207从与多个源线SL0、SL2、…中的某一个对应的源线驱动器电路SLD对该选择的源线施加规定的电压。
写入电路206接受了从控制电路210输出的低电阻化恢复信号的情况下，对由列选择电路203选择的位线以规定脉冲宽度施加规定振幅的低电阻化恢复动作用的电压脉冲。此外，写入电路206接受了从控制电路210输出的写入信号的情况下，对由列选择电路203选择的位线施加通常动作时的写入用电压。
写入用电源211由低电阻化用的低电阻化用电源212和高电阻化用的高电阻化用电源213构成，低电阻化用电源212的输出VL0被输入至行驱动器207，此外，高电阻化用电源213的输出VH0被输入至写入电路206。
图8是表示图7中的读出放大器204的详细构成的一例的电路图。
读出放大器204作为一例，由反射比为1对1的电镜电路218、尺寸相等的钳位晶体管219、220、基准电路221及逆变器224构成。基准电路221由通常动作用基准电流生成电路702、低电阻化验证用基准电流生成电路703构成。
在通常动作用基准电流生成电路702中，将选择晶体管222和通常读出用的基准电阻Rref串联连接的支线的一端与接地电位连接，另一方的端子与钳位晶体管219的源极端子连接，并且，向选择晶体管222的栅极端子输入读出启动信号C1，通过读出启动信号C1，选择晶体管222切换导通/非导通状态。
同样地，在低电阻化验证用基准电流生成电路703中，将选择晶体管223和低电阻化验证用的基准电阻RL（RL＜Rref）串联连接的支线的一端与接地电位连接，另一方的端子与钳位晶体管219的源极端子连接，并且，向选择晶体管223的栅极端子输入低电阻化验证启动信号C2，通过低电阻化验证启动信号C2，选择晶体管223切换导通/非导通状态。
此外，钳位晶体管219、220中栅极端子被输入钳位电压VCLP（VCLP＜VDD），钳位晶体管220的源极端子经由列选择电路203和位线与存储器单元连接，钳位晶体管219、220的漏极端子与分别构成电镜电路218的晶体管225、226的漏极端子连接。钳位晶体管220的漏极端子电位被逆变器224反转放大，作为读出放大器输出SAO传递到数据输入输出电路205。
图9是用于说明读出放大器204的判定电平的图。读出放大器204如图9所示，在处于高电阻（HR）状态的存储器单元的电阻值＝Rhr和处于低电阻（LR）状态的存储器单元的电阻值＝Rlr之间，具有通常读出用的基准电阻Rref（Rlr＜Rref＜Rhr）和比其小的低电阻化验证用的基准电阻RL（Rlr＜RL＜Rref）这两个判定电平。
另外，低电阻化验证用的基准电阻RL为了判定电阻变化元件的低电阻化写入是否完成，设定为比低电阻状态LR的电阻值大的电阻值，优选设为与低电阻（LR）状态的电阻值相近的值。此外，通常读出用的基准电阻Rref为了判定电阻变化元件是处于高电阻状态还是低电阻状态，设定为比高电阻状态HR的电阻值小、且比低电阻状态LR的电阻值大的电阻值。
高电阻（HR）附着状态的存储器单元的电阻值以Rvh（Rvh＞Rhr）表示。
［本发明的实施方式中的电阻变化型非易失性存储装置的动作］
对于以上那样构成的电阻变化型非易失性存储装置，首先说明主要的电路块的动作，然后说明电阻变化型非易失性存储装置的通常动作、通过导电通路的功能恢复进行的低电阻化恢复动作、以及通过再击穿进行的低电阻化恢复动作。
首先，说明图8所示的读出放大器204的动作。读出放大器204构成为，在将电阻变化元件低电阻化的低电阻写入工序中，对电阻变化元件施加低电阻化用负电压脉冲后，经由列选择电路203和位线与对象存储器单元连接，不对存储器单元施加比从钳位电压VCLP降低了钳位晶体管219、220的阈值电压（Vth）量的电压（VCLP－Vth）大的电压。
另一方面，在基准电路221中，通过低电阻化验证启动信号C2，选择晶体管223被活性化，成为导通状态，选择低电阻化用的基准电阻RL，另一方的选择晶体管222通过读出启动信号C1而被非活性化，成为非导通状态，流入基准电流Iref（＝（VCLP－Vth）/RL）。
因此，基准电流Iref被电镜电路218复制，作为负载电流IL，流入与Iref大致相同的电流（IL＝Iref），由钳位晶体管220比较该负载电流IL和存储器单元电流Ic的大小关系。依存于该比较结果，检测钳位晶体管220的漏极端子电压比逆变器224的反转电压（输入阈值电压）高还是低，逆变器224输出读出放大器输出SAO。
在此，设低电阻化负电压脉冲（－VL）施加后的电阻变化元件的电阻值为Rvh（HR附着状态的电阻值，Rvh＞Rhr＞RL＞Rlr）时，流入存储器单元电流Ic（＝（VCLP－Vth）/Rvh），这时，成为负载电流IL＞存储器单元电流Ic，钳位晶体管220的漏极端子电压在规定时间后变为比逆变器224的反转电压高，读出放大器输出SAO输出L电平。即，选择存储器单元在比低电阻化用的基准电阻RL高的高电阻附着状态（Rvh）的情况下，读出放大器204判定为“0”，即“失败”。
另一方面，选择存储器单元的电阻值，通过导电通路的功能恢复或基于再击穿的新的导电通路的形成，在低电阻化负电压脉冲（－VL）施加后的电阻值比Rlr（＜RL）和低电阻化验证用的基准电阻RL低的情况下，流入存储器单元电流Ic（＝（VCLP－Vth）/Rlr），这时，成为负载电流IL＜存储器单元电流Ic，钳位晶体管220的漏极端子电压在规定时间后比逆变器224的反转电压低，读出放大器输出SAO输出H电平。即，选择存储器单元在比低电阻化验证用的基准电阻RL低的电阻状态（Rlr）的情况下，读出放大器204判定为“1”，即“通路”，表示对象存储器单元的低电阻化完成。
此外，在通常读出时，基准电路221通过读出启动信号C1，选择晶体管222被活性化，成为导通状态，选择通常读出用的基准电阻Rref，另一方的选择晶体管223通过低电阻化启动信号C2而被非活性化，成为非导通状态，流入基准电流Iref（＝（VCLP－Vth）/Rref）。
因此，基准电流Iref被电镜电路218复制，作为负载电流IL而流入与Iref大致相同的电流（IL＝Iref），并比较该负载电流IL和存储器单元电流Ic的大小关系。依存于该比较结果，检测钳位晶体管220的漏极端子电压比逆变器224的反转电压（输入阈值电压）高还是低，逆变器224输出读出放大器输出SAO。
在此，设高电阻状态的存储器单元的电阻值为Rhr、低电阻状态的存储器单元的电阻值为Rlr（Rhr＞Rref＞Rlr）时，在选择存储器单元为高电阻状态时，流入存储器单元电流Ic（＝（VCLP－Vth）/Rhr），这时，成为负载电流IL＞存储器单元电流Ic，钳位晶体管220的漏极端子电压比逆变器224的反转电压高，读出放大器输出SAO输出L电平。即，选择存储器单元在比通常读出用的基准电阻Rref高的高电阻状态（Rhr）的情况下，读出放大器204判定为“0”数据。
另一方面，选择存储器单元为低电阻状态时，流入存储器单元电流Ic（＝（VCLP－Vth）/Rlr），这时，成为负载电流IL＜存储器单元电流Ic，钳位晶体管220的漏极端子电压比逆变器224的反转电压低，读出放大器输出SAO输出H电平。即，选择存储器单元在比通常读出用的基准电阻Rref低的低电阻状态（Rlr）的情况下，读出放大器204判定为“1”数据。
接着，参照图10说明通常动作中的高电阻（HR）化、低电阻（LR）化、通常读出、通过导电通路的功能恢复进行的低电阻化恢复动作中的第1及第2恢复电压脉冲施加、低电阻化验证读出及通过再击穿进行的低电阻化恢复动作中的第1及第2再击穿电压脉冲施加、在再击穿后读出的各动作时对存储器单元施加的电压脉冲、为了对存储器单元施加该电压脉冲而对字线（WL）、源线（SL）及位线（BL）施加的电压。对字线（WL）、源线（SL）及位线（BL）施加的电压如下所述，由低电阻化用电源212及高电阻化用电源213生成。
在图10中，通常动作时的电压VL由低电阻化用电源212生成，从字线驱动器电路WLD向字线施加。通常动作时的电压VH由高电阻化用电源213生成，供给至写入电路206。
在通过导电通路的功能恢复进行的低电阻化恢复动作中，第1恢复电压脉冲施加时的位线BL电压表示Vrch的振幅的电压脉冲，此外，第2恢复电压脉冲施加时的位线BL电压表示－Vrcl的振幅的电压脉冲。在第2恢复电压脉冲施加时，由低电阻化用电源212生成电压Vrcl，从字线驱动器电路WLD、源线驱动器电路SLD分别向字线、源线施加，此外，由高电阻化用电源213生成电压Vrcl，经由写入电路206向位线施加。
在通过再击穿进行的低电阻化恢复动作中，第1再击穿电压脉冲施加时的位线BL电压表示Vbrh的振幅的电压脉冲，此外，第2再击穿电压脉冲施加时的位线BL电压表示－Vbrl的振幅的电压脉冲。在第2再击穿电压脉冲施加时，由低电阻化用电源212生成电压Vbrl，从字线驱动器电路WLD、源线驱动器电路SLD分别向字线、源线施加，此外，由高电阻化用电源213生成电压Vbrl，经由写入电路206向位线施加。
在通常读出时、低电阻化验证读出时及再击穿后读出时，Vread是由读出放大器204钳位的读出用电压，与调整为不发生读出扰动（即电阻变化元件的电阻状态不变化）的电压值对应。此外，VDD与供给至非易失性存储装置200的电源电压对应。
对于以上那样构成的电阻变化型非易失性存储装置的数据写入周期、读出周期及低电阻化恢复动作的一例，参照图11（a）～图11（c）、图7的本发明的实施方式的电阻变化型非易失性存储装置的构成图来进行说明。
图11（a）～图11（c）是表示本发明的实施方式的非易失性存储装置的动作例的时间图。另外，在此定义为，对电阻变化层为高电阻状态的情况分配数据“0”，对低电阻状态的情况分配数据“1”，从而表示该动作例。以下的说明是对1个存储器单元（例如存储器单元M11）进行数据的写入及读出的情况。
图11（a）表示对于存储器单元M11的通常动作时的高电阻化（数据“0”写入）周期的时间图。在该周期中，向存储器单元M11施加高电阻化正电压脉冲VH。
在该周期中，最初对选择位线BL0、源线SL0分别设定电压0V。接着，将选择的字线WL0设定为电压VL（VL＞VH），使图7的选择存储器单元M11的NMOS晶体管N11导通。
接着，施加以下脉冲波形：在时间th的期间将选择位线BL0设定为电压VH，然后再次成为电压0V。在该阶段，向图7的存储器单元M11施加正脉冲VH，进行以使存储器单元M11的电阻值从低电阻状态成为高电阻状态。即，通过源线及字线选择行方向的存储器单元，然后向特定的位线施加正电压方向的脉冲波形，向通过源线、字线及位线选择的存储器单元的电阻变化元件施加正的电压脉冲。但是，不限于该方法。
在低电阻化恢复动作中，除了所使用的电压不同，也与上述的方法同样，进行作为正电压脉冲的第1恢复电压脉冲或第1再击穿电压脉冲的施加。这种情况下，向图7的存储器单元M11施加用于导电通路的功能恢复的正电压Vrch、或产生再击穿的正电压Vbrh，通过导电通路的功能恢复或再击穿形成新的细丝，存储器单元M11从高电阻附着状态开始降低电阻值，转移到通过通常动作时的驱动电压脉冲施加能够进行电阻变化的状态。
然后，将字线WL0设定为电压0V，通常动作时的数据“0”的写入、低电阻化恢复动作时的第1恢复电压脉冲或第1再击穿电压脉冲的施加完成。这时，向字线WL0施加使NMOS晶体管N11的导通电阻充分低的电压。
即，通过源线及字线选择行方向的存储器单元，然后向特定的位线施加正电压方向的脉冲波形，向通过源线、字线及位线选择的存储器单元的电阻变化元件施加正的电压脉冲。但是，不限于该方法。
在低电阻化恢复动作中，按照图11（b）所记载的负电压脉冲的施加方法，继续进行第2恢复电压脉冲或第2再击穿电压脉冲的施加，进而通过重复多次正脉冲施加和负脉冲施加的对，从高电阻附着状态向能够进行电阻变化的状态转移。
图11（b）表示对于存储器单元M11的通常动作时的低电阻化（数据“1”写入）周期的时间图。在该周期中，向存储器单元M11施加低电阻化负电压脉冲－VL。
在这些周期中，最初将选择位线BL0、源线SL0分别设定为电压0V。接着，将选择位线BL0、源线SL0分别设定为电压VL。接着，将选择的字线WL0设定为电压VL，但在此时，图7的选择存储器单元M11的NMOS晶体管N11仍为截止状态。在该阶段，图7的NMOS晶体管N11的漏极端子和源极端子都被施加电压VL，所以与晶体管的导通/截止无关，电流不流动。
接着，施加以下脉冲波形：在时间tl的期间将选择位线BL0设定为电压0V，然后再次成为电压VL。在该阶段，向图7的存储器单元M11施加低电阻化负电压（－VL）的电压脉冲，存储器单元M11的电阻值从高电阻值迁移到低电阻值。然后，将字线WL0设定为电压0V，数据“1”的写入动作中的低电阻化负电压脉冲施加完成。但是，不限于该方法。
在低电阻化恢复动作中，除了所使用的电压不同之外，也与上述方法相同，进行作为负电压脉冲的第2恢复电压脉冲或第2再击穿电压脉冲的施加。这种情况下，向图7的存储器单元M11施加用于导电通路的功能恢复的负电压Vrcl或再击穿后的负电压Vbrl，通过导电通路的功能恢复或再击穿而生成的新的细丝被低电阻化，存储器单元M11通过通常动作时的驱动电压脉冲施加而转移到能够进行电阻变化的状态。
然后，将字线WL0设定为电压0V，通常动作时的数据“1”的写入、低电阻化恢复动作时的第2恢复电压脉冲或第2再击穿电压脉冲施加完成。这时，向字线WL0施加使NMOS晶体管N11的导通电阻尽量变低的电压。
即，通过源线及字线选择行方向的存储器单元，然后向特定的位线施加负电压方向的脉冲波形，向通过源线、字线及位线选择的存储器单元的电阻变化元件施加负的电压脉冲而低电阻化。
在低电阻化恢复动作中，如前所述，按照图11（a）所记载的正电压脉冲的施加方法而施加了第1恢复电压脉冲或第1再击穿电压脉冲后，接着按照图11（b）的负电压脉冲的施加方法施加第2恢复电压脉冲或第2再击穿电压脉冲，进而通过重复多次正电压脉冲施加和负电压脉冲施加的对，从高电阻附着状态转移到能够进行电阻变化的状态。
图11（c）表示对于存储器单元M11的数据的读出周期的时间图。在该读出周期中，最初将选择位线BL0、源线SL0设定为电压0V。接着，将选择的字线WL0设定为电压VDD（VDD＞Vread），使选择存储器单元M11的NMOS晶体管N11导通。
接着，在时间tr的期间将选择位线BL0设定为读出电压Vread，通过读出放大器204检测流入选择存储器单元M11中的电流值，从而将存储的数据判定为数据“0”或数据“1”。然后，将字线WL0设定为电压0V，数据的读出动作完成。
关于读出动作，在读出放大器204中，在通常动作时使用读出用基准电阻Rref，在低电阻化恢复动作时（导电通路的功能恢复及再击穿也同样）使用低电阻化验证用基准电阻（图9），除此之外，图11（c）所示的读出方法与通常动作时和低电阻化恢复动作时同样。但是，在低电阻化恢复动作时，并不需要每次进行正脉冲施加和负脉冲施加都实施读出动作。
接着，参照图12的流程图说明电阻变化型非易失性存储装置中的低电阻化恢复动作的一例。如图12所示，首先，在与选择地址对应的存储器单元（以下称为选择存储器单元）处于高电阻（HR）状态并且想要低电阻（LR）化的情况下，向选择存储器单元施加通常的低电阻化电压脉冲（－VL）（S1），接着，进行低电阻化验证读出，即判定选择存储器单元的电阻值Rc是否为基准电阻RL以下（Rc≤RL）（S2）。在此，选择存储器单元的电阻值Rc为低电阻化验证用的基准电阻RL以下（Rc≤RL）的情况下（S2：是），判定为不发生高电阻附着，低电阻化写入正常完成。另一方面，选择存储器单元的电阻值Rc比低电阻化验证用的基准电阻RL大（Rc＞Rb）的情况下（S2：否），判断为发生了高电阻附着状态，进入低电阻化恢复动作。在此，低电阻化恢复动作包括再击穿动作。
在低电阻化恢复动作中，向选择存储器单元施加第1恢复电压脉冲（Vrch）（S3），接着，向选择存储器单元施加第2恢复电压脉冲（－Vrcl)（S4），然后再次进行低电阻化验证读出（S2）。重复这样的处理，直到确认了已完成低电阻化（S2：是），或到达了规定的上限次数（S5：否）。
尚未低电阻化而前述处理已重复了规定的上限次数的情况下（S5：是），通过第1再击穿电压脉冲（Vbrh）的施加（S6）及第2再击穿电压脉冲（－Vbrl）的施加（S7）来实施再击穿，实现低电阻化恢复。也可以重复规定次数的步骤S6及S7。此外，如前所述，考虑仅施加第1再击穿电压脉冲（Vbrh）便发生再击穿的情况，也可以省略步骤S7而仅通过步骤S6实施再击穿。
另外，通过再击穿也无法观察到选择存储器单元的低电阻化恢复的情况下，判断为该存储器单元无法恢复，可以进行公知的代替处理（例如冗余救济处理（redundancy）或错误订正处理（error correction）等）处置。
在此，步骤S1、步骤S4、步骤S7与图11（b）的时间图对应，步骤S3、步骤S5与图11（a）的时间图对应，步骤S2与图11（c）的时间图对应。
这样，通过本实施方式的从高电阻附着状态的低电阻化恢复动作，能够减少高电阻附着故障，存储器阵列的电阻变化动作大幅稳定，能够延长重写寿命。
另外，在图7所示的存储装置的构成中，采用了将1个电阻变化元件与作为开关元件的NMOS晶体管连接的所谓1T1R型存储器单元，但是本发明不限于该1T1R型存储器单元。例如，也可以应用于作为开关元件使用双方向二极管的1D1R型存储器单元。
此外，在不脱离本发明的主旨的范围内，施以本领域技术人员能够想到的各种变形、或将实施方式中的构成要素任意组合而实现的电阻变化型非易失性存储元件的写入方法也包含在本发明中。
工业实用性
本发明作为电阻变化型非易失性存储元件的写入方法，尤其在具有存储器单元的电阻变化型非易失性存储装置中，能够在实用的电压范围内进行写入，该存储器单元由电阻值基于电信号而可逆地变化的电阻变化元件和晶体管等开关元件构成，并且能够提高非易失性存储装置的可重写次数，所以能够用于便携电话或笔记本电脑等电子设备，对于实现高可靠性存储器是有用的。
标记说明
1、2电极
3导体膜
4绝缘体膜
5可变电阻元件
10高电阻（HR）化电压脉冲
11低电阻（LR）化电压脉冲
12第1再击穿电压脉冲
13第2再击穿电压脉冲
14第1恢复电压脉冲
15第2恢复电压脉冲
16第1恢复电压脉冲（电压不足）
100电阻变化元件
100a下部电极
100b电阻变化层
100b-1第1钽氧化物层
100b-2第2钽氧化物层
100c上部电极
101、105下部电极端子
102上部电极端子
103栅极端子
104 NMOS晶体管
110、111、112、113细丝
200非易失性存储装置
201存储器主体部
202存储器阵列
203列选择电路
204读出放大器
205数据输入输出电路
206写入电路
207行驱动器
208行选择电路
209地址输入电路
210控制电路
211写入用电源
212低电阻（LR）化用电源
213高电阻（HR）化用电源
218电镜电路
219、220钳位晶体管
221基准电路
222、223选择晶体管
224逆变器
225、226晶体管
702通常动作用基准电流生成电路
703低电阻化验证用基准电流生成电路

Claims (14)

1.一种电阻变化型非易失性存储元件的写入方法，通过对电阻变化型非易失性存储元件施加电压脉冲，使所述电阻变化型非易失性存储元件的电阻状态可逆地变化，
所述电阻变化型非易失性存储元件具有：第1电极、第2电极、以及所述第1电极及所述第2电极所夹的缺氧型的过渡金属氧化物层；
所述过渡金属氧化物层包括：第1过渡金属氧化物层，与所述第1电极相接；以及第2过渡金属氧化物层，与所述第2电极相接，并且具有比所述第1过渡金属氧化物层的缺氧度小的缺氧度；
所述电阻变化型非易失性存储元件具有如下特性：制造后在所述第1电极与所述第2电极之间施加具有规定的振幅的初始击穿电压脉冲之后，在以所述第1电极为基准而对所述第2电极施加赋予负的电位的低电阻化电压脉冲时迁移到低电阻状态，在以所述第1电极为基准而对所述第2电极施加赋予正的电位的高电阻化电压脉冲时迁移到电阻值比所述低电阻状态高的高电阻状态；
所述写入方法为：在对所述电阻变化型非易失性存储元件施加所述低电阻化电压脉冲时，在所述电阻变化型非易失性存储元件的电阻状态无法迁移到所述低电阻状态，而停留在所述高电阻状态的情况下，对所述电阻变化型非易失性存储元件施加至少1次由第1恢复电压脉冲和第2恢复电压脉冲这两个脉冲构成的恢复电压脉冲，所述第1恢复电压脉冲具有比所述高电阻化电压脉冲的振幅大的振幅，并且以所述第1电极为基准而对所述第2电极赋予正的电位，所述第2恢复电压脉冲后续于该第1恢复电压脉冲，以所述第1电极为基准而对所述第2电极赋予负的电位。
2.如权利要求1所述的电阻变化型非易失性存储元件的写入方法，
判定通过施加所述第2恢复电压脉冲，所述电阻变化型非易失性存储元件的电阻状态是否迁移到了所述低电阻状态，
重复所述恢复电压脉冲的施加及所述判定，直到所述电阻变化型非易失性存储元件的电阻状态达到所述低电阻状态。
3.如权利要求2所述的电阻变化型非易失性存储元件的写入方法，
在将所述恢复电压脉冲的施加及所述判定重复了规定次数，而所述电阻变化型非易失性存储元件的电阻状态也不迁移到所述低电阻状态的情况下，对所述电阻变化型非易失性存储元件施加至少1次第1再击穿电压脉冲，该第1再击穿电压脉冲具有比所述第1恢复电压脉冲的振幅大的振幅。
4.如权利要求2所述的电阻变化型非易失性存储元件的写入方法，
在将所述恢复电压脉冲的施加及所述判定重复了规定次数，而所述电阻变化型非易失性存储元件的电阻状态也不迁移到所述低电阻状态的情况下，对所述电阻变化型非易失性存储元件施加至少1次由第1再击穿电压脉冲和第2再击穿电压脉冲这两个脉冲构成的击穿电压脉冲，所述第1再击穿电压脉冲具有比所述第1恢复电压脉冲的振幅大的振幅，所述第2再击穿电压脉冲后续于该第1再击穿电压脉冲，以所述第1电极为基准而对所述第2电极赋予负的电位。
5.如权利要求1～3中任一项所述的电阻变化型非易失性存储元件的写入方法，
所述第2恢复电压脉冲的振幅为所述低电阻化电压脉冲的振幅以下。
6.如权利要求1～4中任一项所述的电阻变化型非易失性存储元件的写入方法，
所述第1恢复电压脉冲的脉冲宽度比所述第2恢复电压脉冲的脉冲宽度长。
7.如权利要求1～4中任一项所述的电阻变化型非易失性存储元件的写入方法，
所述第1过渡金属氧化物层是具有以TaOx表示的组成的层，
所述第2过渡金属氧化物层是具有以TaOy表示的组成的层，其中0＜x＜y≤2.5。
8.一种电阻变化型非易失性存储装置，具备：
电阻变化型非易失性存储元件，具有第1电极、第2电极、以及所述第1电极及所述第2电极所夹的缺氧型的过渡金属氧化物层；以及
驱动电路；
所述过渡金属氧化物层包括：第1过渡金属氧化物层，与所述第1电极相接；以及第2过渡金属氧化物层，与所述第2电极相接，并且具有比所述第1过渡金属氧化物层的缺氧度小的缺氧度；
所述电阻变化型非易失性存储元件具有如下特性：制造后在所述第1电极与所述第2电极之间施加具有规定的振幅的初始击穿电压脉冲之后，在以所述第1电极为基准而对所述第2电极施加作为赋予负的电位的电压脉冲的低电阻化电压脉冲时迁移到低电阻状态，在以所述第1电极为基准而对所述第2电极施加作为赋予正的电位的电压脉冲的高电阻化电压脉冲时迁移到电阻值比所述低电阻状态高的高电阻状态；
所述驱动电路，在对所述电阻变化型非易失性存储元件施加所述低电阻化电压脉冲时，在所述电阻变化型非易失性存储元件的电阻状态无法迁移到所述低电阻状态，而停留在所述高电阻状态的情况下，对所述电阻变化型非易失性存储元件施加至少1次由第1恢复电压脉冲和第2恢复电压脉冲这两个脉冲构成的恢复电压脉冲，所述第1恢复电压脉冲具有比所述高电阻化电压脉冲的振幅大的振幅，并且以所述第1电极为基准而对所述第2电极赋予正的电位，所述第2恢复电压脉冲后续于该第1恢复电压脉冲，以所述第1电极为基准而对所述第2电极赋予负的电位。
9.如权利要求8所述的电阻变化型非易失性存储装置，
所述驱动电路判定通过施加所述第2恢复电压脉冲，所述电阻变化型非易失性存储元件的电阻状态是否迁移到了所述低电阻状态，重复所述恢复电压脉冲的施加及所述判定，直到所述电阻变化型非易失性存储元件的电阻状态达到所述低电阻状态。
10.如权利要求9所述的电阻变化型非易失性存储装置，
所述驱动电路在将所述恢复电压脉冲的施加及所述判定重复了规定次数，而所述电阻变化型非易失性存储元件的电阻状态也不迁移到所述低电阻状态的情况下，对所述电阻变化型非易失性存储元件施加至少1次第1再击穿电压脉冲，该第1再击穿电压脉冲具有比所述第1恢复电压脉冲的振幅大的振幅。
11.如权利要求9所述的电阻变化型非易失性存储装置，
所述驱动电路在将所述恢复电压脉冲的施加及所述判定重复了规定次数，而所述电阻变化型非易失性存储元件的电阻状态也不迁移到所述低电阻状态的情况下，对所述电阻变化型非易失性存储元件施加至少1次由第1再击穿电压脉冲和第2再击穿电压脉冲这两个脉冲构成的击穿电压脉冲，所述第1再击穿电压脉冲具有比所述第1恢复电压脉冲的振幅大的振幅，所述第2再击穿电压脉冲后续于该第1再击穿电压脉冲，以所述第1电极为基准而对所述第2电极赋予负的电位。
12.如权利要求8～10中任一项所述的电阻变化型非易失性存储装置，
所述驱动电路向所述电阻变化型非易失性存储元件施加振幅为所述低电阻化电压脉冲的振幅以下的电压脉冲，作为所述第2恢复电压脉冲。
13.如权利要求8～11中任一项所述的电阻变化型非易失性存储装置，
所述驱动电路向所述电阻变化型非易失性存储元件施加脉冲宽度比所述第2恢复电压脉冲的脉冲宽度长的电压脉冲，作为所述第1恢复电压脉冲。
14.如权利要求8～11中任一项所述的电阻变化型非易失性存储装置，
所述第1过渡金属氧化物层是具有以TaOx表示的组成的层，
所述第2过渡金属氧化物层是具有以TaOy表示的组成的层，其中0＜x＜y≤2.5。
CN201280001689.9A 2011-08-11 2012-08-09 电阻变化型非易失性存储元件的写入方法 Active CN103052991B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-176432 2011-08-11
JP2011176432 2011-08-11
PCT/JP2012/005067 WO2013021648A1 (ja) 2011-08-11 2012-08-09 抵抗変化型不揮発性記憶素子の書き込み方法

Publications (2)

Publication Number Publication Date
CN103052991A CN103052991A (zh) 2013-04-17
CN103052991B true CN103052991B (zh) 2015-01-07

Family

ID=47668183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280001689.9A Active CN103052991B (zh) 2011-08-11 2012-08-09 电阻变化型非易失性存储元件的写入方法

Country Status (4)

Country Link
US (1) US8867259B2 (zh)
JP (1) JP5209151B1 (zh)
CN (1) CN103052991B (zh)
WO (1) WO2013021648A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5634367B2 (ja) * 2011-09-26 2014-12-03 株式会社東芝 半導体記憶装置
WO2013140754A1 (ja) * 2012-03-23 2013-09-26 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP5966150B2 (ja) * 2012-07-31 2016-08-10 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
JP5838353B2 (ja) 2013-03-18 2016-01-06 パナソニックＩｐマネジメント株式会社 抵抗変化素子の評価方法、評価装置、検査装置、及び不揮発性記憶装置
JP2014211937A (ja) 2013-04-03 2014-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP6251885B2 (ja) 2013-04-26 2017-12-27 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶装置およびその書き込み方法
JP5830655B2 (ja) 2013-04-30 2015-12-09 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法
US9286973B2 (en) * 2013-09-24 2016-03-15 Taiwan Semiconductor Manufacturing Company Limited Device and method for forming resistive random access memory cell
US9275732B2 (en) * 2013-12-13 2016-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Write buffer for resistive random access memory
US9246091B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. ReRAM cells with diffusion-resistant metal silicon oxide layers
US9576651B2 (en) * 2015-01-21 2017-02-21 Taiwan Semiconductor Manufacturing Company Limited RRAM and method of read operation for RRAM
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
CN109658963B (zh) * 2017-10-11 2020-11-17 华邦电子股份有限公司 电阻式存储器存储装置的操作方法
US10468100B1 (en) * 2018-07-26 2019-11-05 Winbond Electronics Corp. Detecting method for a resistive random access memory cell
CN111679167B (zh) * 2020-07-27 2022-06-14 中车青岛四方机车车辆股份有限公司 车载变压器套管绝缘性能评估方法及试验平台

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
CN101878507A (zh) * 2008-09-30 2010-11-03 松下电器产业株式会社 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4715320B2 (ja) 2005-06-15 2011-07-06 ソニー株式会社 記憶素子及び記憶装置
JP4696715B2 (ja) 2005-06-21 2011-06-08 ソニー株式会社 記憶装置及び記憶装置の駆動方法
JP4742696B2 (ja) 2005-06-27 2011-08-10 ソニー株式会社 記憶装置
JP2007294592A (ja) 2006-04-24 2007-11-08 Sony Corp 記憶装置の駆動方法
EP2063467B1 (en) 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
KR101060793B1 (ko) 2007-10-15 2011-08-30 파나소닉 주식회사 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치
JP5021029B2 (ja) * 2008-05-22 2012-09-05 パナソニック株式会社 抵抗変化型不揮発性記憶装置
WO2009145308A1 (ja) 2008-05-30 2009-12-03 日本電気株式会社 半導体装置、素子再生回路および素子再生方法
US8125817B2 (en) * 2008-12-18 2012-02-28 Panasonic Corporation Nonvolatile storage device and method for writing into the same
JP2011187144A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体記憶装置
JP5204825B2 (ja) * 2010-09-17 2013-06-05 シャープ株式会社 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
CN101878507A (zh) * 2008-09-30 2010-11-03 松下电器产业株式会社 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-4849A 2007.01.11 *

Also Published As

Publication number Publication date
US8867259B2 (en) 2014-10-21
JP5209151B1 (ja) 2013-06-12
WO2013021648A1 (ja) 2013-02-14
CN103052991A (zh) 2013-04-17
JPWO2013021648A1 (ja) 2015-03-05
US20130148408A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
CN103052991B (zh) 电阻变化型非易失性存储元件的写入方法
CN102822901B (zh) 电阻变化型非易失性元件的写入方法及存储装置
JP5291248B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
JP5250726B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
CN102422361B (zh) 非易失性存储装置和对非易失性存储装置的写入方法
JP5400253B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP6251885B2 (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法
CN102301425B (zh) 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
JP5830655B2 (ja) 不揮発性記憶素子の駆動方法
US9064573B2 (en) Writing method of variable resistance non-volatile memory element and variable resistance non-volatile memory device
US8699261B2 (en) Variable resistance nonvolatile memory device and driving method thereof
JP5149358B2 (ja) 半導体記憶装置
CN101878507A (zh) 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置
JP5069339B2 (ja) 不揮発性可変抵抗素子の抵抗制御方法
JP5184721B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
JP2011198445A (ja) 半導体記憶装置
CN109791791A (zh) 非易失性存储装置、以及驱动方法
US20140085964A1 (en) Semiconductor storage device
JP6653488B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
JP2015230736A (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200603

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.

TR01 Transfer of patent right