JP2011187144A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2011187144A JP2011187144A JP2010054025A JP2010054025A JP2011187144A JP 2011187144 A JP2011187144 A JP 2011187144A JP 2010054025 A JP2010054025 A JP 2010054025A JP 2010054025 A JP2010054025 A JP 2010054025A JP 2011187144 A JP2011187144 A JP 2011187144A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- resistance state
- pulse
- pulse voltage
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】リセットフェイルが発生したメモリセルを回復させることのできる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、メモリセルMCが複数のビット線BL及び複数のワード線WLの交差部に配置されたメモリセルアレイMAと、選択されたビット線BL及び選択されたワード線WLの交差部に配置された選択メモリセルMCに所定の電位差をかけて抵抗状態を遷移させるため、選択されたビット線BL及び選択されたワード線WLに複数回のリセットパルスを印加する制御回路30とを備える。制御回路30は、選択メモリセルMCの抵抗状態を遷移させるためリセットパルスを複数回印加するとともに、所定回数のリセットパルスの印加によっても抵抗状態が遷移しなかった選択メモリセルMCに、リセットパルス印加に続いて、リセットパルスよりパルス幅の長いパルス電圧を印加する救済動作を実行する。
【選択図】図5
【解決手段】半導体記憶装置は、メモリセルMCが複数のビット線BL及び複数のワード線WLの交差部に配置されたメモリセルアレイMAと、選択されたビット線BL及び選択されたワード線WLの交差部に配置された選択メモリセルMCに所定の電位差をかけて抵抗状態を遷移させるため、選択されたビット線BL及び選択されたワード線WLに複数回のリセットパルスを印加する制御回路30とを備える。制御回路30は、選択メモリセルMCの抵抗状態を遷移させるためリセットパルスを複数回印加するとともに、所定回数のリセットパルスの印加によっても抵抗状態が遷移しなかった選択メモリセルMCに、リセットパルス印加に続いて、リセットパルスよりパルス幅の長いパルス電圧を印加する救済動作を実行する。
【選択図】図5
Description
本発明は、半導体記憶装置に関する。
近年、フラッシュメモリの後継候補として、記憶素子に可変抵抗素子を用いる抵抗変化メモリ装置が注目されている。ここで、抵抗変化メモリ装置には、遷移金属酸化物を記録層としてその抵抗状態を不揮発に記憶する狭義の抵抗変化メモリ(ReRAM:Resistive RAM)の他、カルコゲナイド等を記録層として用いてその結晶状態(導体)と非晶質状態(絶縁体)の抵抗情報を利用する相変化メモリ(PCRAM:Phase Change RAM)等も含むものとする。
抵抗変化メモリ装置のメモリセルには、2種類の動作モードがあることが知られている。1つは、印加電圧の極性を切り替えることにより、高抵抗状態と低抵抗状態とを設定するもので、これはバイポーラ型といわれる。もう1つは、印加電圧の極性を切り替えることなく、電圧値と電圧印加時間を制御することにより、高抵抗状態と低抵抗状態の設定を可能とするもので、これはユニポーラ型といわれる。
ユニポーラ型のReRAMを例として説明すると、メモリセルに対するデータの書き込みは、可変抵抗素子に所定の電圧を短時間印加することにより行う。これにより、可変抵抗素子が高抵抗状態から低抵抗状態へと変化する。以下、この可変抵抗素子を高抵抗状態から低抵抗状態へ変化させる動作をセット動作という。一方、メモリセルに対するデータの消去は、セット動作後の低抵抗状態の可変抵抗素子に対し、セット動作時よりも低い所定の電圧を長時間印加することにより行う。これにより、可変抵抗素子が低抵抗状態から高抵抗状態へと変化する。以下、この可変抵抗素子を低抵抗状態から高抵抗状態へ変化させる動作をリセット動作という。メモリセルは、例えば高抵抗状態を安定状態(リセット状態)とし、2値データ記憶であれば、リセット状態を低抵抗状態に変化させるセット動作によりデータの書き込みを行う。
抵抗変化メモリ装置に対してセット動作・リセット動作を実行する際には、パルス回路で発生させた所定の電圧値・パルス幅(パルス印加時間)のパルスを選択メモリセルに対して印加する。抵抗変化メモリ装置に対してこのセット動作・リセット動作が多数回繰り返されると、メモリセルの抵抗状態は次第に変化しにくくなる。特に、リセットパルスを印加しても高抵抗状態に変化しなくなるリセットフェイルが発生するおそれがある(例えば、特許文献1参照)。リセットフェイルが発生したメモリセルはそのままでは記憶素子として機能しなくなる。そのため、リセットフェイルに対して、抵抗変化メモリ装置の動作に影響を与えないようにするための対策が求められている。
本発明は、リセットフェイルが発生したメモリセルを回復させることのできる半導体記憶装置を提供することを目的とする。
本発明の一態様に係る半導体記憶装置は、整流素子と可変抵抗素子とを直列接続してなるメモリセルが複数の第1配線及び複数の第2配線の交差部に配置されたメモリセルアレイと、選択された前記第1配線及び選択された前記第2配線の交差部に配置された選択メモリセルに所定の電位差をかけて抵抗状態を遷移させるため、選択された前記第1配線及び選択された前記第2配線に複数回の第1のパルス電圧を印加する制御回路とを備え、前記制御回路は、前記選択メモリセルの抵抗状態を遷移させるため前記第1のパルス電圧を複数回印加するとともに、所定回数の前記第1のパルス電圧の印加によっても抵抗状態が遷移しなかった前記選択メモリセルに、前記第1のパルス電圧印加に続いて、前記第1のパルス電圧よりパルス幅の長い第2のパルス電圧を印加する救済動作を実行することを特徴とする。
本発明の別態様に係る半導体記憶装置は、整流素子と可変抵抗素子とを直列接続してなるメモリセルが複数の第1配線及び複数の第2配線の交差部に配置されたメモリセルアレイと、選択された前記第1配線及び選択された前記第2配線の交差部に配置された選択メモリセルに所定の電位差をかけて抵抗状態を遷移させるため、選択された前記第1配線及び選択された前記第2配線に複数回の第1のパルス電圧を印加する制御回路とを備え、前記制御回路は、前記選択メモリセルの抵抗状態を遷移させるため前記第1のパルス電圧を複数回印加するとともに、所定回数の前記第1のパルス電圧の印加によっても抵抗状態が遷移しなかった前記選択メモリセルに、前記メモリセルアレイ内の前記メモリセルへ前記第1のパルス電圧を印加していない待機状態のときに、前記第1のパルス電圧よりパルス幅の長い第2のパルス電圧を印加する救済動作を実行することを特徴とする。
本発明によれば、リセットフェイルが発生したメモリセルを回復させることのできる半導体記憶装置を提供することが可能となる。
以下、図面を参照して本発明の実施の形態に係る半導体記憶装置を説明する。
(第1の実施の形態)
[第1の実施の形態に係る半導体記憶装置の構成]
図1及び図2は、本発明の実施の形態に係る半導体記憶装置のメモリセルアレイを示す等価回路図及び斜視図である。この半導体記憶装置は、互いに平行に配置された複数本のワード線WLと、これらワード線WLと交差し、且つ、互いに平行に配置された複数本のビット線BLとを有する。ワード線WLとビット線BLとの各交差部には、一端がビット線BLに他端がワード線WLにそれぞれ接続されたメモリセルMCが配置されている。このビット線BL、ワード線WL、及びメモリセルMCによりメモリセルアレイMAが構成される。
[第1の実施の形態に係る半導体記憶装置の構成]
図1及び図2は、本発明の実施の形態に係る半導体記憶装置のメモリセルアレイを示す等価回路図及び斜視図である。この半導体記憶装置は、互いに平行に配置された複数本のワード線WLと、これらワード線WLと交差し、且つ、互いに平行に配置された複数本のビット線BLとを有する。ワード線WLとビット線BLとの各交差部には、一端がビット線BLに他端がワード線WLにそれぞれ接続されたメモリセルMCが配置されている。このビット線BL、ワード線WL、及びメモリセルMCによりメモリセルアレイMAが構成される。
図2は、図1に示したメモリセルアレイMAの一部を示す斜視図である。メモリセルアレイMA内では、ワード線WLと、このワード線WLと交差するように配置されたビット線BLとの各交差部に、メモリセルMCが配置されている。メモリセルMCは、低抵抗状態と高抵抗状態の少なくとも2つの抵抗状態の間を遷移する可変抵抗素子VRと、非オーミック素子からなる選択素子、例えばダイオードDiとからなるユニポーラ型である。ただし、本発明はユニポーラ型のメモリセルMCに限定されるものではなく、バイポーラ型のメモリセルMCを有する半導体記憶装置にも適用可能である。また、可変抵抗素子VRとダイオードDiとの接続の順番や、ダイオードDiの極性等も図に示す実施の形態に限定されるものではない。
図1及び図2に示す本実施の形態の半導体記憶装置は、いわゆるクロスポイント型の構成となっている。クロスポイント型の構成の場合、ワード線WL及びビット線BLは単なるラインアンドスペースのパターンとなり、ワード線WLとビット線BLとは直交する位置関係で足りるため、ワード線WL方向及びビット線BL方向のずれを考慮する必要はない。従って、製造工程においてメモリセルアレイMA内の位置合せ精度を緩くすることができ、容易に製造することができる。
可変抵抗素子VRとしては、カルコゲナイド等のように結晶状態と非晶質状態の相転移により抵抗値を変化させるもの(PCRAM)、金属陽イオンを析出させて電極間に架橋(コンタクティングブリッジ)を形成したり、析出した金属をイオン化して架橋を破壊したりすることで抵抗値を変化させるもの(CBRAM)、電圧あるいは電流印加により抵抗値が変化するもの(ReRAM)(電極界面に存在する電荷トラップにトラップされた電荷の存在の有無により抵抗変化が起きるものと、酸素欠損等に起因する伝導パスの存在の有無により抵抗変化が起きるものとに大別される。)等を用いることができる。特に、ReRAMの場合、ZnMn2O4、NiO、TiO2、SrZrO3、Pr0.7Ca0.3MnO3等を用いることができる。
可変抵抗素子VRは、製造した直後には、抵抗値を変化させない定常的な高抵抗状態である。この状態の可変抵抗素子VRに対して5.5V〜6.5Vの電圧、1μA〜10μAの電流を20ms〜200ms程度の時間印加する動作を行う(フォーミング動作)。これにより、可変抵抗素子VRは高抵抗状態と低抵抗状態との間での遷移が可能となり、記憶素子としての機能を有することになる。
メモリセルMCに対するデータの書き込みは、メモリセルMCに4.5V〜6.0V程度の電圧を20ns−200ns程度の時間印加することにより行う。これにより、可変抵抗素子VRが高抵抗状態から低抵抗状態へと変化する(セット動作)。
一方、メモリセルMCに対するデータの消去は、セット動作後の低抵抗状態のメモリセルMCに対し、4.3V〜4.6V程度の電圧を10μs−100μs程度の時間印加することにより行う。これにより、可変抵抗素子VRが低抵抗状態から高抵抗状態へと変化する(リセット動作)。
メモリセルMCのリード動作は、メモリセルMCに2.5V程度の電圧を与え、可変抵抗素子VRを介して流れる電流をセンスアンプにてモニターすることにより行う。これにより、可変抵抗素子VRが低抵抗状態にあるか高抵抗状態にあるかを判定する。
セット動作・リセット動作を実行する際には、選択ビット線及び選択ワード線を介して、上記の所定の電圧値・パルス幅(パルス印加時間)のパルスを選択メモリセルMCに対して印加する。セット動作・リセット動作においては、選択メモリセルMCの抵抗状態を確実に変化させるため、パルス印加を複数回実行することができる。例えばリセット動作であれば、上述の電圧印加動作を繰り返して、メモリセルMCが高抵抗状態に遷移した際にリセットパルス印加動作を停止する。以下の本実施の形態の半導体記憶装置は、セット動作・リセット動作時にパルス印加を複数回行うものとして説明を行う。なお、パルス印加回数の最大値を40回とする。
メモリセルMCに対してセット動作・リセット動作が多数回繰り返されると、メモリセルMC内の可変抵抗素子VRの抵抗状態は次第に変化しにくくなる。特に、リセットパルスを印加しても高抵抗状態に変化しなくなるリセットフェイルが発生するおそれがある。例えば、40回のリセットパルス印加動作でも高抵抗状態に遷移しない場合、そのメモリセルMCはリセットフェイルであると判定される。
このリセットフェイルが発生したメモリセルMCに対して、通常のセット動作やリセット動作に用いるパルスよりも長いパルス幅を有するパルスを印加することにより、メモリセルMCを回復させることができる。メモリセルMCが回復するとは、メモリセルMC内の可変抵抗素子VRが高抵抗状態と低抵抗状態とを遷移することが可能となり、記憶素子としての機能を再び有することをいう。メモリセルMCに対する回復動作は、リセットフェイルと判定されたメモリセルMCに対し、4.3V〜4.6V程度の電圧を1ms−700ms程度の時間印加することにより行う。これにより、可変抵抗素子VRが高抵抗状態へと変化するとともに、高抵抗状態と低抵抗状態とを遷移することが可能となる。以下、このメモリセルMCを回復させる動作のことを救済動作という。この救済動作により、メモリセルMCの寿命を延ばすことができ、半導体記憶装置の信頼性を高めることができる。
次に、この救済動作を行うために用いられる本実施の形態の半導体記憶装置の制御回路等の構成について説明する。
図3は、本実施の形態に係る半導体記憶装置の構成を示すブロック図である。半導体記憶装置は、上述のワード線WL、ビット線BL、及びメモリセルMCを有するメモリセルアレイMAを備える。また半導体記憶装置は、ワード線WLを選択駆動するロウデコーダ10、ビット線BLを選択駆動するカラムデコーダ20、及び半導体記憶装置の動作を制御する制御回路30を備える。制御回路30には、メモリセルアレイMA中の読み書きを行うメモリセルMCを選択するためのアドレス信号及び選択メモリセルMCに書き込むデータが外部から入力される。制御回路30は、このアドレス信号及びデータに基づき選択メモリセルMCに対する動作を制御する。パルス回路40は、セット動作、リセット動作、リード動作及び救済動作のそれぞれに対応した所定の電圧値・パルス幅を有するパルスを、制御回路30を介してロウデコーダ10及びカラムデコーダ20に供給する。
図3は、本実施の形態に係る半導体記憶装置の構成を示すブロック図である。半導体記憶装置は、上述のワード線WL、ビット線BL、及びメモリセルMCを有するメモリセルアレイMAを備える。また半導体記憶装置は、ワード線WLを選択駆動するロウデコーダ10、ビット線BLを選択駆動するカラムデコーダ20、及び半導体記憶装置の動作を制御する制御回路30を備える。制御回路30には、メモリセルアレイMA中の読み書きを行うメモリセルMCを選択するためのアドレス信号及び選択メモリセルMCに書き込むデータが外部から入力される。制御回路30は、このアドレス信号及びデータに基づき選択メモリセルMCに対する動作を制御する。パルス回路40は、セット動作、リセット動作、リード動作及び救済動作のそれぞれに対応した所定の電圧値・パルス幅を有するパルスを、制御回路30を介してロウデコーダ10及びカラムデコーダ20に供給する。
図4A及び図4Bは、パルス回路40の構成を示すブロック図及びパルス回路40により生成されて動作に用いられるパルス波形を示す図である。
図4Aに示すように、パルス回路40は、所定の周期で発振するクロック信号を発生させるクロック回路41、クロック信号の発振回数を計数するカウンタ42、及び所定の電圧値及びパルス幅のパルスを発生させるパルス発生回路43を備える。パルス発生回路43は、通常のセット動作やリセット動作等に用いる比較的パルス幅が短いパルスと、救済動作に用いるパルス幅が長いパルスとの双方を発生させることができるように構成される。パルス幅は、カウンタ42がクロック信号の発振回数を計数する時間に基づいて決定される。
図4Aに示すように、パルス回路40は、所定の周期で発振するクロック信号を発生させるクロック回路41、クロック信号の発振回数を計数するカウンタ42、及び所定の電圧値及びパルス幅のパルスを発生させるパルス発生回路43を備える。パルス発生回路43は、通常のセット動作やリセット動作等に用いる比較的パルス幅が短いパルスと、救済動作に用いるパルス幅が長いパルスとの双方を発生させることができるように構成される。パルス幅は、カウンタ42がクロック信号の発振回数を計数する時間に基づいて決定される。
図4Bに示すように、セット動作やリセット動作等に用いるパルスを発生させる場合、クロック信号が例えば5〜10回発振したことをカウンタ42が計数する時間をパルス幅とする。以下、このセット動作やリセット動作等に用いる比較的パルス幅が短いパルスのことをACパルスという。救済動作に用いるパルス幅が長いパルスを発生させる場合、クロック信号が例えば1000回発振したことをカウンタ42が計数する時間をパルス幅とする。以下、この救済動作に用いる比較的パルス幅が長いパルスのことをDCパルスという。
また、図3に示すように半導体記憶装置は、フェイルビットアドレス格納キャッシュ50を備える。キャッシュ50には、複数回(例えば40回)のリセットパルス印加によっても高抵抗状態に遷移しなかったメモリセルMC(すなわちリセットフェイルのメモリセルMC)のメモリセルアレイMA内でのアドレスが格納される。このキャッシュ50内に格納されたアドレスに基づいて、リセットフェイルのメモリセルMCに救済動作を実行することができる。制御回路30は、メモリセルMCがリセットフェイルであるか否かの判定、リセットフェイルであるメモリセルMCのアドレスのキャッシュ50への送付、及び動作に必要なパルス生成等の制御も行うことができるように構成されている。
[第1の実施の形態に係る半導体記憶装置の動作]
次に、このように構成された本実施の形態の半導体記憶装置の動作について説明する。図5は、本実施の形態に係る半導体記憶装置の動作を説明するフローチャートである。
次に、このように構成された本実施の形態の半導体記憶装置の動作について説明する。図5は、本実施の形態に係る半導体記憶装置の動作を説明するフローチャートである。
まず、製造直後の半導体記憶装置の各メモリセルMCにフォーミング動作を実行して、記憶素子としての機能を有するようにする(ステップS1)。動作中のメモリセルMCは低抵抗状態(セット状態)又は高抵抗状態(リセット状態)のいずれかの状態となる(ステップS2、S3)。半導体記憶装置に保持されるデータに基づいて、低抵抗状態(セット状態)のメモリセルMCに対してリセット動作が、高抵抗状態(リセット状態)のメモリセルMCに対してセット動作が実行される(ステップS4、S5)。このセット動作・リセット動作には上述のパルス回路40で生成されたパルス幅の短いパルス(ACパルス)が用いられる。
リセット動作において、メモリセルMCに対するリセットパルス印加が規定の回数に到達するまでパルス印加が繰り返される。メモリセルMCが高抵抗状態に変化した場合、パルス印加が停止される。規定の回数(例えば40回)のリセットパルス印加動作でもメモリセルMCが高抵抗状態に遷移しない場合、そのメモリセルMCはリセットフェイルであると判定される(ステップS6)。リセットフェイルであると判定されたメモリセルMCに対しては、リセットパルス印加に引き続いて救済動作が実行される(ステップS7)。本実施の形態の半導体記憶装置の動作では、リセットフェイルと判定されたメモリセルMCのみに救済動作を実行する。この救済動作には、上述のパルス回路40で生成されたパルス幅の長いパルス(DCパルス)が用いられる。救済動作のパルス印加によりメモリセルMCが高抵抗状態に遷移したか否かを判定する(ステップS8)。メモリセルMCが高抵抗状態に遷移した場合、そのメモリセルMCは通常の動作(ステップS2〜S5)に復帰する。救済動作によってもメモリセルMCが高抵抗状態に遷移しない場合、そのメモリセルMCは機能しなくなったものと判定され、その後の動作から除外される(ステップS9)。
[第1の実施の形態に係る半導体記憶装置の効果]
本実施の形態の半導体記憶装置は、通常のリセット動作を実行した際に、リセットフェイルと判定されたメモリセルMCのみに救済動作を実行する。救済動作に用いるパルスは通常動作に用いるパルスよりも2桁〜3桁程度パルス幅が長いパルスであり、救済動作には通常動作よりもかなり長い時間が必要となる。そのため、図5のステップS6においてリセットフェイルであると判定されたメモリセルMCは、そのまま動作から除外されていた(破線矢印参照)。リセットフェイルのメモリセルMCに対して救済動作を行う場合でも、メモリセルアレイMAへのアクセス回数等の既定の条件に基づいて救済動作を行うこととすると、必要のないメモリセルMCにまで救済動作が実行されて半導体記憶装置の動作時間が不要に延びるおそれがあった。
本実施の形態の半導体記憶装置は、通常のリセット動作を実行した際に、リセットフェイルと判定されたメモリセルMCのみに救済動作を実行する。救済動作に用いるパルスは通常動作に用いるパルスよりも2桁〜3桁程度パルス幅が長いパルスであり、救済動作には通常動作よりもかなり長い時間が必要となる。そのため、図5のステップS6においてリセットフェイルであると判定されたメモリセルMCは、そのまま動作から除外されていた(破線矢印参照)。リセットフェイルのメモリセルMCに対して救済動作を行う場合でも、メモリセルアレイMAへのアクセス回数等の既定の条件に基づいて救済動作を行うこととすると、必要のないメモリセルMCにまで救済動作が実行されて半導体記憶装置の動作時間が不要に延びるおそれがあった。
これに対し、本実施の形態の半導体記憶装置はメモリセルMCがリセットフェイルと判定されるまでは救済動作は実行されない。また、リセットフェイルと判定されたメモリセルMCのみに救済動作が実行される。本実施の形態の半導体記憶装置によれば不要な救済動作を実行することがなく、通常動作に与える影響を低減しつつ、リセットフェイルが発生したメモリセルMCを回復させることができる。
(第2の実施の形態)
次に、本発明の第2の実施の形態の半導体記憶装置について説明する。本実施の形態の半導体記憶装置において、メモリセルアレイMA、ロウデコーダ10、カラムデコーダ20、制御回路30、パルス回路40、キャッシュ50等の構成は、上述の第1の実施の形態の半導体記憶装置と同様である。第1の実施の形態と同一の構成を有する箇所には、図面において同一の符号を付して重複する説明を省略する。
次に、本発明の第2の実施の形態の半導体記憶装置について説明する。本実施の形態の半導体記憶装置において、メモリセルアレイMA、ロウデコーダ10、カラムデコーダ20、制御回路30、パルス回路40、キャッシュ50等の構成は、上述の第1の実施の形態の半導体記憶装置と同様である。第1の実施の形態と同一の構成を有する箇所には、図面において同一の符号を付して重複する説明を省略する。
[第2の実施の形態に係る半導体記憶装置の動作]
本実施の形態の半導体記憶装置の動作について説明する。図6及び図7は、本実施の形態に係る半導体記憶装置の動作を説明するブロック図である。
第1の実施の形態の半導体記憶装置は、リセットフェイルと判定されたメモリセルMCに対して、通常のリセット動作に続けて救済動作を実行していた。これに対し、第2の実施の形態の半導体記憶装置は、リセットフェイルと判定されたメモリセルMCに対する救済動作は半導体記憶装置の待機状態のときに行う。ここで、待機状態とは、半導体記憶装置の電源は入っているが、メモリセルアレイMAに対するセット動作、リセット動作及びリード動作は実行されていない状態のことをいう。
本実施の形態の半導体記憶装置の動作について説明する。図6及び図7は、本実施の形態に係る半導体記憶装置の動作を説明するブロック図である。
第1の実施の形態の半導体記憶装置は、リセットフェイルと判定されたメモリセルMCに対して、通常のリセット動作に続けて救済動作を実行していた。これに対し、第2の実施の形態の半導体記憶装置は、リセットフェイルと判定されたメモリセルMCに対する救済動作は半導体記憶装置の待機状態のときに行う。ここで、待機状態とは、半導体記憶装置の電源は入っているが、メモリセルアレイMAに対するセット動作、リセット動作及びリード動作は実行されていない状態のことをいう。
図6に示す半導体記憶装置は、通常の書き込み/読み出し動作時の状態を表している。通常の書き込み/読み出し動作は、上述のセット動作、リセット動作及びリード動作のことであり、この動作に必要なパルス電圧・パルス幅等は第1の実施の形態と同様である。
通常の書き込み/読み出し動作状態と待機状態との切り替えは、2つの信号(救済信号及びリクエスト信号)により制御される。救済信号は制御回路30から外部へと出力される信号であり、リクエスト信号は外部から制御回路30へと入力される信号である。制御回路30は、リセットフェイルのメモリセルMCに対して救済動作を実行している際に救済信号を“H”状態にする。また、制御回路30は、メモリセルMCに対して救済動作を行っておらず、通常の書き込み/読み出し動作を実行可能な場合には救済信号を“L”状態にする。通常の書き込み/読み出し動作が実行される際には、リクエスト信号が“H”状態になるとともに、書き込まれるべきデータやアドレス等が外部から制御回路30に入力される。また通常の書き込み/読み出し動作が実行されないときには外部からのリクエスト信号は“L”状態になる。
通常の書き込み/読み出し動作状態と待機状態との切り替えは、2つの信号(救済信号及びリクエスト信号)により制御される。救済信号は制御回路30から外部へと出力される信号であり、リクエスト信号は外部から制御回路30へと入力される信号である。制御回路30は、リセットフェイルのメモリセルMCに対して救済動作を実行している際に救済信号を“H”状態にする。また、制御回路30は、メモリセルMCに対して救済動作を行っておらず、通常の書き込み/読み出し動作を実行可能な場合には救済信号を“L”状態にする。通常の書き込み/読み出し動作が実行される際には、リクエスト信号が“H”状態になるとともに、書き込まれるべきデータやアドレス等が外部から制御回路30に入力される。また通常の書き込み/読み出し動作が実行されないときには外部からのリクエスト信号は“L”状態になる。
図6に示す半導体記憶装置は、救済信号が“L”状態であり、リクエスト信号が“H”状態であるため、通常の書き込み/読み出し動作が実行される。書き込まれるべきデータやアドレス等が外部から入力されるとともに、パルス回路40からは通常の書き込み/読み出し動作に用いられるACパルスが供給される。ここで、リセット動作において、規定の回数(例えば40回)のリセットパルス印加でもメモリセルMCが高抵抗状態に遷移しない場合、そのメモリセルMCはリセットフェイルであると判定される。本実施の形態の半導体記憶装置において、メモリセルMCがリセットフェイルであると判定された場合、そのメモリセルMCのメモリセルアレイMA内のアドレスがキャッシュ50に保持される。
図7に示す半導体記憶装置は、救済信号が“H”状態であり、リクエスト信号が“L”状態であるため、救済動作が実行される。本実施の形態の半導体記憶装置では、キャッシュ50からリセットフェイルと判定されたメモリセルMCのアドレスが入力されるとともに、パルス回路40からは救済動作に用いられるDCパルスが供給される。そして、リセットフェイルと判定されたメモリセルMCに対して救済動作が実行される。メモリセルMCが記憶素子として再び機能するようになった場合、そのメモリセルMCのアドレスがキャッシュ50から消去される。ここで、キャッシュ50にアドレスが保持された複数のメモリセルMCに対して同時に救済動作を実行しても良い。
なお、救済信号及びリクエスト信号のいずれも“L”状態であった場合は、救済動作及び通常の書き込み/読み出し動作のいずれも実行されていない状態である。また、救済動作を実行している途中に書き込み/読み出し動作を指示するリクエスト信号が入力された場合、救済信号及びリクエスト信号のいずれも“H”状態となる。この場合、制御回路30は直ちに救済動作を停止して救済信号を“L”状態にするとともに、書き込み/読み出し動作を実行する。
[第2の実施の形態に係る半導体記憶装置の効果]
本実施の形態の半導体記憶装置は、リセットフェイルと判定されたメモリセルMCに対する救済動作は待機状態のときに行う。リセット動作に続けて救済動作を実行する場合、通常のリセット動作を実行しているにも関らず一時的に半導体記憶装置の動作速度が遅くなることになる。これに対し、本実施の形態の半導体記憶装置は待機状態となるまでは救済動作は実行されず、通常の書き込み/読み出し動作中に救済動作が割り込むことがない。そのため、通常動作に与える影響を相当程度低減することができる。また、リセットフェイルと判定された複数個のメモリセルMCに同時に救済動作を実行すれば、救済動作に必要な時間を短縮することも可能となる。
本実施の形態の半導体記憶装置は、リセットフェイルと判定されたメモリセルMCに対する救済動作は待機状態のときに行う。リセット動作に続けて救済動作を実行する場合、通常のリセット動作を実行しているにも関らず一時的に半導体記憶装置の動作速度が遅くなることになる。これに対し、本実施の形態の半導体記憶装置は待機状態となるまでは救済動作は実行されず、通常の書き込み/読み出し動作中に救済動作が割り込むことがない。そのため、通常動作に与える影響を相当程度低減することができる。また、リセットフェイルと判定された複数個のメモリセルMCに同時に救済動作を実行すれば、救済動作に必要な時間を短縮することも可能となる。
以上、本発明の実施の形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、種々の変更、追加、組み合わせ等が可能である。例えば、上述の実施の形態では、パルス回路40により生成されるパルス幅は、ACパルスとDCパルスとで2桁程度違っているものとして説明したが、パルス幅は各動作に必要なパルス幅として任意に設定することが可能である。また、実施の形態では、リセット動作時にメモリセルが高抵抗状態に変化しなくなるリセットフェイルを例として説明した。しかし、本発明は、セット動作時にセットパルスを印加しても低抵抗状態に変化しなくなったメモリセルMCに対して救済動作を実行する場合にも適用することが可能である。
10・・・ロウデコーダ、 20・・・カラムデコーダ、 30・・・制御回路、 40・・・パルス回路、 41・・・クロック回路、 42・・・カウンタ、 43・・・パルス発生回路、 50・・・フェイルビットアドレス格納キャッシュ、 MC・・・メモリセル、 VR・・・可変抵抗素子、 Di・・・ダイオード、 WL・・・ワード線、 BL・・・ビット線、 MA・・・メモリセルアレイ。
Claims (5)
- 整流素子と可変抵抗素子とを直列接続してなるメモリセルが複数の第1配線及び複数の第2配線の交差部に配置されたメモリセルアレイと、
選択された前記第1配線及び選択された前記第2配線の交差部に配置された選択メモリセルに所定の電位差をかけて抵抗状態を遷移させるため、選択された前記第1配線及び選択された前記第2配線に複数回の第1のパルス電圧を印加する制御回路とを備え、
前記制御回路は、
前記選択メモリセルの抵抗状態を遷移させるため前記第1のパルス電圧を複数回印加するとともに、
所定回数の前記第1のパルス電圧の印加によっても抵抗状態が遷移しなかった前記選択メモリセルに、前記第1のパルス電圧印加に続いて、前記第1のパルス電圧よりパルス幅の長い第2のパルス電圧を印加する救済動作を実行する
ことを特徴とする半導体記憶装置。 - 前記可変抵抗素子は、低抵抗状態と高抵抗状態の少なくとも2つの抵抗状態を有し、
前記第1のパルス電圧の印加は、前記選択メモリセルの前記可変抵抗素子を低抵抗状態から高抵抗状態へと遷移させる動作である
ことを特徴とする請求項1記載の半導体記憶装置。 - 整流素子と可変抵抗素子とを直列接続してなるメモリセルが複数の第1配線及び複数の第2配線の交差部に配置されたメモリセルアレイと、
選択された前記第1配線及び選択された前記第2配線の交差部に配置された選択メモリセルに所定の電位差をかけて抵抗状態を遷移させるため、選択された前記第1配線及び選択された前記第2配線に複数回の第1のパルス電圧を印加する制御回路とを備え、
前記制御回路は、
前記選択メモリセルの抵抗状態を遷移させるため前記第1のパルス電圧を複数回印加するとともに、
所定回数の前記第1のパルス電圧の印加によっても抵抗状態が遷移しなかった前記選択メモリセルに、前記メモリセルアレイ内の前記メモリセルへ前記第1のパルス電圧を印加していない待機状態のときに、前記第1のパルス電圧よりパルス幅の長い第2のパルス電圧を印加する救済動作を実行する
ことを特徴とする半導体記憶装置。 - 所定回数の前記第1のパルス電圧の印加によっても抵抗状態が遷移しなかった前記選択メモリセルのアドレスを保持するフェイルビットアドレス格納キャッシュをさらに備える
ことを特徴とする請求項3記載の半導体記憶装置。 - 前記可変抵抗素子は、低抵抗状態と高抵抗状態の少なくとも2つの抵抗状態を有し、
前記第1のパルス電圧印加は、前記選択メモリセルの前記可変抵抗素子を低抵抗状態から高抵抗状態へと遷移させる動作である
ことを特徴とする請求項3又は4記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054025A JP2011187144A (ja) | 2010-03-11 | 2010-03-11 | 半導体記憶装置 |
US13/043,681 US8488366B2 (en) | 2010-03-11 | 2011-03-09 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054025A JP2011187144A (ja) | 2010-03-11 | 2010-03-11 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011187144A true JP2011187144A (ja) | 2011-09-22 |
Family
ID=44559840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010054025A Pending JP2011187144A (ja) | 2010-03-11 | 2010-03-11 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8488366B2 (ja) |
JP (1) | JP2011187144A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109010A (ja) * | 2010-11-18 | 2012-06-07 | Grandis Inc | メモリ書込みエラー訂正回路 |
JP5209151B1 (ja) * | 2011-08-11 | 2013-06-12 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子の書き込み方法 |
WO2013140754A1 (ja) * | 2012-03-23 | 2013-09-26 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 |
WO2016035451A1 (ja) * | 2014-09-03 | 2016-03-10 | ソニー株式会社 | 記憶制御装置、記憶装置、および、記憶制御方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8804399B2 (en) * | 2012-03-23 | 2014-08-12 | Micron Technology, Inc. | Multi-function resistance change memory cells and apparatuses including the same |
US9142290B2 (en) | 2013-03-29 | 2015-09-22 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor device and method for driving same |
JP2014211937A (ja) | 2013-04-03 | 2014-11-13 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 |
KR102142590B1 (ko) * | 2014-06-16 | 2020-08-07 | 삼성전자 주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법 |
CN109147844B (zh) * | 2017-06-19 | 2021-06-08 | 华邦电子股份有限公司 | 电阻式存储器及其电阻式存储单元的恢复电阻窗口方法 |
US10263039B2 (en) * | 2017-06-26 | 2019-04-16 | Micron Technology, Inc. | Memory cells having resistors and formation of the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007004849A (ja) * | 2005-06-21 | 2007-01-11 | Sony Corp | 記憶装置及び記憶装置の駆動方法 |
JP2008171541A (ja) * | 2007-01-12 | 2008-07-24 | Ind Technol Res Inst | 相変化メモリの駆動方法とシステム |
WO2009013819A1 (ja) * | 2007-07-25 | 2009-01-29 | Renesas Technology Corp. | 半導体記憶装置 |
WO2009145308A1 (ja) * | 2008-05-30 | 2009-12-03 | 日本電気株式会社 | 半導体装置、素子再生回路および素子再生方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100794654B1 (ko) * | 2005-07-06 | 2008-01-14 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 프로그램 방법 |
JP4594878B2 (ja) * | 2006-02-23 | 2010-12-08 | シャープ株式会社 | 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置 |
JP5159224B2 (ja) | 2007-09-21 | 2013-03-06 | 株式会社東芝 | 抵抗変化メモリ装置 |
-
2010
- 2010-03-11 JP JP2010054025A patent/JP2011187144A/ja active Pending
-
2011
- 2011-03-09 US US13/043,681 patent/US8488366B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007004849A (ja) * | 2005-06-21 | 2007-01-11 | Sony Corp | 記憶装置及び記憶装置の駆動方法 |
JP2008171541A (ja) * | 2007-01-12 | 2008-07-24 | Ind Technol Res Inst | 相変化メモリの駆動方法とシステム |
WO2009013819A1 (ja) * | 2007-07-25 | 2009-01-29 | Renesas Technology Corp. | 半導体記憶装置 |
WO2009145308A1 (ja) * | 2008-05-30 | 2009-12-03 | 日本電気株式会社 | 半導体装置、素子再生回路および素子再生方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109010A (ja) * | 2010-11-18 | 2012-06-07 | Grandis Inc | メモリ書込みエラー訂正回路 |
JP5209151B1 (ja) * | 2011-08-11 | 2013-06-12 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子の書き込み方法 |
WO2013140754A1 (ja) * | 2012-03-23 | 2013-09-26 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 |
JP5400253B1 (ja) * | 2012-03-23 | 2014-01-29 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 |
US9202565B2 (en) | 2012-03-23 | 2015-12-01 | Panasonic Intellectual Property Management Co., Ltd. | Write method for writing to variable resistance nonvolatile memory element and variable resistance nonvolatile memory device |
WO2016035451A1 (ja) * | 2014-09-03 | 2016-03-10 | ソニー株式会社 | 記憶制御装置、記憶装置、および、記憶制御方法 |
US10338984B2 (en) | 2014-09-03 | 2019-07-02 | Sony Corporation | Storage control apparatus, storage apparatus, and storage control method |
Also Published As
Publication number | Publication date |
---|---|
US20110222331A1 (en) | 2011-09-15 |
US8488366B2 (en) | 2013-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011187144A (ja) | 半導体記憶装置 | |
JP5300709B2 (ja) | 半導体記憶装置 | |
US8493770B2 (en) | Non-volatile semiconductor storage device with concurrent read operation | |
JP5121864B2 (ja) | 不揮発性半導体記憶装置 | |
JP5229742B2 (ja) | 半導体記憶装置 | |
US8422269B2 (en) | Semiconductor memory device | |
US8331177B2 (en) | Resistance semiconductor memory device having a bit line supplied with a compensating current based on a leak current detected during a forming operation | |
JP2009230796A (ja) | 半導体記憶装置及び半導体記憶システム | |
JP2010033674A (ja) | 半導体記憶装置 | |
JP2009193629A (ja) | 不揮発性半導体記憶装置のデータ書き込み方法 | |
JP2012038387A (ja) | 半導体記憶装置 | |
JP2010218603A (ja) | 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法 | |
JP2010218616A (ja) | 半導体記憶装置 | |
JPWO2013021648A1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法 | |
JP5209013B2 (ja) | 不揮発性半導体記憶装置 | |
JP6202576B2 (ja) | 不揮発性記憶装置およびその制御方法 | |
US8503255B2 (en) | Semiconductor storage device including plural clock oscillator circuits operating at different frequencies | |
JP2012069217A (ja) | 不揮発性半導体記憶装置 | |
JP5322974B2 (ja) | 半導体記憶装置 | |
JP2014154200A (ja) | 半導体記憶装置、及びそのデータ制御方法 | |
JP5044669B2 (ja) | 半導体記憶装置 | |
JP2010123820A (ja) | 半導体記憶装置 | |
US8861265B2 (en) | Semiconductor storage device and data control method thereof | |
JP5159847B2 (ja) | 抵抗変化メモリ装置 | |
JP5634367B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121016 |