KR100794654B1 - 상 변화 메모리 장치 및 그것의 프로그램 방법 - Google Patents

상 변화 메모리 장치 및 그것의 프로그램 방법 Download PDF

Info

Publication number
KR100794654B1
KR100794654B1 KR1020050060848A KR20050060848A KR100794654B1 KR 100794654 B1 KR100794654 B1 KR 100794654B1 KR 1020050060848 A KR1020050060848 A KR 1020050060848A KR 20050060848 A KR20050060848 A KR 20050060848A KR 100794654 B1 KR100794654 B1 KR 100794654B1
Authority
KR
South Korea
Prior art keywords
pulse
state
memory cell
phase change
program
Prior art date
Application number
KR1020050060848A
Other languages
English (en)
Other versions
KR20070005823A (ko
Inventor
김혜진
김두응
이광진
노유환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050060848A priority Critical patent/KR100794654B1/ko
Priority to US11/301,322 priority patent/US7486536B2/en
Priority to JP2005367139A priority patent/JP2007018681A/ja
Priority to CN2005101362513A priority patent/CN1892889B/zh
Priority to DE102005063287.4A priority patent/DE102005063287B4/de
Publication of KR20070005823A publication Critical patent/KR20070005823A/ko
Application granted granted Critical
Publication of KR100794654B1 publication Critical patent/KR100794654B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

본 발명은 상 변화 메모리 장치 및 그것의 프로그램 방법에 관한 것이다. 본 발명에 따른 상 변화 메모리 장치는 멀티 상태(multi_state)를 갖는 메모리 셀과 메모리 셀에 전류 펄스를 제공하는 프로그램 펄스 발생회로를 포함한다. 프로그램 펄스 발생회로는 제 1 펄스를 인가하여 메모리 셀을 리셋 상태 또는 셋 상태로 초기화한 다음에, 메모리 셀이 멀티 상태 중 어느 하나의 상태를 갖도록 제 2 펄스를 제공한다. 본 발명에 의하면, 메모리 셀을 리셋 상태 또는 셋 상태로 초기화한 다음에 원하는 상태로 프로그램하기 때문에 이전 상태의 영향을 받지 않고 정확하게 프로그램할 수 있다.

Description

상 변화 메모리 장치 및 그것의 프로그램 방법 {PHASE CHANGE MEMORY DEVICE AND PROGRAM METHOD THEREOF}
도 1은 상 변화 메모리 장치의 메모리 셀을 보여준다.
도 2는 상 변화 물질의 특성을 설명하기 위한 그래프이다.
도 3은 종래 기술에 따른 멀티 레벨 셀을 갖는 상 변화 메모리 장치의 프로그램 방법을 설명하기 위한 그래프이다.
도 4는 본 발명의 실시예에 따른 상 변화 메모리 장치를 보여주는 회로도이다.
도 5는 도 4에 도시된 상 변화 물질(GST)의 멀티 상태를 보여준다.
도 6 및 도 7은 본 발명에 따른 상 변화 메모리 장치의 프로그램 방법을 설명하기 위한 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
500: 상 변화 메모리 장치 510: 메모리 셀
520: 가변 저항체 530: 프로그램 펄스 발생회로
본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 상세하게는 상 변화 메모리 장치(phase change memory device) 및 그것의 프로그램 방법에 관한 것이다.
랜덤 액세스(random access)가 가능하고 고집적 및 대용량을 실현할 수 있는 반도체 메모리 장치의 수요는 날로 증가하고 있다. 그러한 반도체 메모리 장치로는, 현재 휴대용 전자기기 등에 주로 사용되는 플래시 메모리(flash memory)가 대표적이다. 그 외에 디램(DRAM)의 커패시터를 불휘발성을 지닌 물질로 대체한 반도체 메모리 장치들이 등장하고 있다. 강유전체 커패시터를 이용한 강유전체 램(ferroelectric RAM; FRAM), 티엠알(TMR; tunneling magneto-resistive) 막을 이용한 마그네틱 램(magnetic RAM; MRAM), 그리고 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device) 등이 있다. 특히, 상 변화 메모리 장치는 불휘발성 메모리 장치이며, 그 제조과정이 비교적 간단하고, 저가로 대용량의 메모리를 구현할 수 있다.
도 1은 상 변화 메모리 장치의 메모리 셀을 보여준다. 도 1을 참조하면, 상 변화 메모리 장치의 메모리 셀(10)은 가변 저항체(C)와 액세스 트랜지스터(M)로 구성된다.
가변 저항체(C)는 비트라인(BL)에 연결된다. 액세스 트랜지스터(M)는 가변 저항체(C)와 접지 사이에 연결된다. 액세스 트랜지스터(M)의 게이트에는 워드라인(WL)이 연결되어 있다. 워드라인(WL)에 소정의 전압이 인가되면, 액세스 트랜지스터(M)는 턴 온(turn on) 된다. 액세스 트랜지스터(M)가 턴 온(turn on) 되 면, 가변 저항체(C)는 비트라인(BL)을 통해 전류(Ic)를 공급받는다.
가변 저항체(C)는 상 변화 물질(phase change material)(도시되지 않음)을 포함한다. 상 변화 물질은 온도에 따라 2개의 안정된 상태, 즉 결정 상태(crystal state) 또는 비정질 상태(amorphous state)를 갖는다. 상 변화 물질은 비트라인(BL)을 통해 공급되는 전류(Ic)에 따라 결정 상태(crystal state) 또는 비정질 상태(amorphous state)로 변한다. 상 변화 메모리 장치는 상 변화 물질의 이러한 특성을 이용하여 데이터를 프로그램한다.
도 2는 상 변화 물질의 특성을 설명하기 위한 그래프이다. 도 2에서 참조 번호 1은 상 변화 물질이 비정질 상태(amorphous state)로 되기 위한 조건을 나타내며, 참조 번호 2는 결정 상태(crystal state)로 되기 위한 조건을 나타낸다.
도 2를 참조하면, 상 변화 물질(GST)은 전류 공급에 의해 T1 동안 용융 온도(melting temperature; Tm)보다 높은 온도로 가열한 뒤 급속히 냉각(quenching)하면 비정질 상태(amorphous state)로 된다. 비정질 상태는 보통 리셋 상태(reset state)라고 부르며, 데이터 '1'을 저장한다. 이와는 달리, 상 변화 물질은 결정화 온도(crystallization temperature; Tc)보다 높고 용융 온도(Tm)보다는 낮은 온도에서 T1 보다 긴 T2 동안 가열한 뒤 서서히 냉각하면 결정 상태(crystal state)로 된다. 결정 상태는 보통 셋 상태(set state)라고도 부르며, 데이터 '0'을 저장한다. 메모리 셀은 상 변화 물질의 비정질 양(amorphous volume)에 따라 저항(resistance)이 달라진다. 메모리 셀의 저항은 비정질 상태일 때 가장 높고, 결정 상태일 때 가장 낮다.
최근에는 하나의 메모리 셀에 2비트 이상의 데이터를 저장하는 기술이 개발되고 있다. 이러한 메모리 셀을 멀티 레벨 셀(Multi_Level Cell: MLC)이라 한다. 상 변화 메모리 장치에서, 멀티 레벨 셀은 리셋 상태와 셋 상태 사이에 중간 상태(intermediate states)를 더 갖는다. 멀티 레벨 셀을 갖는 상 변화 메모리 장치의 프로그램 방법은 미국특허 US 6625054(이하 '054 특허'라 함)에 게시되어 있다.
도 3은 종래 기술에 따른 멀티 레벨 셀을 갖는 상 변화 메모리 장치의 프로그램 방법을 설명하기 위한 그래프이다. 도 3에 도시된 프로그램 방법은 '054 특허'에 개시되어 있다. 도 3을 참조하면, 메모리 셀은 전류 펄스(current pulse)의 하강 시간에 따라 4개의 상태를 갖는다. 메모리 셀이 리셋 상태(reset state)에 있는 경우를 (1,1) 상태라 하고, 셋 상태(set state)에 있는 경우를 (0,0) 상태라고 한다. 메모리 셀은 (1,1) 상태와 (0,0) 상태 사이에 상 변화 물질의 비정질 양(amorphous volume)에 따라 (1,0) 상태와 (0,1) 상태를 더 갖는다.
'054 특허'에 의하면, 상 변화 메모리 장치는 메모리 셀에 공급되는 전류 펄스(current pulse)의 하강 시간(fall time)을 조절하여 하나의 메모리 셀에 2비트를 프로그램한다. '054 특허'는 전류 펄스의 하강 시간이 길어질수록 상 변화 물질의 비정질 양(amorphous volume)이 작아진다는 특성을 이용한 것이다.
그러나 '054 특허'는 메모리 셀에 전류 펄스를 인가할 때 이전 상태(previous state)에 따라 상 변화 물질의 비정질 양(amorphous volume)이 달라지는 문제점이 있다. 예를 들어, (1,0) 상태의 메모리 셀을 (0,1) 상태로 프로그램하는 경우와 (0,0) 상태의 메모리 셀을 (0,1) 상태로 프로그램하는 경우를 비교하여 보 면, 메모리 셀은 모두 (0,1) 상태로 프로그램되지만 이전 상태에 따라 상 변화 물질의 비정질 양(amorphous volume)이 달라질 수 있다. 이와 같은 현상이 반복되면 상 변화 메모리 장치는 상 변화 물질의 비정질 양에 따른 상태를 명확하게 구분할 수 없게 된다. 즉, 종래의 상 변화 메모리 장치는 이전 상태를 고려하지 않고 프로그램하기 때문에 정확한 프로그램을 할 수 없는 문제점을 갖는다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 멀티 레벨 셀을 갖는 상 변화 메모리 장치에서 이전 상태(previous state)에 관계없이 정확하게 프로그램할 수 있는 방법을 제공하는 데 있다.
본 발명의 다른 목적은 이전 상태에 관계없이 정확하게 프로그램할 수 있는 상 변화 메모리 장치를 제공하는 데 있다.
본 발명에 따른 상 변화 메모리 장치의 프로그램 방법은, 멀티 상태(multi_state)를 갖는 메모리 셀에 제 1 펄스를 인가하고; 상기 메모리 셀이 멀티 상태 중 어느 하나의 상태를 갖도록 제 2 펄스를 인가하되, 상기 제 2 펄스는 멀티 상태에 따라 서로 다른 파형을 갖는다. 상기 제 1 펄스는 상기 메모리 셀을 리셋 상태(reset state) 또는 셋 상태(set state)로 변환한다. 그리고 상기 제 2 펄스는 멀티 상태에 따라 하강 시간(fall time), 펄스 크기(amplitude), 또는 펄스 폭(duration)을 달리한다.
본 발명의 다른 측면에 따른 상 변화 메모리 장치의 프로그램 방법은, 프로 그램될 멀티 비트 데이터(multi_bit data)에 관계없이 메모리 셀을 제 1 상태로 초기화하는 단계; 및 상기 제 1 상태의 메모리 셀을 상기 프로그램될 멀티 비트 데이터에 대응하여 제 2 상태로 프로그램하는 단계를 포함한다. 예로서, 상기 제 1 상태는 리셋 상태 또는 셋 상태 중 어느 하나이다.
이 실시예에 있어서, 상기 초기화 단계는 상기 메모리 셀에 제 1 펄스를 인가하는 단계를 포함한다. 그리고 상기 프로그램 단계는 상기 제 1 상태의 메모리 셀에 제 2 펄스를 인가하는 단계를 포함한다. 상기 제 1 펄스는 상기 프로그램될 멀티 비트 데이터에 관계없이 동일한 파형을 갖는 반면에, 상기 제 2 펄스는 상기 프로그램될 멀티 비트 데이터에 따라 상이한 파형을 갖는다.
본 발명에 따른 상 변화 메모리 장치는, 멀티 상태(multi_state)를 갖는 메모리 셀; 및 상기 메모리 셀에 제 1 펄스를 인가하고, 상기 메모리 셀이 멀티 상태 중 어느 하나의 상태를 갖도록 제 2 펄스를 인가하는 프로그램 펄스 발생회로를 포함하되, 상기 제 2 펄스는 멀티 상태에 따라 서로 다른 파형을 갖는다. 상기 제 1 펄스는 상기 메모리 셀을 리셋 상태(reset state) 또는 셋 상태(set state)로 변환한다. 그리고 상기 제 2 펄스는 멀티 상태에 따라 하강 시간(fall time), 펄스 크기(amplitude), 또는 펄스 폭(duration)을 달리한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
도 4는 본 발명의 실시예에 따른 상 변화 메모리 장치를 보여주는 회로도이 다. 도 4를 참조하면, 상 변화 메모리 장치(500)는 메모리 셀(510)과 프로그램 펄스 발생회로(530)를 포함한다.
메모리 셀(510)은 가변 저항체(520)와 액세스 트랜지스터(M1)로 구성된다. 가변 저항체(520)는 비트라인(BL)에 연결된다. 액세스 트랜지스터(M1)는 가변 저항체(520)와 접지 사이에 연결된다. 액세스 트랜지스터(M1)의 게이트에는 워드라인(WL)이 연결되어 있다. 액세스 트랜지스터(M1)가 턴 온(turn on) 되면, 가변 저항체(520)는 비트라인(BL)을 통해 전류(Ic)를 공급받는다. 도 4에서 액세스 트랜지스터(M1)는 다이오드(diode) 형태로 구현될 수 있다. 이러한 변형예는 미국 '054 특허'에도 개시되어 있다.
도 4를 참조하면, 가변 저항체(520)는 상부전극(521), 상 변화 물질(522), 콘택트 플러그(524), 그리고 하부전극(525)을 포함한다. 상부전극(521)은 비트라인(BL)에 연결된다. 하부전극(525)은 콘택트 플러그(Contact Plug; CP)(524)와 액세스 트랜지스터(M1) 사이에 연결된다. 콘택트 플러그(524)는 도전성 물질(예컨대, TiN 등)로 형성되며, 히터 플러그(Heater Plug)라고도 부른다. 상 변화 물질(522)은 상부전극(521)과 콘택트 플러그(524) 사이에 있다.
상 변화 물질(522)의 상태는 공급되는 전류 펄스의 크기(amplitude), 폭(duration), 하강 시간(fall time) 등에 따라 바뀌게 된다. 도 4에서 빗금 친 부분(523)은 상 변화 물질의 비정질 양(amorphous volume)을 나타낸다. 비정질 상태(amorphous state)에서 결정 상태(crystal state)로 진행될수록 비정질 양은 적어진다.
메모리 셀(510)은 프로그램 펄스 발생회로(530)에서 제공하는 전류 펄스(current pulse)에 따라 2 이상의 상태를 가질 수 있다. 이를 멀티 상태(multi_state)라고 부른다. 메모리 셀(510)은 상 변화 물질(522)의 비정질 양(amorphous volume)에 따라 멀티 상태 중에서 어느 하나의 상태를 갖는다. 상 변화 물질(522)의 비정질 양(amorphous volume)에 따라 가변 저항체(520)의 저항(resistance)은 달라진다.
프로그램 펄스 발생회로(530)는 멀티 비트 데이터(multi_bit data)를 입력받고, 메모리 셀(510)에 두 개의 전류 펄스(current pulse)를 제공한다. 그러나 프로그램 펄스 발생회로(530)는 두 개 이상의 전류 펄스를 제공할 수도 있다. 제 1 펄스(531)는 상 변화 물질(522)을 리셋 상태(reset state) 또는 셋 상태(set state)로 초기화(initialize)하기 위한 신호이다. 제 1 펄스(531)는 입력된 데이터에 관계없이 동일한 파형을 갖는다. 그러나 제 2 펄스(532)는 입력된 데이터에 따라 서로 다른 파형을 갖는다. 제 2 펄스(532)는 메모리 셀(510)을 멀티 상태 중에서 어느 하나의 상태로 프로그램하기 위한 신호이다. 제 2 펄스(532)는 멀티 상태에 따라 하강 시간(fall time), 펄스 크기(amplitude), 또는 펄스 폭(duration) 등을 달리한다. 프로그램 펄스 발생회로(530)는 미국 '054 특허', 후술하는 도 6 및 도 7에 도시된 다양한 전류 펄스를 발생할 수 있다.
도 5는 도 4에 도시된 상 변화 물질(GST)의 멀티 상태를 보여준다. 도 5를 참조하면, 하나의 메모리 셀은 상 변화 물질(GST)의 상태에 따라 4개의 상태 중에서 어느 하나의 상태를 가지며, 2비트의 데이터를 저장한다.
(1,1) 데이터를 저장하는 상 변화 물질(GST)은 비정질 상태(amorphous state) 또는 리셋 상태(reset state) 또는 (1,1) 상태에 있다. (1,1) 상태는 비정질 양(amorphous volume)이 가장 크며, 가장 높은 저항을 갖는다. (0,0) 데이터를 저장하는 상 변화 물질(GST)은 결정 상태(crystal state) 또는 셋 상태(set state) 또는 (0,0) 상태에 있다. (0,0) 상태는 비정질 양(amorphous volume)이 거의 0에 가까우며, 가장 낮은 저항을 갖는다.
한편, (1,0) 데이터를 저장하는 상 변화 물질(GST)은 비정질 상태(amorphous state)와 결정 상태(crystal state)의 사이의 제 1 중간 상태(first intermediate state)에 있다. (1,0) 상태는 (1,1) 상태보다 더 적은 비정질 양(amorphous volume)과 더 작은 저항(resistance)을 갖는다. (0,1) 데이터를 저장하는 상 변화 물질(GST)은 비정질 상태(amorphous state)와 결정 상태(crystal state)의 사이의 제 2 중간 상태(second intermediate state)에 있다. (0,1) 상태는 (1,0) 상태보다 더 적은 비정질 양(amorphous volume)과 더 작은 저항(resistance)을 갖는다.
도 6 및 도 7은 도 5에 도시된 상 변화 메모리 장치의 프로그램 방법을 설명하기 위한 그래프이다. 도 6은 메모리 셀이 리셋 상태로 초기화되는 경우이고, 도 7은 셋 상태로 초기화되는 경우이다.
도 6은 메모리 셀이 리셋 상태로 초기화된 다음에, 프로그램되는 것을 보여준다. 도 6을 참조하면, 제 1 펄스는 동일한 파형을 갖지만, 제 2 펄스는 멀티 상태에 따라 서로 다른 파형을 갖는다. (a)는 제 2 펄스의 하강 시간(fall time)이 다른 경우이고, (b)는 제 2 펄스의 크기(amplitude)가 다른 경우이고, (c)는 제 2 펄스의 폭(duration)이 다른 경우이고, (d)는 제 2 펄스의 크기(amplitude)와 폭(duration)이 다른 경우이다.
도 6(a)를 참조하면, 제 1 펄스(100)는 멀티 상태에 관계없이 동일하며, 제 2 펄스(101, 102, 103, 104)는 멀티 상태에 따라 하강 시간(fall time)을 달리한다. 여기에서 하강 시간(fall time)은 전류(Ic)가 최대 레벨(maximum level)에서 최소 레벨(minimum level)로 떨어지는데 걸린 시간이다. 도 2에서 보는 바와 같이, 상 변화 물질(GST)은 냉각 시간(quenching time)에 따라 비정질 양(amorphous volume)이 바뀐다. 따라서 메모리 셀에 제공되는 제 2 펄스의 하강 시간을 조절하면, 메모리 셀을 원하는 상태로 프로그램할 수 있다.
제 1 펄스(100)는 이전 상태(previous state)에 관계없이 메모리 셀을 리셋 상태로 초기화한다. 제 2 펄스(101, 102, 103, 104)는 멀티 상태에 따라 하강 시간을 달리하여 메모리 셀을 원하는 상태로 프로그램한다. 제 2 펄스(101)는 거의 0에 가까운 하강 시간을 갖는다. 제 2 펄스(101)가 메모리 셀에 인가되면, 메모리 셀은 (1,1) 상태로 프로그램된다. 제 2 펄스(102)는 T1-T0의 하강 시간을 갖는다. 제 2 펄스(102)가 메모리 셀에 인가되면, 메모리 셀은 (1,0) 상태로 프로그램된다. 제 2 펄스(103)는 T2-T0의 하강 시간을 갖는다. 여기에서 T2-T0 시간은 T1-T0 시간보다 더 길다. 제 2 펄스(103)가 메모리 셀에 인가되면, 메모리 셀은 (0,1) 상태로 프로그램된다. 제 2 펄스(104)는 T3-T0의 하강 시간을 갖는다. 여기에서 T3-T0 시간은 T2-T0 시간보다 더 길다. 제 2 펄스(104)가 메모리 셀에 인가되면, 메모리 셀은 (0,0) 상태로 프로그램된다. 하강 시간을 달리하는 제 2 펄스는 도 3('054 특허') 에 도시된 바와 같이 더 많은 실시예를 가질 수 있다.
도 6(b)를 참조하면, 제 1 펄스(200)는 멀티 상태에 관계없이 동일하며, 제 2 펄스(201, 202, 203, 204)는 멀티 상태에 따라 펄스 크기(pulse amplitude)를 달리한다. 여기에서 펄스 크기라 함은 전류(Ic)의 최대 레벨(maximum level)을 의미한다. 도 2에서 보는 바와 같이, 상 변화 물질(GST)은 온도(temperature)에 따라 비정질 양(amorphous volume)이 바뀐다. 따라서 메모리 셀에 제공되는 제 2 펄스의 크기를 조절하면, 메모리 셀을 원하는 상태로 프로그램할 수 있다.
제 1 펄스(200)는 이전 상태(previous state)에 관계없이 메모리 셀을 리셋 상태로 초기화한다. 제 2 펄스(201, 202, 203, 204)는 멀티 상태에 따라 그 크기를 달리하여 메모리 셀을 원하는 상태로 프로그램한다. 예를 들면, 제 2 펄스(201)는 I0의 크기를 갖는다. 제 2 펄스(201)가 메모리 셀에 인가되면, 메모리 셀은 (1,1) 상태로 프로그램된다. 제 2 펄스(202)는 I1의 크기를 갖는다. 여기에서 I1은 I0보다 작다. 제 2 펄스(202)가 메모리 셀에 인가되면, 메모리 셀은 (1,0) 상태로 프로그램된다. 제 2 펄스(203)는 I2의 크기를 갖는다. 여기에서 I2는 I1보다 작다. 제 2 펄스(203)가 메모리 셀에 인가되면, 메모리 셀은 (0,1) 상태로 프로그램된다. 그리고 제 2 펄스(204)는 I3의 크기를 갖는다. 여기에서 I3은 I2보다 작다. 제 2 펄스(204)가 메모리 셀에 인가되면, 메모리 셀은 (0,0) 상태로 프로그램된다.
도 6(c)를 참조하면, 제 1 펄스(300)는 멀티 상태에 관계없이 동일하며, 제 2 펄스(301, 302, 303, 304)는 멀티 상태에 따라 펄스 폭(pulse duration)을 달리한다. 여기에서 펄스 폭이라 함은 전류(Ic)의 최대 레벨(maximum level)이 지속되 는 시간으로 정의된다. 도 2에서 보는 바와 같이, 상 변화 물질(GST)은 온도의 지속 시간(duration time)에 따라 비정질 양(amorphous volume)을 달리한다. 따라서 메모리 셀에 제공되는 제 2 펄스의 폭을 조절하면, 메모리 셀을 원하는 상태로 프로그램할 수 있다.
제 1 펄스(300)는 이전 상태(previous state)에 관계없이 메모리 셀을 리셋 상태로 초기화한다. 제 2 펄스(301, 302, 303, 304)는 멀티 상태에 따라 펄스 폭을 달리하여 메모리 셀을 원하는 상태로 프로그램한다. 제 2 펄스(301)는 D1-D0의 펄스 폭을 갖는다. 제 2 펄스(301)가 메모리 셀에 인가되면, 메모리 셀은 (1,1) 상태로 프로그램된다. 제 2 펄스(302)는 D2-D0의 펄스 폭을 갖는다. 여기에서 D2-D0은 D1-D0보다 더 길다. 제 2 펄스(302)가 메모리 셀에 인가되면, 메모리 셀은 (1,0) 상태로 프로그램된다. 제 2 펄스(303)는 D3-D0의 펄스 폭을 갖는다. 여기에서 D3-D0은 D2-D0보다 더 길다. 제 2 펄스(303)가 메모리 셀에 인가되면, 메모리 셀은 (0,1) 상태로 프로그램된다. 제 2 펄스(304)는 D4-D0의 펄스 폭을 갖는다. 여기에서 D4-D0은 D3-D0보다 더 길다. 제 2 펄스(304)가 메모리 셀에 인가되면, 메모리 셀은 (0,0) 상태로 프로그램된다.
도 6(d)를 참조하면, 제 1 펄스(400)는 멀티 상태에 관계없이 동일하며, 제 2 펄스(401, 402, 403, 404)는 멀티 상태에 따라 펄스의 크기(amplitude)와 폭(duration)을 달리한다. 도 2에서 보는 바와 같이, 상 변화 물질(GST)은 최대 온도(maximum temperature)와 온도의 지속 시간(duration time)에 따라 비정질 양(amorphous volume)을 달리한다. 따라서 메모리 셀에 제공되는 제 2 펄스의 크기와 폭을 조절하면, 메모리 셀을 원하는 상태로 프로그램할 수 있다.
제 1 펄스(400)는 이전 상태(previous state)에 관계없이 메모리 셀을 리셋 상태로 초기화한다. 제 2 펄스(401, 402, 403, 404)는 멀티 상태에 따라 펄스의 크기와 폭을 달리하여 메모리 셀을 원하는 상태로 프로그램한다. 제 2 펄스(401)는 I0의 크기와 D1-D0의 폭을 갖는다. 제 2 펄스(401)가 메모리 셀에 인가되면, 메모리 셀은 (1,1) 상태로 프로그램된다. 제 2 펄스(402)는 I1의 크기와 D2-D0의 폭을 갖는다. 여기에서 I1은 I0보다 작고, D2-D0은 D1-D0보다 길다. 제 2 펄스(402)가 메모리 셀에 인가되면, 메모리 셀은 (1,0) 상태로 프로그램된다. 제 2 펄스(403)는 I2의 크기와 D3-D0의 폭을 갖는다. 여기에서 I2는 I1보다 작고, D3-D0은 D2-D0보다 길다. 제 2 펄스(403)가 메모리 셀에 인가되면, 메모리 셀은 (0,1) 상태로 프로그램된다. 제 2 펄스(404)는 I3의 크기와 D4-D0의 폭을 갖는다. 여기에서 I3은 I2보다 작고, D4-D0은 D3-D0보다 길다. 제 2 펄스(404)가 메모리 셀에 인가되면, 메모리 셀은 (0,0) 상태로 프로그램된다.
도 6에서 (1,1) 상태로 프로그램하는 경우에는 제 1 펄스(100, 200, 300, 400)만으로 가능하며, 이 경우에는 제 2 펄스(101, 201, 301, 401)를 생략할 수 있다.
도 6에 도시된 프로그램 방법에 의하면, 메모리 셀은 항상 리셋 상태에서 프로그램되기 때문에 이전 상태의 영향을 받지 않고 정확하게 프로그램할 수 있다.
도 7은 메모리 셀이 셋 상태로 초기화된 다음에, 프로그램되는 것을 보여준다. 도 7을 참조하면, 제 1 펄스는 동일한 파형을 갖지만, 제 2 펄스는 멀티 상태 에 따라 서로 다른 파형을 갖는다. (a)는 제 2 펄스의 하강 시간(fall time)이 다른 경우이고, (b)는 제 2 펄스의 크기(amplitude)가 다른 경우이고, (c)는 제 2 펄스의 폭(duration)이 다른 경우이고, (d) 제 2 펄스의 크기(amplitude)와 폭(duration)이 다른 경우이다.
도 7(a)를 참조하면, 제 1 펄스(600)는 멀티 상태에 관계없이 동일하며, 제 2 펄스(601, 602, 603, 604)는 멀티 상태에 따라 하강 시간(fall time)을 달리한다.
제 1 펄스(600)는 이전 상태(previous state)에 관계없이 메모리 셀을 셋 상태로 초기화한다. 제 2 펄스(601, 602, 603, 604)는 멀티 상태에 따라 하강 시간을 달리하여 메모리 셀을 원하는 상태로 프로그램한다. 제 2 펄스(601)는 T1-T0의 하강 시간을 갖는다. 제 2 펄스(601)가 메모리 셀에 인가되면, 메모리 셀은 (0,0) 상태로 프로그램된다. 제 2 펄스(602)는 T2-T0의 하강 시간을 갖는다. 여기에서 T2-T0은 T1-T0보다 짧다. 제 2 펄스(602)가 메모리 셀에 인가되면, 메모리 셀은 (0,1) 상태로 프로그램된다. 제 2 펄스(603)는 T3-T0의 하강 시간을 갖는다. 여기에서 T3-T0 시간은 T2-T0 시간보다 짧다. 제 2 펄스(603)가 메모리 셀에 인가되면, 메모리 셀은 (1,0) 상태로 프로그램된다. 제 2 펄스(604)는 거의 0에 가까운 하강 시간을 갖는다. 제 2 펄스(604)가 메모리 셀에 인가되면, 메모리 셀은 (1,1) 상태로 프로그램된다.
도 7(b)를 참조하면, 제 1 펄스(700)는 멀티 상태에 관계없이 동일하며, 제 2 펄스(701, 702, 703, 704)는 멀티 상태에 따라 펄스 크기(pulse amplitude)를 달 리한다.
제 1 펄스(700)는 이전 상태(previous state)에 관계없이 메모리 셀을 셋 상태로 초기화한다. 제 2 펄스(701, 702, 703, 704)는 멀티 상태에 따라 그 크기를 달리하여 메모리 셀을 원하는 상태로 프로그램한다. 예를 들면, 제 2 펄스(701)는 I0의 크기를 갖는다. 제 2 펄스(701)가 메모리 셀에 인가되면, 메모리 셀은 (0,0) 상태로 프로그램된다. 제 2 펄스(702)는 I1의 크기를 갖는다. 여기에서 I1은 I0보다 크다. 제 2 펄스(702)가 메모리 셀에 인가되면, 메모리 셀은 (0,1) 상태로 프로그램된다. 제 2 펄스(703)는 I2의 크기를 갖는다. 여기에서 I2는 I1보다 크다. 제 2 펄스(703)가 메모리 셀에 인가되면, 메모리 셀은 (1,0) 상태로 프로그램된다. 그리고 제 2 펄스(704)는 I3의 크기를 갖는다. 여기에서 I3는 I2보다 크다. 제 2 펄스(704)가 메모리 셀에 인가되면, 메모리 셀은 (1,1) 상태로 프로그램된다.
도 7(c)를 참조하면, 제 1 펄스(800)는 멀티 상태에 관계없이 동일하며, 제 2 펄스(801, 802, 803, 804)는 멀티 상태에 따라 펄스 폭(pulse duration)을 달리한다.
제 1 펄스(800)는 이전 상태(previous state)에 관계없이 메모리 셀을 셋 상태로 초기화한다. 제 2 펄스(801, 802, 803, 804)는 멀티 상태에 따라 펄스 폭을 달리하여 메모리 셀을 원하는 상태로 프로그램한다. 제 2 펄스(801)는 D1-D0의 펄스 폭을 갖는다. 제 2 펄스(801)가 메모리 셀에 인가되면, 메모리 셀은 (0,0) 상태로 프로그램된다. 제 2 펄스(802)는 D2-D0의 펄스 폭을 갖는다. 여기에서 D2-D0은 D1-D0보다 짧다. 제 2 펄스(802)가 메모리 셀에 인가되면, 메모리 셀은 (0,1) 상태 로 프로그램된다. 제 2 펄스(803)는 D3-D0의 펄스 폭을 갖는다. 여기에서 D3-D0은 D2-D0보다 짧다. 제 2 펄스(803)가 메모리 셀에 인가되면, 메모리 셀은 (1,0) 상태로 프로그램된다. 제 2 펄스(804)는 D4-D0의 펄스 폭을 갖는다. 여기에서 D4-D0은 D3-D0보다 짧다. 제 2 펄스(804)가 메모리 셀에 인가되면, 메모리 셀은 (1,1) 상태로 프로그램된다.
도 7(d)를 참조하면, 제 1 펄스(900)는 멀티 상태에 관계없이 동일하며, 제 2 펄스(901, 902, 903, 904)는 멀티 상태에 따라 펄스의 크기(amplitude)와 폭(duration)을 달리한다.
제 1 펄스(900)는 이전 상태(previous state)에 관계없이 메모리 셀을 셋 상태로 초기화한다. 제 2 펄스(901, 902, 903, 904)는 멀티 상태에 따라 펄스의 크기와 폭을 달리하여 메모리 셀을 원하는 상태로 프로그램한다. 제 2 펄스(901)는 I0의 크기와 D1-D0의 폭을 갖는다. 제 2 펄스(901)가 메모리 셀에 인가되면, 메모리 셀은 (0,0) 상태로 프로그램된다. 제 2 펄스(902)는 I1의 크기와 D2-D0의 폭을 갖는다. 여기에서 I1는 I0보다 크고, D2-D0은 D1-D0보다 짧다. 제 2 펄스(902)가 메모리 셀에 인가되면, 메모리 셀은 (0,1) 상태로 프로그램된다. 제 2 펄스(903)는 I2의 크기와 D3-D0의 폭을 갖는다. 여기에서 I2는 I1보다 길고, D3-D0은 D2-D0보다 짧다. 제 2 펄스(903)가 메모리 셀에 인가되면, 메모리 셀은 (1,0) 상태로 프로그램된다. 제 2 펄스(904)는 I3의 크기와 D4-D0의 폭을 갖는다. 여기에서 I3은 I2보다 크고, D4-D0은 D3-D0보다 짧다. 제 2 펄스(904)가 메모리 셀에 인가되면, 메모리 셀은 (1,1) 상태로 프로그램된다.
도 7에서 (0,0) 상태로 프로그램하는 경우에는 제 1 펄스(600, 700, 800, 900)만으로 가능하며, 이 경우에는 제 2 펄스(601, 701, 801, 901)를 생략할 수 있다.
도 7에 도시된 프로그램 방법에 의하면, 메모리 셀은 항상 셋 상태에서 프로그램되기 때문에 이전 상태의 영향을 받지 않고 정확하게 프로그램할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 의하면, 메모리 셀을 리셋 상태 또는 셋 상태로 초기화한 다음에 원하는 상태로 프로그램하기 때문에 이전 상태의 영향을 받지 않고 정확하게 프로그램할 수 있다.

Claims (33)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 상 변화 메모리 장치의 프로그램 방법에 있어서:
    상기 상 변화 메모리 장치는
    멀티 상태(multi_state)를 갖는 메모리 셀; 및
    상기 메모리 셀을 상기 멀티 상태 중 어느 하나로 프로그램하기 위한 펄스를 제공하는 프로그램 펄스 발생회로를 포함하고,
    상기 상 변화 메모리 장치의 프로그램 방법은
    상기 메모리 셀로 제 1 펄스를 인가하는 단계; 및
    상기 메모리 셀이 멀티 상태 중 어느 하나의 상태를 갖도록 제 2 펄스를 인가하는 단계를 포함하되,
    상기 제 1 펄스는 상기 멀티 상태에 관계없이 동일한 파형을 가지며 상기 메모리 셀을 리셋 상태(reset state)로 변환하고, 상기 제 2 펄스는 상기 멀티 상태에 따라 펄스 크기(amplitude)를 달리하는 것을 특징으로 하는 프로그램 방법.
  6. 제 5 항에 있어서,
    상기 메모리 셀이 리셋 상태(reset state)에서 셋 상태(set state)로 변함에 따라, 상기 제 2 펄스의 크기(amplitude)는 작아지는 것을 특징으로 하는 프로그램 방법.
  7. 상 변화 메모리 장치의 프로그램 방법에 있어서:
    상기 상 변화 메모리 장치는
    멀티 상태(multi_state)를 갖는 메모리 셀; 및
    상기 메모리 셀을 상기 멀티 상태 중 어느 하나로 프로그램하기 위한 펄스를 제공하는 프로그램 펄스 발생회로를 포함하고,
    상기 상 변화 메모리 장치의 프로그램 방법은
    상기 메모리 셀로 제 1 펄스를 인가하는 단계; 및
    상기 메모리 셀이 멀티 상태 중 어느 하나의 상태를 갖도록 제 2 펄스를 인가하는 단계를 포함하되,
    상기 제 1 펄스는 상기 멀티 상태에 관계없이 동일한 파형을 가지며 상기 메모리 셀을 리셋 상태(reset state)로 변환하고, 상기 제 2 펄스는 멀티 상태에 따라 펄스 폭(duration)을 달리하는 것을 특징으로 하는 프로그램 방법.
  8. 제 7 항에 있어서,
    상기 메모리 셀이 리셋 상태(reset state)에서 셋 상태(set state)로 변함에 따라, 상기 제 2 펄스의 폭(duration)은 커지는 것을 특징으로 하는 프로그램 방법.
  9. 상 변화 메모리 장치의 프로그램 방법에 있어서:
    상기 상 변화 메모리 장치는
    멀티 상태(multi_state)를 갖는 메모리 셀; 및
    상기 메모리 셀을 상기 멀티 상태 중 어느 하나로 프로그램하기 위한 펄스를 제공하는 프로그램 펄스 발생회로를 포함하고,
    상기 상 변화 메모리 장치의 프로그램 방법은
    상기 메모리 셀로 제 1 펄스를 인가하는 단계; 및
    상기 메모리 셀이 멀티 상태 중 어느 하나의 상태를 갖도록 제 2 펄스를 인가하는 단계를 포함하되,
    상기 제 1 펄스는 상기 멀티 상태에 관계없이 동일한 파형을 가지며 상기 메모리 셀을 리셋 상태(reset state)로 변환하고, 상기 제 2 펄스는 멀티 상태에 따라 펄스 크기(amplitude)와 펄스 폭(duration)을 달리하는 것을 특징으로 하는 프로그램 방법.
  10. 제 9 항에 있어서,
    상기 메모리 셀이 리셋 상태(reset state)에서 셋 상태(set state)로 변함에 따라, 상기 제 2 펄스의 크기(amplitude)는 작아지고 폭(duration)은 커지는 것을 특징으로 하는 프로그램 방법.
  11. 상 변화 메모리 장치의 프로그램 방법에 있어서:
    상기 상 변화 메모리 장치는
    멀티 상태(multi_state)를 갖는 메모리 셀; 및
    상기 메모리 셀을 상기 멀티 상태 중 어느 하나로 프로그램하기 위한 펄스를 제공하는 프로그램 펄스 발생회로를 포함하고,
    상기 상 변화 메모리 장치의 프로그램 방법은
    상기 메모리 셀로 제 1 펄스를 인가하는 단계; 및
    상기 메모리 셀이 멀티 상태 중 어느 하나의 상태를 갖도록 제 2 펄스를 인가하는 단계를 포함하되,
    상기 제 1 펄스는 상기 멀티 상태에 관계없이 동일한 파형을 가지며 상기 메모리 셀을 셋 상태(set state)로 변환하고, 상기 제 2 펄스는 상기 멀티 상태에 따라 서로 다른 파형을 갖는 것을 특징으로 하는 프로그램 방법.
  12. 제 11 항에 있어서,
    상기 제 2 펄스는 멀티 상태에 따라 하강 시간(fall time)을 달리하는 것을 특징으로 하는 프로그램 방법.
  13. 제 12 항에 있어서,
    상기 메모리 셀이 셋 상태(set state)에서 리셋 상태(reset state)로 변함에 따라, 상기 제 2 펄스의 하강 시간(fall time)은 짧아지는 것을 특징으로 하는 프 로그램 방법.
  14. 제 11 항에 있어서,
    상기 제 2 펄스는 멀티 상태에 따라 펄스 크기(amplitude)를 달리하는 것을 특징으로 하는 프로그램 방법.
  15. 제 14 항에 있어서,
    상기 메모리 셀이 셋 상태(set state)에서 리셋 상태(reset state)로 변함에 따라, 상기 제 2 펄스의 크기(amplitude)는 커지는 것을 특징으로 하는 프로그램 방법.
  16. 제 11 항에 있어서,
    상기 제 2 펄스는 멀티 상태에 따라 펄스 폭(duration)을 달리하는 것을 특징으로 하는 프로그램 방법.
  17. 제 16 항에 있어서,
    상기 메모리 셀이 셋 상태(set state)에서 리셋 상태(reset state)로 변함에 따라, 상기 제 2 펄스의 폭(duration)은 작아지는 것을 특징으로 하는 프로그램 방법.
  18. 제 11 항에 있어서,
    상기 제 2 펄스는 멀티 상태에 따라 펄스 크기(amplitude)와 펄스 폭(duration)을 달리하는 것을 특징으로 하는 프로그램 방법.
  19. 제 18 항에 있어서,
    상기 메모리 셀이 셋 상태(set state)에서 셋 상태(reset state)로 변함에 따라, 상기 제 2 펄스의 크기(amplitude)는 커지고 폭(duration)은 작아지는 것을 특징으로 하는 프로그램 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 멀티 상태(multi_state)를 갖는 메모리 셀; 및
    상기 메모리 셀에 제 1 펄스를 인가하고, 상기 메모리 셀이 멀티 상태 중 어느 하나의 상태를 갖도록 제 2 펄스를 인가하는 프로그램 펄스 발생회로를 포함하되,
    상기 제 1 펄스는 상기 멀티 상태에 관계없이 동일한 파형을 가지며 상기 메모리 셀을 리셋 상태(reset state)로 변환하고, 상기 제 2 펄스는 상기 멀티 상태에 따라 펄스 크기(amplitude) 또는 펄스 폭(duration)을 달리하는 것을 특징으로 하는 상 변화 메모리 장치.
  29. 제 28 항에 있어서,
    상기 메모리 셀이 리셋 상태(reset state)에서 셋 상태(set state)로 변함에 따라, 상기 제 2 펄스의 펄스 크기(amplitude)는 작아지고, 상기 제 2 펄스의 폭(duration)은 커지는 것을 특징으로 하는 상 변화 메모리 장치.
  30. 멀티 상태(multi_state)를 갖는 메모리 셀; 및
    상기 메모리 셀에 제 1 펄스를 인가하고, 상기 메모리 셀이 멀티 상태 중 어느 하나의 상태를 갖도록 제 2 펄스를 인가하는 프로그램 펄스 발생회로를 포함하되,
    상기 제 1 펄스는 상기 멀티 상태에 관계없이 동일한 파형을 가지며 상기 제 1 펄스는 상기 메모리 셀을 셋 상태(set state)로 변환하고, 상기 제 2 펄스는 상기 멀티 상태에 따라 서로 다른 파형을 갖는 것을 특징으로 하는 상 변화 메모리 장치.
  31. 제 30 항에 있어서,
    상기 메모리 셀이 셋 상태(set state)에서 리셋 상태(reset state)로 변함에 따라, 상기 제 2 펄스의 하강 시간(fall time)은 짧아지는 것을 특징으로 하는 상 변화 메모리 장치.
  32. 제 30 항에 있어서,
    상기 메모리 셀이 셋 상태(set state)에서 리셋 상태(reset state)로 변함에 따라, 상기 제 2 펄스의 크기(amplitude)는 커지는 것을 특징으로 하는 상 변화 메모리 장치.
  33. 제 30 항에 있어서,
    상기 메모리 셀이 셋 상태(set state)에서 리셋 상태(reset state)로 변함에 따라, 상기 제 2 펄스의 폭(duration)은 작아지는 것을 특징으로 하는 상 변화 메모리 장치.
KR1020050060848A 2005-07-06 2005-07-06 상 변화 메모리 장치 및 그것의 프로그램 방법 KR100794654B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050060848A KR100794654B1 (ko) 2005-07-06 2005-07-06 상 변화 메모리 장치 및 그것의 프로그램 방법
US11/301,322 US7486536B2 (en) 2005-07-06 2005-12-12 Phase-changeable memory device and method of programming the same
JP2005367139A JP2007018681A (ja) 2005-07-06 2005-12-20 相変化メモリ装置及びそれのプログラム方法
CN2005101362513A CN1892889B (zh) 2005-07-06 2005-12-23 相变存储设备以及对其进行编程的方法
DE102005063287.4A DE102005063287B4 (de) 2005-07-06 2005-12-30 Phasenänderungsspeicherbauelement und Programmierverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060848A KR100794654B1 (ko) 2005-07-06 2005-07-06 상 변화 메모리 장치 및 그것의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20070005823A KR20070005823A (ko) 2007-01-10
KR100794654B1 true KR100794654B1 (ko) 2008-01-14

Family

ID=37562671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060848A KR100794654B1 (ko) 2005-07-06 2005-07-06 상 변화 메모리 장치 및 그것의 프로그램 방법

Country Status (5)

Country Link
US (1) US7486536B2 (ko)
JP (1) JP2007018681A (ko)
KR (1) KR100794654B1 (ko)
CN (1) CN1892889B (ko)
DE (1) DE102005063287B4 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2419902B (en) * 2004-11-09 2008-02-13 Schlumberger Holdings Method of cementing expandable tubulars
US7414883B2 (en) * 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
KR101281683B1 (ko) * 2007-02-28 2013-07-03 삼성전자주식회사 전하 트랩형 플래시 메모리 소자의 작동 방법
US7898847B2 (en) * 2007-03-08 2011-03-01 Qimonda Ag Method to prevent overreset
US7564710B2 (en) * 2007-04-30 2009-07-21 Qimonda North America Corp. Circuit for programming a memory element
US7859893B2 (en) * 2007-05-31 2010-12-28 Micron Technology, Inc. Phase change memory structure with multiple resistance states and methods of programming and sensing same
US7571901B2 (en) * 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element
KR100882119B1 (ko) * 2007-07-24 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
KR101261008B1 (ko) 2007-08-14 2013-05-06 삼성전자주식회사 3-레벨 비휘발성 메모리 셀을 포함하는 비휘발성 메모리장치의 구동 방법 및 그 방법을 사용하는 비휘발성 메모리장치
DE602007010624D1 (de) * 2007-09-07 2010-12-30 Milano Politecnico Phasenwechsel-Speichervorrichtung für Multibit-Speicherung
US7787291B2 (en) * 2007-09-26 2010-08-31 Intel Corporation Programming a multilevel phase change memory cell
JP5172269B2 (ja) * 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
KR101291222B1 (ko) * 2007-11-29 2013-07-31 삼성전자주식회사 상변화 메모리 소자의 동작 방법
KR101246833B1 (ko) 2007-12-20 2013-03-28 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
US7679951B2 (en) * 2007-12-21 2010-03-16 Palo Alto Research Center Incorporated Charge mapping memory array formed of materials with mutable electrical characteristics
KR101365683B1 (ko) * 2007-12-27 2014-02-20 삼성전자주식회사 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템
JP2009266316A (ja) * 2008-04-25 2009-11-12 Semiconductor Technology Academic Research Center メモリ装置、電子機器、相変化メモリ素子への記録方法
US8031517B2 (en) 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
KR101552209B1 (ko) * 2008-10-17 2015-09-11 삼성전자주식회사 멀티 비트를 프로그램하는 가변 저항 메모리 장치
JP2010123209A (ja) * 2008-11-20 2010-06-03 Elpida Memory Inc メモリ装置及びその書き込み方法
IT1392578B1 (it) * 2008-12-30 2012-03-09 St Microelectronics Rousset Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi
US20100182827A1 (en) * 2009-01-22 2010-07-22 Sergey Kostylev High Margin Multilevel Phase-Change Memory via Pulse Width Programming
WO2010088686A2 (en) * 2009-02-02 2010-08-05 Space Charge, LLC Capacitors using preformed dielectric
US8289762B2 (en) * 2009-10-30 2012-10-16 Intel Corporation Double-pulse write for phase change memory
US20110122683A1 (en) * 2009-11-24 2011-05-26 Dodge Rick K Resetting Phase Change Memory Bits
JP2011187144A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体記憶装置
CN102822900B (zh) * 2010-03-30 2015-09-30 国际商业机器公司 对至少一个多级相变存储器单元进行编程
KR101198137B1 (ko) 2010-09-03 2012-11-12 에스케이하이닉스 주식회사 라이트 드라이버 및 이를 이용한 반도체 메모리 장치와 프로그램 방법
US8446758B2 (en) * 2010-12-14 2013-05-21 Micron Technology, Inc. Variable resistance memory programming
US8441848B2 (en) * 2011-06-08 2013-05-14 Micron Technology, Inc. Set pulse for phase change memory programming
US8605497B2 (en) 2011-12-22 2013-12-10 International Business Machines Corporation Parallel programming scheme in multi-bit phase change memory
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
US8614911B2 (en) 2011-12-22 2013-12-24 International Business Machines Corporation Energy-efficient row driver for programming phase change memory
US9563371B2 (en) 2013-07-26 2017-02-07 Globalfoundreis Inc. Self-adjusting phase change memory storage module
EP3143650A4 (en) * 2014-08-19 2017-11-01 SABIC Global Technologies B.V. Non-volatile ferroelectric memory cells with multilevel operation
KR20180083619A (ko) * 2017-01-13 2018-07-23 삼성전자주식회사 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
US10755781B2 (en) * 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
KR102634840B1 (ko) * 2018-08-24 2024-02-08 에스케이하이닉스 주식회사 전자 장치
WO2020093387A1 (zh) * 2018-11-09 2020-05-14 华为技术有限公司 对相变存储单元的操作方法及相关装置
US10872664B1 (en) 2019-08-01 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. PCRAM analog programming by a gradual reset cooling step
US11476418B2 (en) 2020-12-08 2022-10-18 International Business Machines Corporation Phase change memory cell with a projection liner
US11456415B2 (en) 2020-12-08 2022-09-27 International Business Machines Corporation Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06141241A (ja) * 1992-10-26 1994-05-20 Hitachi Denshi Ltd Ｘ線観察装置の信号処理方式

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922648A (en) 1974-08-19 1975-11-25 Energy Conversion Devices Inc Method and means for preventing degradation of threshold voltage of filament-forming memory semiconductor device
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
DE69927967T2 (de) 1999-08-03 2006-07-27 Stmicroelectronics S.R.L., Agrate Brianza Programmierungverfahren eines nichtflüchtigen Multibit Speichers durch Regelung der Gatespannung
US6343033B1 (en) 2000-02-25 2002-01-29 Advanced Micro Devices, Inc. Variable pulse width memory programming
US6570784B2 (en) 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
EP1450373B1 (en) 2003-02-21 2008-08-27 STMicroelectronics S.r.l. Phase change memory device
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6914801B2 (en) * 2003-05-13 2005-07-05 Ovonyx, Inc. Method of eliminating drift in phase-change memory
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
KR100512181B1 (ko) 2003-07-11 2005-09-05 삼성전자주식회사 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법
KR100647218B1 (ko) * 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자
US7327602B2 (en) * 2004-10-07 2008-02-05 Ovonyx, Inc. Methods of accelerated life testing of programmable resistance memory elements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06141241A (ja) * 1992-10-26 1994-05-20 Hitachi Denshi Ltd Ｘ線観察装置の信号処理方式

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
미국특허공보 제06141241호(2000.10.31)
미국특허공보 제06625054호(2003.09.23)

Also Published As

Publication number Publication date
CN1892889A (zh) 2007-01-10
DE102005063287A1 (de) 2007-01-11
CN1892889B (zh) 2010-12-01
US20070008769A1 (en) 2007-01-11
US7486536B2 (en) 2009-02-03
KR20070005823A (ko) 2007-01-10
DE102005063287B4 (de) 2015-02-12
JP2007018681A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
KR100794654B1 (ko) 상 변화 메모리 장치 및 그것의 프로그램 방법
KR101374319B1 (ko) 가변 저항 메모리 장치 및 그것의 동작 방법
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
US7778079B2 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
KR101367659B1 (ko) 읽기 에러를 줄일 수 있는 멀티 레벨 상 변화 메모리 장치및 그것의 읽기 방법
US7580278B2 (en) Variable resistance memory device
KR101311499B1 (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
US8036013B2 (en) Using higher current to read a triggered phase change memory
US9070438B2 (en) Programming of phase-change memory cells
US10629261B2 (en) Enhancing nucleation in phase-change memory cells
US8238147B2 (en) Multi-level phase change memory device, program method thereof, and method and system including the same
US20070171705A1 (en) Writing phase change memories
CN112309465A (zh) 相变随机存取记忆体单元操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 13