CN102822900B - 对至少一个多级相变存储器单元进行编程 - Google Patents

对至少一个多级相变存储器单元进行编程 Download PDF

Info

Publication number
CN102822900B
CN102822900B CN201180016571.9A CN201180016571A CN102822900B CN 102822900 B CN102822900 B CN 102822900B CN 201180016571 A CN201180016571 A CN 201180016571A CN 102822900 B CN102822900 B CN 102822900B
Authority
CN
China
Prior art keywords
resistance
pulse
pcm cell
programming
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180016571.9A
Other languages
English (en)
Other versions
CN102822900A (zh
Inventor
E·S·埃莱夫特里乌
A·潘塔兹
N·帕潘德罗
C·波兹蒂斯
A·塞巴斯蒂安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102822900A publication Critical patent/CN102822900A/zh
Application granted granted Critical
Publication of CN102822900B publication Critical patent/CN102822900B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Abstract

提供了一种方法，包括以下步骤：通过流向PCM单元的至少一个电流脉冲将所述PCM单元编程为具有相应确定单元状态，所述相应确定单元状态至少由相应确定电阻级别限定；通过相应位线脉冲和相应字线脉冲控制相应电流脉冲；以及根据所述PCM单元的实际电阻值和针对所述确定电阻级别限定的相应参考电阻值来控制所述相应位线脉冲和所述相应字线脉冲。

Description

对至少一个多级相变存储器单元进行编程
本发明涉及一种用于对至少一个多级相变存储器（PCM）进行编程的方法和器件。
背景技术
相变存储器（PCM）是一种非易失性固态存储器技术，其利用特定硫族化物在具有不同导电性的特定状态之间的可逆热辅助转换。
PCM是一种有前景、先进的新兴非易失性存储器技术，这主要是由于其卓越的特性，包括低延迟、高耐久性、长期保留性和高扩展性。PCM可以被视为闪存替代物、嵌入式/混合存储器和存储类存储器的主要候选者。PCM技术竞争力的关键要求可以是多级单元功能（具体地说，对于低每位成本）和高速读/写操作（具体地说，对于高带宽）。多级功能（即每个PCM单元多个位）可以是一种用于增加容量并从而降低成本的方法。
多级PCM基于在最低（SET）和最高（RESET）电阻值之间存储多个电阻级别。多个电阻级别或级别对应于PCM单元的部分非晶和部分晶体相分布。相变（即，存储器编程）可以通过焦耳加热实现。在此方面，焦耳加热可以通过编程电流或电压脉冲控制。在PCM单元中存储多个电阻级别是一项具有挑战性的任务。工艺可变性以及单元内和单元间材料参数变化等问题可能导致获得的电阻级别偏离其预期值。解决此问题的一种方法可以是求助于迭代编程方案，具体地说，使用多个写入-检验步骤，直到达到所需的电阻级别。
通常，任何迭代方案都旨在高效控制通过单元的编程电流以便收敛到所需的电阻级别。
已经针对多级PCM[1]和[2]提出几种解决方案，在[1]中，提供了一种施加具有逐渐增加的振幅的写入脉冲以接近目标电阻的编程方案。在[2]中，描述了一种以SET状态（即，以全晶模式）开始并施加熔化脉冲以逐渐非晶化PCM单元的方法。
当使用诸如场效应晶体管（FET）之类的存取器件在单元阵列中选择PCM单元时，通过正确调整字线（WL）电压或位线（BL）电压实现电流控制和迭代编程等。在当前存储器架构中，当涉及高带宽实施方式时，基于WL的编程并非优选的。另一方面，基于BL的编程的主要缺点是用于全标度（full scale）编程的电流窗口（以及等同地，对应的电压窗口）强烈依赖于阈值电压势垒（barrier），尤其是从高到低电阻状态编程时。
在存在单元可变性的情况下，常规基于WL的编程和基于BL的编程需要多次迭代以便对处于多种状态的单元进行编程。
发明内容
根据本发明的第一方面的一个实施例，提供了一种用于对至少一个多级相变存储器（PCM）单元进行编程的方法。所述PCM单元可由第一端子（具体地说，连接到位线）和第二端子（具体地说，连接到字线）控制。所述方法包括以下步骤：
-通过流向所述PCM单元的至少一个电流脉冲将所述PCM单元编程为具有相应确定单元状态，所述相应确定单元状态至少由相应确定电阻级别限定，
-通过施加于所述第一端子的相应第一脉冲和施加于所述第二端子的相应第二脉冲来控制相应电流脉冲，以及
-根据所述PCM单元的实际电阻值和针对所述确定电阻级别限定的相应参考电阻值来控制所述相应第一脉冲和所述相应第二脉冲。
具体地说，使用迭代编程方案对所述至少一个多级PCM单元进行编程。所述迭代编程方案可以使用多个写入-检验步骤对所述PCM单元的相应确定电阻级别进行编程。
所述第一脉冲可以是位线脉冲。可以在位线处施加所述位线脉冲。此外，所述第二脉冲可以是字线脉冲。可以在字线处施加所述字线脉冲。
所述PCM单元的所述确定单元状态还可以被表示为至少由所述PCM单元的相应确定电阻级别限定的目标单元状态，还被表示为所述PCM单元的目标电阻级别。
根据第二方面的一个实施例，本发明涉及包括一种程序代码的计算机程序，当所述程序代码在计算机上运行时，将执行所述用于对至少一个多级相变存储器（PCM）单元进行编程的方法。
根据本发明的第三方面的一个实施例，建议了一种用于对至少一个多级相变存储器（PCM）单元进行编程的器件，所述PCM单元可由第一端子（具体地说，连接到位线）和第二端子（具体地说，连接到字线）控制。所述器件包括控制部件，其用于根据所述PCM单元的实际电阻值和针对所述PCM单元的确定电阻级别限定的参考电阻值来控制施加于所述第一端子的第一脉冲和施加于所述第二端子的第二脉冲，所述第一脉冲和所述第二脉冲适于控制流向所述PCM单元的至少一个电流脉冲以便将所述PCM单元编程为具有相应确定单元状态，所述相应确定单元状态至少由所述相应确定电阻级别限定。
相应PCM单元的编程后的电阻级别取决于施加的第一脉冲（例如，位线脉冲）和施加的第二脉冲（例如，字线脉冲）。因此，由所述字线脉冲和所述位线脉冲提供的空间可以确定用于对所述PCM单元进行编程的编程表面（programming surface）。
如果用于控制通过所述PCM单元的相变元件的电流的存取器件或存取实体是FET，则所述字线脉冲可以是栅极电压（VG）并且所述位线脉冲可以是漏极电压（VD）。于是，所述编程表面可以是VG-VD空间。
因为本发明的各实施例可以提供对所述位线脉冲和所述字线脉冲的优化控制以便对所述多级PCM单元进行编程，所以本发明的各实施例可以提供对所述编程表面的优化控制。当应用迭代编程方案时，根据本发明的各实施例提供的对所述编程表面的优化控制导致最低数量的必需迭代以便对所述多级PCM单元进行编程。因此，如果对相应确定电阻级别进行编程，则本发明的各实施例可以提供快速收敛。
此外，本发明的各实施例可以提供增强的编程电压/电流分辨率。当所述存取器件的阈值电压较高时，此方面可具有高度重要性。此外，此方面可以为定点实施方式提供益处。此外，可以提供对噪音和单元可变性的更好控制。
此外，组合式字线-位线编程可以提供对显示非线性行为的编程模式（regime）进行线性化的能力。这可以提供快速收敛、增强的级别定位和更低的噪声敏感性。
因为本发明的各实施例可以利用来自SET侧和RESET侧的编程，所以本方案可以用于双向编程。在此方面，可以使用部分非晶模式。
在本发明的所述方法的一个实施例中，控制所述电流脉冲的步骤始于包括位线脉冲和字线脉冲的初始对，从根据多个PCM单元提供的平均编程曲线得出所述初始对。
在进一步的实施例中，所述字线脉冲是施加于存取实体的控制端子以便控制对所述PCM单元的存取的字线电压脉冲。此外，所述位线脉冲可以是施加于所述位线的位线电压或电流脉冲。所述PCM单元可以耦合在所述位线和所述存取实体之间。可以由所述实际电阻值和所述参考电阻值的差值控制所述字线电压脉冲和所述位线电压或电流脉冲。
具体地说，所述存取实体可以是场效应晶体管（FET）。在此方面，所述字线电压脉冲可以是在所述FET的栅极处施加的栅极电压（VG）。此外，所述位线电压脉冲可以是在所述FET的漏极处施加的漏极电压（VD）。
在进一步的实施例中，所述方法包括以下步骤：
-将所述PCM单元的最低与最高电阻值之间的电阻窗口的至少一部分分成多个不同电阻范围，
-分别将所述不同电阻范围与不同编程轨迹（trajectory）关联，所述不同编程轨迹分别由不同字线脉冲来限定，
-将相应确定电阻级别映射到所述不同电阻范围之一，所映射的不同电阻范围具有关联的编程轨迹，以及
-应用迭代编程以便使用位线脉冲及其与所述相应确定电阻级别所映射到的电阻范围关联的编程轨迹来获得所述相应确定电阻级别。
此外，在FET作为用于存取所述PCM单元的存取实体的情况下，上述内容可以被描述为：可以使用多个不同参考栅极电压有效地实现多轨迹编程曲线。所述PCM单元的目标电阻窗口可以被分成可以由不同编程轨迹（即，不同栅极电压）服务的不同范围或模式。此外，每个目标级别可以被映射到所述不同编程模式（即，不同栅极电压）之一。最后，可以根据具有特定变化振幅的位线脉冲和基于级别分配的固定栅极电压来应用迭代编程。
因此，可以实现并行的基于位线的编程，这导致使用更高级数据管理进行完全并行化的能力。
上面描述的基于位线的编程方案可以将高性能多级存储连同高带宽多单元编程组合在一起。上面的方案可以基于迭代写入-检验方案，该迭代写入-检验方案可以使用自适应电流控制算法并可以利用多级和多轨迹编程概念以便提高自适应算法的分辨率。
在进一步的实施例中，将所述PCM单元的最低和最高电阻值之间的完全电阻窗口分成多个不同电阻范围。
所述PCM单元的最低（SET）和最高（RESET）电阻值之间的差距可以限定全标度电阻窗口，并因此限定最大电阻窗口以便对所述PCM单元进行编程。
在进一步的实施例中，所述相应电阻范围与覆盖相应确定电阻级别的编程轨迹中具有最大分辨率的编程轨迹关联。具体地说，所述相应电阻范围可以与适于增加编程电压或电流窗口的线性和/或宽度的编程轨迹关联。
在进一步的实施例中，所述相应编程轨迹与相应最大电阻值关联。因此，流向所述PCM单元的相应编程脉冲的最大电流被限制。当使用所述相应编程轨迹对所述PCM单元进行编程时，流向所述PCM单元的所述相应编程脉冲的受限电流将有利地避免任何超调。
在进一步的实施例中，应用所述迭代编程以便使用具有变化振幅的位线脉冲并使用与映射到所述相应确定电阻级别的电阻范围关联的所述编程轨迹获得所述相应确定电阻级别。
在进一步的实施例中，所述方法包括通过流向相应PCM单元的多个不同电流或电压脉冲将所述PCM单元编程为具有相应确定单元状态的步骤，所述相应确定单元状态由至少多个不同确定电阻级别限定。
在本发明的所述器件的一个实施例中，所述器件具有测量部件，其用于测量所述PCM单元的所述实际电阻值以及为所述控制部件提供测量的实际电阻值。
在进一步的实施例中，所述控制部件包括划分部件和关联部件。在此方面，所述划分部件可以适于将所述PCM单元的最低和最高电阻值之间的电阻窗口的至少一部分分成多个不同电阻范围。此外，所述关联部件可以适于分别将所述不同电阻范围与不同编程轨迹关联。所述不同编程轨迹可以分别由不同字线脉冲来限定。此外，所述映射部件可以适于将相应确定电阻级别映射到所述不同电阻范围之一。所映射的电阻范围可以具有关联的编程轨迹。
在进一步的实施例中，所述器件还具有位线脉冲产生部件和选择部件。所述位线脉冲产生部件或位线脉冲产生器可以适于根据第一控制信号为所述PCM单元提供位线脉冲。此外，所述选择部件可以适于根据第二控制信号选择多个限定的字线脉冲中的一个字线脉冲。在此方面，所述控制部件可以适于根据针对所述确定电阻值限定的所述参考电阻值和所述实际电阻值来提供所述第一控制信号和所述第二控制信号。
在进一步的实施例中，所述选择部件可以适于在迭代编程期间更改最初选择的字线脉冲以便适应所述PCM单元的特性。
相应部件（例如，所述控制部件）可以以硬件或软件实现。如果所述部件以硬件实现，则它可以体现为设备（例如作为计算机或处理器），或系统（例如，计算机系统）的一部分。如果所述部件以软件实现，则它可以体现为计算机程序产品、功能、例程、程序代码或可执行对象。
以下参考附图描述了本发明的示例性实施例。
附图说明
图1是示出用于对PCM单元进行编程的RESET脉冲和SET脉冲的图；
图2示出了PCM单元的I-V特性；
图3示出了PCM单元的基于字线的电流控制的一个实例；
图4示出了PCM单元的基于位线的电流控制的一个实例；
图5示出了PCM单元的基于字线的编程曲线的示例性图；
图6示出了PCM单元的基于位线的编程曲线的示例性图；
图7示出了用于对至少一个多级PCM单元进行编程的一系列方法步骤的一个实施例；
图8示出了PCM单元的多轨迹基于位线的编程曲线的示例性图；
图9示出了PCM单元的多轨迹基于字线的编程曲线的示例性图；
图10示出了用于对PCM单元进行编程的编程表面的示例性图；
图11示出了用于对至少一个多级PCM单元进行编程的器件的第一实施例的方块图；
图12是示出本发明的一个实施例的实验结果的图；
图13是示出用于对PCM单元进行编程的不同电压窗口的两个基于位线的编程曲线的示例性图；
图14示出了用于对PCM单元进行编程的三个基于位线的编程曲线的示例性图；
图15示出了用于对至少一个多级PCM单元进行编程的器件的第二实施例的方块图；
图16是示出用于对PCM单元阵列进行编程的本发明的一个实施例的实验结果的图；以及
图17是示出与常规方法相比的本发明的方法的一个实施例的收敛速度的改进的图。
为附图中相似或功能相似的元素分配相同的标号（如果未另外指出）。
具体实施方式
可以将本发明的各实施例应用于多级相变存储器（PCM）单元。多级功能（即，每个PCM单元多个位）是一种用于增加容量并从而降低成本的主要方法。多级PCM单元基于在最低（SET）与最高（RESET）电阻值之间存储多个电阻级别。PCM单元的多个级别或多个电阻级别对应于部分非晶（部分RESET）和部分晶体（部分SET）相分布。相变（即，状态编程）可以通过焦耳加热（具体地说，通过温度或电流控制）实现，并可以以电的方式（具体地说，通过阈值切换机制）启动（例如，参见图2）。
在此方面，图1是示出用于对PCM单元进行编程的RESET脉冲和SET脉冲的图。图1的示意图的x轴显示时间t，y轴显示温度T和电流I。RESET脉冲比SET脉冲短，但它具有较高的电流振幅。此外，RESET脉冲在熔化温度T_熔化以上存在。相比之下，SET脉冲在熔化温度T_熔化和玻璃化温度T_玻璃化之间存在。
此外，图2示出了PCM单元的I-V特性。在此，曲线21从RESET开始产生。相比之下，曲线22从SET开始产生。PCM单元的阈值电压VTH确定到动态“ON”模式（其中发生编程）的转变的界限，而“OFF”模式原则上用于在低电压时读取PCM单元的状态。
为了区分用于对PCM单元进行编程的电流控制的两种不同模式，图3示出了PCM单元的基于字线的电流控制的一个实例，而图4示出了PCM单元的基于位线的电流控制的一个实例。
在此方面，图3和图4的左侧部分分别示出了具有相变元件PCE和场效应晶体管FET作为存取实体的电路。此外，示出了到位线BL和字线WL的端子。此外，图3的右侧部分示出了具有恒定高VD的场效应晶体管FET的I-VG特性。以类似的方式，图4的右侧部分示出了具有恒定高VG的FET的I-VD特性。
对于图3，场效应晶体管FET可以用作电流源。可以跨位线BL施加高电压VD（即，漏极电压）。可以借助施加于字线WL的栅极电压VG来控制电流I单元。
对于图4，场效应晶体管FET可以用作开关。与图3相比，在字线WL处施加高电压VG。可以通过施加于位线BL的漏极电压VD控制电流I单元。
此外，为了区分基于字线的编程和基于位线的编程，图5和6分别示出了从RESET开始的PCM单元的基于字线的编程曲线和基于位线的编程曲线的示例性图。
图5和6的比较显示图5的基于字线的编程曲线具有左编程斜率和右编程斜率，其中图6的基于位线的编程曲线仅具有右编程斜率。因此，图5的基于字线的编程曲线的优势在于它是U形并从而具有两种编程模式，即左斜率和右斜率。相比之下，图6的基于位线的编程曲线仅具有一种编程模式，即右斜率。
图7示出了用于对至少一个多级PCM单元进行编程的方法步骤的一个实施例，PCM单元可由位线和字线控制。
图7的方法具有步骤S10-S40：
在步骤S10，图7的方法开始。
在步骤S20，加载至少一个相应确定电阻级别或目标电阻级别。可以与目标电阻级别一起加载其他参数。所述其他参数包括用于启动迭代编程步骤S30的字线脉冲和位线脉冲的初始对、相应目标电阻级别的相应误差裕度以及控制器增益。字线脉冲和位线脉冲的初始对可以从平均编程曲线获得。可以根据多个PCM单元提供平均编程曲线。
迭代编程步骤S30包括方法步骤S31-S34。在步骤S31，对PCM单元进行编程。对PCM单元进行编程以具有相应确定单元状态。具体地说，通过流向PCM单元的至少一个电流脉冲对PCM进行编程。可以通过至少相应确定电阻级别或目标确定电阻级别来限定相应确定单元状态。首次可以将步骤S31施加于相应PCM单元时，使用通过步骤S20提供的字线脉冲和位线脉冲的初始对。
在步骤S32，测量并读取相应PCM单元的实际电阻值。
在步骤S33，判定读取的实际电阻级别是否在步骤S20提供的误差裕度内。如果读取的实际电阻值位于所述误差裕度内，则本方法继续执行步骤S40。如果否，则本方法继续执行步骤S34。
在步骤S34，提供用于对PCM单元进行编程的新的相应电流脉冲。此相应电流脉冲由相应位线脉冲和相应字线脉冲控制。此外，根据通过步骤S33提供的读取的PCM单元的实际电阻值和针对目标电阻级别限定的相应参考电阻值来控制相应位线脉冲和相应字线脉冲。
在步骤S40，本方法终止。
图8示出了具有不同恒定栅极电压的PCM单元的基于位线的编程曲线的示例性图。为了比较问题，图9示出了具有不同恒定漏极电压的PCM单元的基于字线的编程曲线的示例性图。在两个图中，PCM单元都从SET开始。
对于图8，编程轨迹81具有3.0V的固定栅极电压VG（VG=3.0V）。此外，图8的编程轨迹82和83分别具有2.2V和16.V的固定栅极电压VG。
以类似的方式，对于图9，编程轨迹91具有3.0V的固定漏极电压VD（VD=3.0V）。此外，图9的编程轨迹92具有1.4V的固定漏极电压VD（VD=1.4V）。
此外，对于图8和9的编程轨迹81-83和91、92，可以得出，一个目标电阻级别存在多个轨迹。
根据图8和9，可以得出，VG-VD编程空间可以确定用于对PCM单元进行编程的编程表面。在此方面，图10示出了用于对PCM单元进行编程的此类编程表面的示例性图。图10清晰示出了对PCM单元进行编程具有两个自由度，即字线脉冲（例如VG）和位线脉冲（例如VD）。因此，可以通过一对位线脉冲和字线脉冲来控制用于对PCM单元进行编程的相应电流脉冲。
图11示出了用于对包括相变元件的至少一个多级PCM单元200进行编程的器件100和对应存取器件（例如FET）的一个实施例的方块图。
器件100包括控制部件300。所述控制部件300可以体现为单输入多输出实体，接收参考电阻值Rref并输出漏极电压VD作为位线脉冲和栅极电压VG作为字线脉冲。
所述控制部件300可以适于根据PCM单元200的实际电阻值R和参考电阻值Rref来控制位线脉冲VD和字线脉冲VG。可以针对PCM单元200的确定电阻级别或目标电阻级别来限定参考电阻值Rref。
由所述控制部件300提供的所述位线脉冲VD和所述字线脉冲VG可以适于控制施加于PCM单元200的相变元件的至少一个电流脉冲，以便将PCM单元编程为具有相应确定单元状态。可以至少通过相应确定电阻级别或目标电阻级别来限定相应确定单元状态。
为了控制位线脉冲VD和字线脉冲VG，所述控制部件300可以包括前馈控制实体和反馈控制实体。
在此方面，图12是示出本发明的一个实施例的实验结果的图。根据此实施例，在两个数量级的范围内将使用的PCM单元编程为16个不同电阻级别以便存储四位信息。
更详细地，图13是示出用于对PCM单元进行编程的不同电压窗口VW1和VW2的两个基于位线的编程曲线191和192的示例性图。编程曲线191对应于较高的VG值。因此，电压窗口VW1比编程曲线192的电压窗口VW2窄。换言之，对于相同的目标电阻范围（在图13中以标号TR指示），具有较低VG的编程轨迹192提供较大的电压窗口VW2（VW2＞VW1）。较宽的电压窗口VW2可以为迭代多级编程提供较高的分辨率和更好的控制。
图14示出了用于对PCM单元进行编程的三个基于位线的编程曲线201、202、203的示例性图。参考图14，可以将本发明的一个实施例描述为：在第一步骤，可以将位于PCM单元的最低和最高电阻值之间的目标电阻范围TR分成多个不同电阻范围TR1、TR2和TR3。
不同电阻范围TR1-TR3分别与不同编程轨迹201-203关联。在图13的实例中，不同电阻范围TR1可以与编程轨迹201关联。此外，不同电阻范围TR2可以与编程轨迹202关联。此外，不同电阻范围TR3可以与编程轨迹203关联。不同编程轨迹201-203可以分别通过不同字线脉冲来限定。此外，可以将相应确定电阻级别（例如R*）映射到不同电阻范围TR1-TR3之一。在图14的本实例中，可以将电阻级别R*映射到编程轨迹202。此外，可以应用迭代编程以便使用具有变化振幅的位线脉冲以及与映射到相应确定电阻级别的电阻范围关联的编程轨迹（在此为编程轨迹202）来获得所述相应确定电阻级别（例如R*）。
具体地说，目标电阻范围TR可以是PCM单元的最低和最高电阻值之间的全标度电阻窗口。
具体地说，相应电阻范围TR1-TR3可以与覆盖相应确定电阻级别并具有覆盖相应确定电阻级别的编程轨迹201-203的最大分辨率的编程轨迹201-203关联。在图14的实例中，编程轨迹202可以是用于对电阻级别R*进行编程的最优轨迹。
图15示出了用于对至少一个多级PCM单元200进行编程的器件100的第二实施例的方块图。PCM单元200可以包括相变元件201和FET 202。器件100可以包括控制器300。所述控制器可以体现为图11的控制部件。
图15的器件100使用FET 202的栅极处的固定栅极电压VG1-VGN来提供基于位线的编程。
此外，控制器300接收指示确定电阻级别的控制信号lev和PCM单元200的实际电阻值R(k)。根据信号lev和R(k)，控制器300提供第一控制信号VBL(k)和SEL(lev)。
此外，器件100具有位线脉冲产生器400。位线脉冲产生器400可以适于根据所述第一控制信号VBL(k)为PCM单元200提供位线脉冲。此外，器件100可以具有选择部件500。所述选择部件500可以接收所述固定栅极电压VG1和VGN。根据所接收的第二控制信号SEL(lev)，所述选择部件500可以为耦合到PCM单元200的FET 202的字线WL提供所接收的栅极电压VG1-VGN之一。如果需要，所述选择部件500可以在迭代编程期间更改初始选择的栅极电压以便适应PCM单元特性。此外，所述器件100可以具有测量部件600，其用于测量PCM单元200的实际电阻值R(k)以及为所述控制器300提供实际电阻值R(k)。
图16是示出本发明的一个实施例的实验结果的图。根据此实施例，在接近两个数量级的范围内将PCM单元阵列编程为16个不同电阻级别以便存储四位信息。
图17是示出与常规方法相比的本发明的方法的一个实施例的收敛速度的改进的图。具体地说，图17示出了与施加单个VG的常规方法相比，使用多个VG的本方法的收敛速度的改进，即平均迭代次数的减少（以％表示）。图17的结果对应于以16个级别编程的单个单元。
本发明的方法的所有上述实施例可以通过相应部件体现为本发明的上述第三方面的用于对至少一个多级PCM单元进行编程的器件的相应实施例。
在此描述的内容只是例示本发明的原理的应用。本领域的技术人员可以实现其他布置和系统而不偏离本发明的范围和精神。
参考资料
[1]Bedeschi等人，“A Bipolar-Selected Phase Change MemoryFeaturing Multi-Level Cell Storage（具有多级单元存储的双极选择相变存储器）”，IEEE Journal of Solid-State Circuits，第44卷，第1期，2009年1月。
[2]J.-B Philipp和T.Happ，“Semiconductor device including multi-bitmemory cells and a temperature budget sensor（包括多位存储单元和温度预算传感器的半导体器件）”，另请参见US 2008/0084738A1。

Claims (13)

1.一种用于对可通过第一端子和第二端子控制的至少一个多级相变存储器PCM单元进行编程的方法，包括：
通过施加于所述PCM单元的至少一个电流脉冲将所述PCM单元编程为具有相应确定单元状态，所述相应确定单元状态至少由相应确定电阻级别限定；
通过施加于所述第一端子的相应第一脉冲和施加于所述第二端子的相应第二脉冲来控制所述相应电流脉冲；
根据所述PCM单元的实际电阻值和针对所述确定电阻级别限定的相应参考电阻值来控制所述相应第一脉冲和所述相应第二脉冲；
将所述PCM单元的最低与最高电阻值之间的电阻窗口的至少一部分分成多个不同电阻范围；
分别将所述不同电阻范围与不同编程轨迹关联，所述不同编程轨迹分别由不同字线脉冲或不同位线脉冲来限定；
将相应确定电阻级别映射到所述不同电阻范围之一，所映射的不同电阻范围具有关联的编程轨迹；以及
对所述PCM单元应用迭代编程以便使用位线脉冲或字线脉冲以及与所述相应确定电阻级别所映射到的电阻范围关联的所述编程轨迹来获得所述相应确定电阻级别。
2.根据权利要求1的方法，其中控制所述电流脉冲的步骤始于包括第一脉冲和第二脉冲的初始对，所述第一脉冲具体地说是位线脉冲并且所述第二脉冲具体地说是字线脉冲，从根据多个PCM单元提供的平均编程曲线得出所述初始对。
3.根据权利要求1或2的方法，其中所述第二脉冲是施加于存取实体的控制端子以便控制对所述PCM单元的存取的字线电压脉冲，并且所述第一脉冲是施加于所述位线的位线电压脉冲，所述PCM单元耦合在所述位线与所述存取实体之间，其中由所述实际电阻值与所述参考电阻值的差值来控制所述字线电压脉冲和所述位线电压脉冲。
4.根据权利要求1的方法，其中将所述PCM单元的最低与最高电阻值之间的全标度电阻窗口分成多个不同电阻范围。
5.根据权利要求1或4的方法，其中所述相应电阻范围与覆盖所述相应确定电阻级别并具有覆盖所述相应确定电阻级别的编程轨迹的最大分辨率的编程轨迹关联，具体地说，所述相应电阻范围与适于增加编程电压或电流窗口的线性和/或宽度的编程轨迹关联。
6.根据权利要求1、2或4所述的方法，其中所述相应编程轨迹与最大编程电流关联，所述最大编程电流与相应最大电阻值关联以便限制流向所述PCM单元的所述相应电流脉冲的最大电流。
7.根据权利要求1、2或4所述的方法，其中对所述PCM单元应用所述迭代编程以便使用具有变化振幅的位线脉冲或字线脉冲以及与所述相应确定电阻级别所映射到的电阻范围关联的所述编程轨迹来获得所述相应确定电阻级别。
8.根据权利要求1、2或4所述的方法，包括：
通过流向相应PCM单元的多个不同电流脉冲将该PCM单元编程为具有相应确定单元状态，所述相应确定单元状态由至少多个不同确定电阻级别限定。
9.一种用于对可通过第一端子和第二端子控制的至少一个多级相变存储器PCM单元进行编程的器件，包括：
控制部件，其用于根据所述PCM单元的实际电阻值和针对所述PCM单元的确定电阻级别限定的参考电阻值来控制施加于所述第一端子的第一脉冲和施加于所述第二端子的第二脉冲，所述第一脉冲和所述第二脉冲适于控制施加于所述PCM单元的至少一个电流脉冲以便将所述PCM单元编程为具有相应确定单元状态，所述相应确定单元状态至少由相应确定电阻级别限定；
划分部件，其用于将所述PCM单元的最低与最高电阻值之间的电阻窗口的至少一部分分成多个不同电阻范围；
关联部件，其用于分别将所述不同电阻范围与不同编程轨迹关联，所述不同编程轨迹分别由不同字线脉冲或不同位线脉冲来限定；以及
映射部件，其用于将相应确定电阻级别映射到所述不同电阻范围之一，所映射的电阻范围具有关联的编程轨迹。
10.根据权利要求9的器件，还包括：
测量部件，其用于测量所述PCM单元的实际电阻值以及向所述控制部件提供所测量的实际电阻值。
11.根据权利要求9或10所述的器件，还包括：
位线脉冲产生部件，其用于根据第一控制信号向所述PCM单元提供位线脉冲，
选择部件，其用于根据第二控制信号选择多个限定的字线脉冲中的一个字线脉冲，
其中所述控制部件适于根据针对所述确定电阻值限定的所述参考电阻值和所述实际电阻值来提供所述第一控制信号和所述第二控制信号。
12.根据权利要求11的器件，其中所述选择部件适于在迭代编程期间更改最初选择的字线脉冲以便适应所述PCM单元的特性。
13.一种存储器件，包括一个或多个相变存储器(PCM)单元和根据权利要求9至12中的任一权利要求的器件。
CN201180016571.9A 2010-03-30 2011-03-23 对至少一个多级相变存储器单元进行编程 Expired - Fee Related CN102822900B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10158300.3 2010-03-30
EP10158300 2010-03-30
PCT/IB2011/051220 WO2011121491A1 (en) 2010-03-30 2011-03-23 Programming at least one multi-level phase change memory cell

Publications (2)

Publication Number Publication Date
CN102822900A CN102822900A (zh) 2012-12-12
CN102822900B true CN102822900B (zh) 2015-09-30

Family

ID=44263023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180016571.9A Expired - Fee Related CN102822900B (zh) 2010-03-30 2011-03-23 对至少一个多级相变存储器单元进行编程

Country Status (6)

Country Link
US (3) US9064571B2 (zh)
JP (1) JP5968868B2 (zh)
CN (1) CN102822900B (zh)
DE (1) DE112011100217T5 (zh)
GB (1) GB2492701B (zh)
WO (1) WO2011121491A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011121491A1 (en) * 2010-03-30 2011-10-06 International Business Machines Corporation Programming at least one multi-level phase change memory cell
JP2013114737A (ja) 2011-11-28 2013-06-10 Internatl Business Mach Corp <Ibm> 相変化メモリ・セルをプログラミングするための方法、コンピュータ・プログラム、および装置、ならびに相変化メモリ・デバイス（相変化メモリ・セルのプログラミング）
US9269432B2 (en) * 2014-01-09 2016-02-23 Micron Technology, Inc. Memory systems and memory programming methods
KR102173441B1 (ko) 2014-02-04 2020-11-03 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US10454025B1 (en) 2018-06-13 2019-10-22 International Business Machines Corporation Phase change memory with gradual resistance change
US11347999B2 (en) 2019-05-22 2022-05-31 International Business Machines Corporation Closed loop programming of phase-change memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140800A (zh) * 2006-06-09 2008-03-12 奇梦达北美有限公司 利用来自存取器件的电流编程的存储器单元

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7966429B2 (en) * 2007-05-28 2011-06-21 Super Talent Electronics, Inc. Peripheral devices using phase-change memory
EP1450373B1 (en) * 2003-02-21 2008-08-27 STMicroelectronics S.r.l. Phase change memory device
US7663132B2 (en) * 2002-04-04 2010-02-16 Kabushiki Kaisha Toshiba Resistance change memory device
JP4529493B2 (ja) * 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
US7391642B2 (en) * 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
KR100794654B1 (ko) * 2005-07-06 2008-01-14 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US7907435B2 (en) * 2005-09-21 2011-03-15 Renesas Electronics Corporation Semiconductor device
US7209384B1 (en) * 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
US20080025080A1 (en) 2006-07-27 2008-01-31 Cswitch Corporation Method and apparatus for programming phase change devices
US7623401B2 (en) 2006-10-06 2009-11-24 Qimonda North America Corp. Semiconductor device including multi-bit memory cells and a temperature budget sensor
US7436695B2 (en) * 2006-11-21 2008-10-14 Infineon Technologies Ag Resistive memory including bipolar transistor access devices
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7382647B1 (en) * 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
KR100882119B1 (ko) * 2007-07-24 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
KR101390337B1 (ko) * 2007-09-13 2014-04-29 삼성전자주식회사 멀티-레벨 상변환 메모리 장치, 그것의 프로그램 방법,그리고 그것을 포함한 메모리 시스템
US7787291B2 (en) * 2007-09-26 2010-08-31 Intel Corporation Programming a multilevel phase change memory cell
JP5253784B2 (ja) * 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
JP5151439B2 (ja) 2007-12-12 2013-02-27 ソニー株式会社 記憶装置および情報再記録方法
US7885101B2 (en) * 2008-12-29 2011-02-08 Numonyx B.V. Method for low-stress multilevel reading of phase change memory cells and multilevel phase change memory
US8301977B2 (en) * 2008-12-30 2012-10-30 Stmicroelectronics S.R.L. Accelerating phase change memory writes
US8023345B2 (en) * 2009-02-24 2011-09-20 International Business Machines Corporation Iteratively writing contents to memory locations using a statistical model
US20100226168A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Programming methods for phase-change memory
US7944740B2 (en) * 2009-09-22 2011-05-17 International Business Machines Corporation Multi-level cell programming of PCM by varying the reset amplitude
US8289762B2 (en) * 2009-10-30 2012-10-16 Intel Corporation Double-pulse write for phase change memory
US9183928B2 (en) * 2009-12-29 2015-11-10 Micron Technology, Inc. Descending set verify for phase change memory
WO2011121491A1 (en) * 2010-03-30 2011-10-06 International Business Machines Corporation Programming at least one multi-level phase change memory cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140800A (zh) * 2006-06-09 2008-03-12 奇梦达北美有限公司 利用来自存取器件的电流编程的存储器单元

Also Published As

Publication number Publication date
DE112011100217T5 (de) 2012-10-31
US20130044540A1 (en) 2013-02-21
US9576655B2 (en) 2017-02-21
US10037803B2 (en) 2018-07-31
JP2013524394A (ja) 2013-06-17
CN102822900A (zh) 2012-12-12
GB2492701A (en) 2013-01-09
GB201218792D0 (en) 2012-12-05
US20170110190A1 (en) 2017-04-20
GB2492701B (en) 2014-03-19
JP5968868B2 (ja) 2016-08-10
WO2011121491A1 (en) 2011-10-06
US20130021845A1 (en) 2013-01-24
US9064571B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
CN102822900B (zh) 对至少一个多级相变存储器单元进行编程
CN101345083B (zh) 可变电阻存储器器件、参考电压产生方法和存储器系统
US9633726B2 (en) Resistive memory device, resistive memory system, and method of operating resistive memory device
KR102251814B1 (ko) 메모리 장치, 그것의 동작 및 제어 방법
CN109841248B (zh) 存储装置及其操作方法
CN105843553A (zh) 包括能够进行重写操作的存储装置的存储系统的操作方法
US20160012890A1 (en) Resistive memory device and method of operating the same
US9514813B2 (en) Resistive memory device, resistive memory system, and operating method thereof
US8050083B2 (en) Phase change memory device and write method thereof
US9953706B2 (en) Method and apparatus for faster determination of cell state of a resistive memory cell using a parallel resistor
US9190171B2 (en) Method and apparatus for read measurement of a plurality of resistive memory cells
KR20170120446A (ko) 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
KR20210103701A (ko) 메모리 장치 및 그 동작 방법
KR102401183B1 (ko) 메모리 장치 및 그 동작 방법
US9576650B2 (en) Read measurement of a plurality of resistive memory cells for alleviating resistance and current drift
CN102890962B (zh) 一种相变存储器多级存储系统及方法
US20210090645A1 (en) Memory device
CN109754835B (zh) 存储装置
KR102407455B1 (ko) 메모리 장치
KR100929313B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161110

Address after: Amsterdam, The Netherlands

Patentee after: HGST Netherlands B.V.

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right

Effective date of registration: 20181121

Address after: California, USA

Patentee after: Western Digital Technologies, Inc.

Address before: Amsterdam, The Netherlands

Patentee before: HGST Netherlands B.V.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

CF01 Termination of patent right due to non-payment of annual fee