CN101140800A - 利用来自存取器件的电流编程的存储器单元 - Google Patents

利用来自存取器件的电流编程的存储器单元 Download PDF

Info

Publication number
CN101140800A
CN101140800A CNA200710137973XA CN200710137973A CN101140800A CN 101140800 A CN101140800 A CN 101140800A CN A200710137973X A CNA200710137973X A CN A200710137973XA CN 200710137973 A CN200710137973 A CN 200710137973A CN 101140800 A CN101140800 A CN 101140800A
Authority
CN
China
Prior art keywords
phase
state
change element
voltage
potential pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710137973XA
Other languages
English (en)
Inventor
T·哈普
M·-H·E·李
J·B·菲利普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mark Ronnie Kors International Ltd
Qimonda North America Corp
Original Assignee
Mark Ronnie Kors International Ltd
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mark Ronnie Kors International Ltd, Qimonda North America Corp filed Critical Mark Ronnie Kors International Ltd
Publication of CN101140800A publication Critical patent/CN101140800A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

存储器包括相变元件和第一线路，该相变元件包括第一端和第二端，该第一线路耦合到该元件的第一端。该存储器包括耦合到元件的第二端的存取器件、和耦合到存取器件用以控制该存取器件的第二线路。该存储器包括一电路，用于将第一线路预充电至第一电压并且用于对第二线路施加电压脉冲，使得通过存取器件向元件产生电流脉冲，用以将该元件编程为多于两种的状态中的所选定的一种，该电压脉冲具有基于所选状态的振幅。

Description

利用来自存取器件的电流编程的存储器单元
技术领域
本发明涉及存储器，并且另外涉及用于对存储器单元进行编程的方法。
背景技术
存储器的一种类型是电阻性存储器。电阻性存储器利用存储器元件的电阻值来存储一个或多个数据位。例如，被编程为具有高电阻值的存储器元件可以表示逻辑“1”数据位值，被编程为具有低电阻值的存储器元件可以表示逻辑“0”数据位值。通过对存储器元件施加电压脉冲或电流脉冲来电切换存储器元件的电阻值。电阻存储器的一种类型是相变存储器。相变存储器使用相变材料用于电阻性存储器元件。
相变存储器是以表现出至少两种不同的状态的相变材料为基础的。可以在存储器单元中使用相变材料来存储数据位。相变材料的状态可以称为非结晶和结晶状态。因为非结晶状态通常比结晶状态表现出更高的电阻率，所以可以区分所述状态。通常，非结晶状态包含更无序的原子结构，而结晶状态包含更有序的晶格。某些相变材料表现出多于一种的结晶状态，例如面心立方(FCC)状态和六方最紧密堆积(HCP)状态。这两种结晶状态具有不同的电阻率，并且可以被用来存储数据位。
可以可逆地引起相变材料中的相变。以这种方式，存储器可以响应于温度变化而从非结晶状态转变成结晶状态并从结晶状态转变成非结晶状态。可以用各种方式来实现相变材料的温度变化。例如，可以将激光导向相变材料，可以驱使电流通过相变材料，或者可以馈送电流通过在相变材料附近的电阻发热器。在所有的这些方法中，相变材料的可控制的发热导致在该相变材料内的可控制的相变。
可以对相变存储器编程来利用相变材料的存储器状态存储数据，所述相变存储器包含具有多个由相变材料制成的存储器单元的存储器阵列。一种在这种相变存储器器件中读和写数据的方式是控制被施加到相变材料的电流和/或电压脉冲。电流和/或电压脉冲的电平通常对应于在每一个存储器单元中的相变材料内所引起的温度。
为了实现更高密度的相变存储器，相变存储器单元可以存储多个数据位。可以通过将相变材料编程为具有中间电阻值或中间状态来实现相变存储器单元内的多位存储。在这种中间状态下的单元具有位于完全结晶状态和完全非结晶状态之间的电阻。如果将相变存储器单元编程为三种不同的电阻级中的一种，则每单元可以存储1.5个数据位。如果将相变存储器编程为四种不同的电阻级中的一种，则每单元可以存储2个数据位，等等。为简单起见，该公开中的描述基本上集中在四种不同的电阻级或状态以及每单元2个数据位。这仅仅是为了举例的目的，然而并不打算限制本发明的范围。原则上有可能存储三种或更多状态。
为了将相变单元编程为中间电阻值，通过一种适当的写策略来控制与非结晶材料共存的结晶材料的量以及从而控制单元电阻。应当精确地控制与非结晶材料共存的结晶材料的量以确保用于多位存储的一致的电阻值。一致的电阻值具有不同的电阻级的窄分布，确保可以获得足够的感测裕度。
由于这些及其他原因，需要本发明。
发明内容
本发明的一个实施例提供了一种存储器，该存储器包括相变元件和第一线路，该相变元件包括第一端和第二端，且第一线路被耦合到该元件的第一端。该存储器包括存取器件和第二线路，该存取器件被耦合到该元件的第二端，且第二线路被耦合到存取器件用以控制该存取器件。该存储器包括一个电路，用于将第一线路预充电至第一电压并向第二线路施加电压脉冲，使得通过存取器件对该元件生成电流脉冲来将该元件编程为多于两种的状态中的所选定的一种。该电压脉冲具有基于所选状态的振幅。
附图说明
包含附图以提供对本发明的进一步理解，并将所述附图结合进说明书中且构成说明书的一部分。所述附图示出本发明的实施例，并且连同该描述用来解释本发明的原理。由于参照以下的详细描述而使本发明的其他实施例和本发明的预期优点变得更好理解，所以将会很容易理解本发明的其他实施例和本发明的预期优点。附图中的元件不必相互之间按比例决定。同样的参考数字指示相应类似的部分。
图1是例举了存储器的一个实施例的简图。
图2是例举了在四种不同状态下的相变元件的一个实施例的简图。
图3是例举了设置相变元件的电阻状态的一个实施例的曲线图。
图4是例举了用于对相变存储器单元进行编程的信号的一个实施例的时序图。
图5是例举了用于对相变存储器单元进行编程的信号的另一个实施例的时序图。
图6是例举了用于对相变存储器单元进行编程的信号的另一个实施例的时序图。
图7是例举了用于对相变存储器单元进行编程的信号的另一个实施例的时序图。
图8是例举了用于对相变存储器单元进行编程的信号的另一个实施例的时序图。
图9是例举了用于对相变存储器单元进行编程的信号的另一个实施例的时序图。
图10是例举了用于对相变存储器单元进行编程的信号的另一个实施例的时序图。
图11是例举了用于对相变存储器单元进行编程的信号的另一个实施例的时序图。
图12是例举了用于对相变存储器单元进行编程的信号的另一个实施例的时序图。
图13是例举了用于对相变存储器单元进行编程的信号的另一个实施例的时序图。
图14是例举了针对高和低位线预充电电压范围的栅极电压对漏极电流的一个实施例的曲线图。
图15是例举了用于改变有效的源极到漏极电压的栅极电压对漏极电流的一个实施例的曲线图。
图16是例举了从复位状态被编程为四种不同的电阻状态中的一种的相变元件的电阻分布的一个实施例的图表。
图17是例举了从置位状态被编程为四种不同的电阻状态中的一种的相变元件的电阻分布的一个实施例的图表。
具体实施方式
在以下的详细描述中参照附图，所述附图形成其一部分，并通过例举可以实现本发明的特定实施例来示出。在这方面，参照所示的(多个)图的取向使用方向术语，例如“顶部”、“底部”、“前面”、“后面”、“超前”、“落后”等等。由于可以以多种不同的取向来定位本发明实施例的组件，所以该方向术语用于例举的目的而决不是限制。要理解的是，可以使用其他实施例，而且可以在不脱离本发明范围的情况下进行结构或逻辑改变。因此，以下的详细描述不应在限制的意义上来理解，由所附的权利要求来限定本发明的范围。
图1是例举了存储器器件100的一个实施例的简图。存储器器件100包括存储器阵列101和读/写电路103。存储器阵列101通过信号路径102电耦合到读/写电路103。存储器阵列101包括多个相变存储器单元104a-104d(统称为相变存储器单元104)、多个位线(BL)112a-112b(统称为位线112)和多个字线(WL)110a-110b(统称为字线110)。
通过首先将被耦合到所选的存储器单元104的位线112预充电至选定电压或固定电压来对所选的相变存储器单元104进行编程。接下来，在被耦合到所选的存储器单元104的字线110上提供电压脉冲来对所选的存储器单元104进行编程。位线预充电电压和字线上的电压脉冲形成流经所选的存储器单元104的电流，用以将所选的存储器单元编程为所期望的电阻状态。通过控制在字线110上所提供的电压脉冲的振幅来将所选的存储器单元104编程为该所期望的电阻状态。在一个实施例中，还基于所选的存储器单元104的所期望的电阻状态来调节向位线所施加的预充电电压。
正如此处所用的，术语“电耦合”并不意味着元件必须相互直接耦合在一起，而可以在“电耦合”的元件之间提供插入元件。
每一个相变存储器单元104都电耦合到字线110、位线112以及公共端或接地点114。例如，相变存储器单元104a电耦合到位线112a、字线110a以及公共端或接地点114，和相变存储器单元104b电耦合到位线112a、字线110b以及公共端或接地点114。相变存储器单元104c电耦合到位线112b、字线110a以及公共端或接地点114，而相变存储器单元104d电耦合到位线112b、字线110b以及公共端或接地点114。
每一个相变存储器单元104都包括相变元件106和晶体管108。虽然在例举的实施例中，晶体管108是场效应晶体管(FET)，但是在其他实施例中，晶体管108可以是另外的适当器件，例如双极晶体管或3D晶体管结构。相变存储器单元104a包括相变元件106a和晶体管108a。相变元件106a的一端电耦合到位线112a，而相变元件106a的另一端电耦合到晶体管108a的源极漏极路径的一端。晶体管108a的源极漏极路径的另一端电耦合到公共端或接地点114。晶体管108a的栅极电耦合到字线110a。
相变存储器单元104b包括相变元件106b和晶体管108b。相变元件106b的一端电耦合到位线112a，而相变元件106b的另一端电耦合到晶体管108b的源极漏极路径的一端。晶体管108b的源极漏极路径的另一端电耦合到公共端或接地点114。晶体管108b的栅极电耦合到字线110b。
相变存储器单元104c包括相变元件106c和晶体管108c。相变元件106c的一端电耦合到位线112b，而相变元件106c的另一端电耦合到晶体管108c的源极漏极路径的一端。晶体管108c的源极漏极路径的另一端电耦合到公共端或接地点114。晶体管108c的栅极电耦合到字线110a。
相变存储器单元104d包括相变元件106d和晶体管108d。相变元件106d的一端电耦合到位线112b，而相变元件106d的另一端电耦合到晶体管108d的源极漏极路径的一端。晶体管108d的源极漏极路径的另一端电耦合到公共端或接地点114。晶体管108d的栅极电耦合到字线110b。
在另一个实施例中，每一个相变元件106都电耦合到公共端或接地点114，而每一个晶体管都电耦合到位线112。例如，对于相变存储器单元104a来说，相变元件106a的一端电耦合到公共端或接地点114。相变元件106a的另一端电耦合到晶体管108a的源极漏极路径的一端。晶体管108a的源极漏极路径的另一端电耦合到位线112a。
每一个相变元件106都包含可由各种根据本发明的材料组成的相变材料。通常，包含一种或多种来自元素周期表的VI族的元素的硫族化物可用作这样的材料。在一个实施例中，相变元件106的相变材料由硫族化合物材料制成，例如GeSbTe、SbTe、GeTe或AgInSbTe。在另一个实施例中，相变材料是无硫族元素，例如GeSb、GaSb，InSb或GeGaInSb。在其他实施例中，相变材料由包括元素Ge、Sb、Te、Ga、As、In、Se和S中的一种或多种的任何适当的材料制成。
读/写电路103通过信号路径102向存储器阵列101提供信号来从存储器单元104读出数据和对存储器单元104写入数据。为了对存储器单元104进行编程，读/写电路103在所选的位线112上提供预充电电压，并在所选的字线110上提供电压脉冲，以形成流经所选的存储器单元104的电流脉冲。该电流脉冲将多于两种电阻级或状态中的一个编程进每一个所选的存储器单元104的相变材料中。读/写电路103感测每一个存储器单元104的状态，并提供旨示每一个存储器单元的电阻状态的信号。读/写电路103读取存储器单元104的多于两种状态中的每一种。
在相变存储器单元104a的置位操作期间，读/写电路103将位线112a预充电至选定电压或固定电压。接下来，读/写电路103在字线110a上提供电压脉冲，从而利用晶体管108a形成流经相变元件106a的电流脉冲。该电流脉冲使相变元件106a发热超出其结晶温度(但通常低于其熔化温度)。以这种方式，相变元件106a在所述置位操作过程中达到结晶状态或部分结晶且部分非结晶的状态。通过调节在字线110a上所提供的电压脉冲的振幅来控制与非结晶材料共存的结晶材料的量以及从而控制相变元件106a的电阻。在另一个实施例中，还基于相变元件106a的所期望的电阻状态来调节向位线112a所施加的预充电电压。
在相变存储器单元104a的复位操作期间，读/写电路103将位线112a预充电至选定电压或固定电压。接下来，读/写电路103在字线110a上提供电压脉冲，从而利用晶体管108a形成流经相变元件106a的电流脉冲。该电流脉冲使相变元件106a快速发热超出其熔化温度。在字线110a上的电压脉冲被断开之后，相变元件106a快速淬火冷却进入非结晶状态或部分非结晶且部分结晶的状态。通过调节在字线110a上所提供的电压脉冲的振幅来控制与结晶材料共存的非结晶材料的量以及从而控制相变元件104a的电阻。在另一个实施例中，还基于相变元件104a的所期望的电阻状态来调节向位线112a所施加的预充电电压。利用响应于位线和字线电压而形成的类似的电流脉冲，与相变存储器单元104a相类似地对存储器阵列101中的相变存储器单元104b-104d和其他相变存储器单元104进行编程。
图2是例举了在四种不同状态200a、200b、200c和200d下的相变元件106的一个实施例的简图。相变元件106包括在侧面由绝缘材料206围绕的相变材料204。相变元件106可以具有任何适当的几何形状，包括任何适当的几何形状的相变材料204和任何适当的几何形状的绝缘材料206。
相变材料204在一端电耦合到第一电极208而在另一端耦合到第二电极210。通过第一电极208和第二电极210向相变元件106提供脉冲。流经相变材料204的电流路径是从第一电极208和第二电极210中的一个到第一电极208和第二电极210中的另一个。相变元件106提供存储位置用以存储数据位。
绝缘材料206可以是任何适当的绝缘体，例如SiO2、氟化石英玻璃(FSG)或硼磷硅酸盐玻璃(BPSG)。第一电极208和第二电极210可以是任何适当的电极材料，例如TiN、TaN、W、Al、Ti、Ta、TiSiN、TaSiN、TiAlN、TaAlN或Cu。
将相变材料204编程为四种状态中的一种来存储两个数据位。晶体管108(图1)耦合到第一电极208来控制对相变材料204的脉冲施加。脉冲使相变材料204复位，并把其他三种状态中的一种编程到相变材料204中。在200b时，对相变材料204的小部分212进行了编程以改变通过相变材料204和相变元件106的电阻。在200c时，对相变材料204的中等大小部分214进行了编程以改变通过相变材料204和相变元件106的电阻。在200d时，对大的部分216进行了编程以改变通过相变材料204和相变元件106的电阻，该大的部分216基本上就是整个相变材料204。
被编程的部分的大小与通过相变材料204和相变元件106的电阻有关。在200b-200d时三种不同的相变部分加上在200a时的初始状态提供相变材料204中的四种状态，而且相变元件106提供存储位置用以存储两个数据位。在一个实施例中，相变元件106在200a时的状态为“00”，相变元件106在200b时的状态为“01”，相变元件106在200c时的状态为“10”，相变元件106在200d时的状态为“11”。在另一个实施例中，相变元件106在200a时的状态为“11”，相变元件106在200b时的状态为“10”，相变元件106在200c时的状态为“01”，相变元件106在200d时的状态为“00”。
在200a时，将相变材料204复位成基本上非晶体状态。在相变元件106的复位操作期间，复位电流脉冲由晶体管108提供，并通过第一电极208和相变材料204发送。响应于位线112上的预充电电压和在晶体管108的字线110上所提供的电压脉冲来形成复位电流脉冲。该复位电流脉冲使相变材料204发热超出其熔化温度，并且相变材料204被快速冷却以在200a时实现基本上非结晶状态。在复位操作之后，相变材料204包括在218和220处的结晶状态相变材料和在222处的非结晶状态相变材料。在200a时基本上非结晶状态是相变元件106的最高电阻状态。
为了将相变材料204编程为其他三种状态200b-200d中的一种，置位电流脉冲由晶体管108提供，并通过第一电极208和相变材料204发送。响应于位线112上的预充电电压和在晶体管108的字线110上所提供的电压脉冲来形成置位电流脉冲。在200b时，晶体管108提供置位电流脉冲来将小体积部分212编程为结晶状态。该结晶状态比非结晶状态电阻性小，而且在200b时的相变元件106与在200a时基本上非结晶状态下的相变元件106相比具有较低的电阻。在200b时的部分结晶且部分非结晶状态是相变元件的第二最高电阻状态。
在200c时，晶体管108提供置位电流脉冲来将中等体积部分214编程为结晶状态。由于结晶部分214大于结晶部分212，而且结晶状态比非结晶状态电阻性小，所以在200c时的相变元件106与在200b时的相变元件106和在200a时的非结晶状态下的相变元件106相比具有较低的电阻。在200c时的部分结晶且部分非结晶状态是相变元件106的第二最低电阻状态。
在200d时，晶体管108提供置位电流脉冲来将基本上整个相变材料216编程为结晶状态。由于结晶状态比非结晶状态电阻性小，所以在200d时的相变元件106与在200c时的相变元件106、在200b时的相变元件106和在200a时的非结晶状态下的相变元件106相比具有较低的电阻。在200d时基本上结晶状态是相变元件106的最低电阻状态。在其他实施例中，可以将相变元件106编程为任何多种适当数目的电阻值或状态。在其他实施例中，可以将相变元件106设置成基本上结晶状态，并且可以使用复位脉冲来将相变元件106编程为所期望的电阻值或状态。
图3是例举了设置相变元件106的电阻状态的一个实施例的曲线图250。曲线图250包括在x轴254上以安培(A)为单位向相变元件所施加的电流相对在施加特定的电流后在y轴252上以欧姆为单位的电阻。从如在256所示的完全复位相变元件开始，在大约0A和0.3×10-3A之间的电流并不改变完全复位状态的相变元件的电阻状态。在大约0.3×10-3A和0.5×10-3A之间的电流将相变元件的电阻状态转变成如在260所示的部分置位状态。在大约0.5×10-3A和1.4×10-3A之间的电流将相变元件的电阻状态转变成如在258所示的完全置位状态。在大约1.4×10-3A和1.6×10-3A之间的电流将相变元件的电阻状态转变成如在262所示的部分复位状态。大于大约1.6×10-3A的电流将相变元件的电阻状态转变回如在256所示的完全复位状态。用于获得部分置位、完全置位、部分复位和完全复位状态的特定电流范围将基于所用的相变材料、所用的存储器单元概念和所用的存储器单元尺寸而改变。
从如在256所示的完全复位状态开始，可以通过控制电流来将相变元件106编程为四种电阻状态中的一种。如果不施加电流，则相变元件保持在完全复位状态。如果施加小电流，则将相变元件编程为如在264所示的第一状态。在图2中，在200a时示出该状态。在一个实施例中，该状态为“11”状态。如果在第一状态之外施加额外的电流，则将相变元件编程为如在266所示的第二状态。在图2中，在200b时示出该状态。在一个实施例中，该状态为“10”状态。如果在第二状态之外施加额外的电流，则将相变元件编程为如在268所示的第三状态，在图2中，在200c时示出该状态。在一个实施例中，该状态为“01”状态。如果在第三状态之外施加额外的电流，则将相变元件编程为如在270所示的完全置位状态。在图2中，在200d时示出该状态。在一个实施例中，该状态为“00”状态。
从如在258所示的完全置位状态开始，也可以通过控制电流来将相变元件编程为四种电阻状态中的一种。例如，如果施加第一电流，则将相变元件编程为如在272所示的第一状态。在一个实施例中，该状态为“00”状态。如果在第一状态之外施加额外的电流，则将相变元件编程为如在274所示的第二状态。在一个实施例中，该状态为“01”状态。如果在第二状态之外施加额外的电流，则将相变元件编程为如在276所示的第三状态。在一个实施例中，该状态为“10”状态。如果在第三状态之外施加额外的电流，就将相变元件编程为如在278所示的完全复位状态。在一个实施例中，该状态为“11”状态。
图4是例举了用于对相变存储器单元104进行编程的信号的一个实施例的时序图300a。在这个实施例中，相位变换元件106开始于完全复位(即，非结晶)状态。时序图300a包括在x轴302上的时间、在y轴304上的位线电压和在y轴306上的字线电压。为了将所选的相变元件106编程为四种状态中的一种，读/写电路103对耦合到所选的相变元件106的位线112进行预充电，如信号308所示。信号308从310时的0V上升至311时的固定电压并下降返回到312时的0V。在将位线预充电至311时的固定电压时，读/写电路103在字线110上提供所选的置位电压脉冲，其中该字线110耦合到晶体管108的栅极，晶体管108耦合到所选的相变元件106。每一个置位电压脉冲都在316时开始且在318时结束。因此，所选的置位电压脉冲限定了向所选的相变元件106所施加的电流脉冲的开始和结束。
为了将所选的相变元件106编程为“00”状态(例如图2中在200a所示的状态)，读/写电路103不提供置位电压脉冲，正如信号314a所示。为了将所选的相变元件106编程为“01”状态(例如图2中在200b所示的状态)，读/写电路103提供具有第一振幅的置位电压脉冲，正如信号314b所示。为了将所选的相变元件106编程为“10”状态(例如图2中在200c所示的状态)，读/写电路103提供具有大于第一振幅的第二振幅的置位电压脉冲，正如信号314c所示。为了将所选的相变元件106编程为“11”状态(例如图2中在200d所示的状态)，读/写电路103提供具有大于第二振幅的第三振幅的置位电压脉冲，正如信号314d所示。
图5是例举了用于对相变存储器单元104进行编程的信号的另一个实施例的时序图300b。时序图300b类似于之前参照图4描述和例举的时序图300a，除了在时序图300b中，向位线112所施加的预充电电压还基于相变元件106的所期望的状态而改变。
为了将所选的相变元件106编程为“00”状态(例如图2中在200a所示的状态)，读/写电路103除了不在字线110上提供如信号314a所示的置位电压脉冲之外，还不向位线112施加预充电电压，正如信号320a所示。为了将所选的相变元件106编程为“01”状态(例如图2中在200b所示的状态)，读/写电路103除了提供由信号314b所示的置位电压脉冲之外，还向位线112施加第一预充电电压，正如信号320b所示。为了将所选的相变元件106编程为“10”状态(例如图2中200c所示的状态)，读/写电路103除了提供由信号314c所示的置位电压脉冲之外，还向位线112施加大于第一预充电电压的第二预充电电压，正如信号320c所示。为了将所选的相变元件106编程为“11”状态(例如图2中在200d所示的状态)，读/写电路103除了提供由信号314d所示的置位电压脉冲之外，还向位线112施加大于第二预充电电压的第三预充电电压，正如信号320d所示。
图6是例举了用于对相变存储器单元104进行编程的信号的另一个实施例的时序图300c。时序图300c类似于之前参照图4描述和例举的时序图300a，除了时序图300c包括复位操作之外。为了将所选的相变元件106编程为四种状态中的一种，读/写电路103首先复位所选的相变元件106。通过对位线112进行预充电，正如信号308所示，读/写电路103复位所选的相变元件106。信号308从330时的0V上升至334时的固定电压并下降返回到332时的0V。在将位线112预充电至334时的固定电压时，读/写电路103在字线110上提供电压脉冲，正如信号340所示。该电压脉冲在336时开始且在338时结束。由信号340表示的复位电压脉冲的振幅大于由信号314a-314d表示的置位脉冲的振幅。由信号340表示的电压脉冲复位所选的相变元件106，使得由信号314a-314d表示的随后置位电压脉冲中的一个将所选的相变元件106编程为所期望的状态。
图7是例举了用于对相变存储器单元104进行编程的信号的另一个实施例的时序图300d。时序图300d类似于之前参照图6描述和例举的时序图300c，除了在时序图300d中，在复位电压脉冲340和所选的置位电压脉冲314a-314d之间，位线预充电电压保持被施加给位线112。信号308保持在334所示的固定预充电电压，并且因此跳过如图6所示的在332时至0V的斜降以及在310时的斜升。
图8是例举了用于对相变存储器单元104进行编程的信号的另一个实施例的时序图300e。时序图300e类似于之前参照图5描述和例举的时序图300b，除了时序图300e包括复位操作之外。为了将所选的相变元件106编程为四种状态中的一种，读/写电路103首先复位所选的相变元件106。通过对位线112进行预充电，正如信号308所示，读/写电路103复位所选的相变元件106。信号308从330时的0V上升至334时的固定电压并下降返回到332时的0V。在将位线预充电至334时的固定电压时，读/写电路103在字线110上提供电压脉冲，正如信号340所示。该电压脉冲在336时开始且在338时结束。由信号340表示的复位电压脉冲的振幅大于由信号314a-314d表示的置位脉冲的振幅。由信号340表示的电压脉冲复位所选的相变元件106，使得随后置位电压脉冲314a-314d中的一个将所选的相变元件106编程为所期望的状态。
图9是例举了用于对相变存储器单元104进行编程的信号的另一个实施例的时序图300f。时序图300f类似于之前参照图8描述和例举的时序图300e，除了在时序图300f中，在复位电压脉冲340和所选的置位电压脉冲314a-314d之间，预充电电压保持被施加给位线112。信号308在转变成320a-320d所示的所选预充电电压中的一个之前保持在334所示的固定的预充电电压，并且因此跳过如图8所示的在332时至0V的斜降以及在310时斜升。
图10是例举了用于对相变存储器单元104进行编程的信号的另一个实施例的时序图300g。在该实施例中，首先将所选的相变元件106编程为完全置位(即，结晶)状态，然后将其复位成所期望的状态。为了将所选的相变元件106编程为四种电阻状态中的一种，读/写电路103对耦合到所选的相变元件106的位线112预充电，正如信号308所示。信号308从330时的0V上升至334时的固定电压并下降返回到332时的0V。在将位线112预充电至334时的固定电压时，读/写电路103在字线110上提供置位电压脉冲352，其中该字线110耦合到晶体管108的栅极，而该晶体管108耦合到所选的相变元件106。该置位电压脉冲352在354时开始且在356时结束。
在所选的相变元件106处于置位状态情况下，读/写电路103重新对位线112预充电，正如信号308所示。信号308从310时的0V上升至311时的固定电压并下降返回到312时的0V。在将位线预充电至311时的固定电压时，读/写电路103在字线110上提供所选的复位电压脉冲。每一个复位电压脉冲都在358时开始且在360时结束。因此，所选的复位电压脉冲限定了向所选的相变元件106所施加的电流脉冲的开始和结束。
为了将所选的相变元件106编程为“00”状态，读/写电路103不提供如信号350a所示的复位电压脉冲。为了将所选的相变元件106编程为“01”状态，读/写电路103提供具有第一振幅的复位电压脉冲，如信号350b所示。为了将所选的相变元件106编程为“10”状态，读/写电路103提供有大于第一振幅的第二振幅的复位电压脉冲，正如信号350c所示。为了将所选的相变元件106编程为“11”状态，读/写电路103提供具有大于第二振幅的第三振幅的复位电压脉冲，正如信号350d所示。由信号352表示的置位电压脉冲的振幅小于由信号350b-350d表示的复位脉冲的振幅。由信号352表示的电压脉冲对所选的相变元件106置位，使得随后的复位电压脉冲350a-350d中的一个将所选的相变元件106编程为所期望的状态。
图11是例举了用于对相变存储器单元104进行编程的信号的另一个实施例的时序图300h。时序图300h类似于之前参照图10描述和例举的时序图300g，除了在时序图300h中，在置位电压脉冲352和所选的复位电压脉冲350a-350d之间，预充电电压保持被施加给位线112。信号308从在334所示的固定预充电电压转变成在311所示的固定预充电电压，因此跳过图10所示的在332时至0V的斜降以及在310时的斜升。
图12是例举了用于对相变存储器单元104进行编程的信号的另一个实施例的时序图300i。时序图300i类似于之前参照图10描述和例举的时序图300g，除了在时序图300i中，向位线112施加的用于所选的复位电压脉冲的预充电电压还基于相变元件106的所期望的状态而改变。
为了将所选的相变元件106编程为“00”状态，读/写电路103除了不在字线110上提供由信号350a所示的复位电压脉冲之外，还不向位线112施加如信号320a所示的预充电电压。为了将所选的相变元件106编程为“01”状态，读/写电路103除了提供由信号350b所示的复位电压脉冲之外，还向位线112施加第一预充电电压，正如信号320b所示。为了将所选的相变元件106编程为“10”状态，读/写电路103除了提供由信号350c所示的复位电压脉冲之外，还向位线112施加大于第一预充电电压的第二预充电电压，正如信号320c所示。为了将所选的相变元件106编程为“11”状态，读/写电路103除了提供由信号350d所示的复位电压脉冲之外，还向位线112施加大于第二预充电电压的第三预充电电压，正如信号320d所示。
图13是例举了用于对相变存储器单元104进行编程的信号的另一个实施例的时序图300j。时序图300j类似于之前参照图12描述和例举的时序图300i，除了在时序图300j中，在置位电压脉冲352和所选的复位电压脉冲350a-350d之间，预充电电压保持被施加给位线112。信号308在转变成320a-320d时所示的所选预充电电压中的一个之前保持在334时所示的固定预充电电压，并且因此跳过如图12所示的在332时至0V的斜降以及在310时的斜升。
图14是例举了关于高和低位线预充电电压范围的栅极电压对漏极电流的一个实施例的曲线图500。曲线图500包括在x轴502上以伏特(V)为单位的栅极电压(VG)和在y轴504上以安培(A)为单位的漏极电流(ID)。在510处表示了关于较高电流范围的较高位线112预充电电压，在508处表示了关于较低电流范围的较低位线112预充电电压。在506处表示了字线110电压范围的一个实施例。曲线512例举了关于第一位线112预充电电压的栅极电压对漏极电流，而曲线514例举了关于第二位线112预充电电压的栅极电压对漏极电流。该第二位线112预充电电压大于第一位线112预充电电压。与在510处所示的较高位线112预充电电压相比，在508处所示的较低位线112预充电电压提供了对低振幅电流脉冲更好的控制。
图15是例举了用于改变有效的源极至漏极电压的栅极电压对漏极电流的一个实施例的曲线图520。曲线图520包括在x轴522上以伏特(V)为单位的栅极电压(VG)和在y轴524上以安培(A)为单位的漏极电流(ID)。曲线530例举了关于漏极电压为1.5V的栅极电压对漏极电流。曲线532例举了关于漏极电压为2V的栅极电压对漏极电流，曲线534例举了关于漏极电压为2.5V的栅极电压对漏极电流，而曲线536例举了关于漏极电压为3V的栅极电压对漏极电流。正如528所示，漏极电流对源极至漏极电压的依赖性很小。在用于对相变元件进行一种状态的编程的典型栅极电压处，正如526所示，编程电流里的变化是无关紧要的。
图16是例举了相变元件106的电阻分布的一个实施例的图表550，其中相变元件从复位状态被编程为四种不同的电阻状态中的一种。图表550包括在x轴552上以欧姆(Ω)为单位的电阻(R)和在y轴554上的相关频率。在该实施例中，在对位线112预充电的情况下向字线110施加单个300ns置位脉冲，以将所选的相变元件106编程为所选的状态。在556处表示被编程为“00”状态(例如在图2中所示的状态200a)的相变元件106的电阻值分布。在558处表示被编程为“01”状态(例如在图2中所示的状态200b)的相变元件106的电阻值分布。在560处表示被编程为“10”状态(例如在图2中所示的状态200c)的相变元件106的电阻值分布。在562处表示被编程为“11”状态(例如在图2中所示的状态200d)的相变元件106的电阻值分布。所述分布很窄且相互分离，使得容易实现四种截然不同的电阻级。
图17是例举了相变元件的电阻分布的一个实施例的图表，其中相变元件从置位状态被编程为四种不同的电阻状态中的一种。图表570包括在x轴572上以欧姆(Ω)为单位的电阻(R)和在y轴574上的相关频率。在该实施例中，在对位线112预充电的情况下向字线110施加单个65ns复位脉冲，以将所选的相变元件106编程为所选的状态。在576处表示被编程为“00”状态的相变元件106的电阻值分布。在578处表示被编程为“01”状态的相变元件106的电阻值分布。在580处表示被编程为“10”状态的相变元件106的电阻值分布，并且在582处表示被编程为“11”状态的相变元件106的电阻值分布。该分布很窄且相互分离，使得容易实现四种截然不同的电阻级。
本发明的实施例提供了一种用于将相变存储器单元编程为多于两种的电阻状态中的所选定的一种的方法。通过以下方式对存储器单元进行编程，即首先对耦合到所选的存储器单元的位线进行预充电，然后向耦合到晶体管的栅极的字线施加电压脉冲，该晶体管耦合到所选的存储器单元。在位线上的预充电电压和在字线上的电压脉冲利用晶体管形成流经所选的存储器单元的电流脉冲。该电流脉冲将所选的存储器单元编程为所期望的状态。通过控制向字线施加的电压脉冲的振幅和/或控制向位线施加的预充电电压，将存储器单元设置为所期望的状态。
用这种方式，精确地控制被递送给相变元件的功率。另外，由于向存储器单元施加电压脉冲，所以不使用潜在较大的电流源电路。此外，脉冲时序不受位线系统的阻容(R-C)延迟的影响。另外，字线的阻抗独立于耦合到该字线的单独相变存储器单元的状态。因此，相比于传统的编程方法，可以获得更可再生和更均一的脉冲用以对相变元件进行编程。
尽管在此例举和描述了特定的实施例，但是本领域的普通技术人员将会理解在不脱离本发明范围的情况下，各种替换方案和/或等效实施都可适用于所示和所述的特定实施例。本申请打算覆盖在此所讨论的特定实施例的所有修改和或变型。因此，本发明仅受权利要求及其等同物的限制。

Claims (27)

1.一种存储器，包括：
具有第一端和第二端的相变元件；
耦合到元件的第一端的第一线路；
耦合到元件的第二端的存取器件；
耦合到存取器件用以控制该存取器件的第二线路；以及
电路，用于将第一线路预充电至第一电压并用于对第二线路施加电压脉冲，使得通过存取器件向元件产生电流脉冲，用以将该元件编程为多于两种的状态中的所选定的一种，该电压脉冲具有基于所选状态的振幅。
2.根据权利要求1所述的存储器，其中第一电压是基于所选状态的。
3.根据权利要求1所述的存储器，其中第一线路包括位线，第二线路包括字线。
4.根据权利要求1所述的存储器，其中存取器件包括晶体管。
5.根据权利要求4所述的存储器，其中该晶体管包括双极晶体管。
6.根据权利要求1所述的存储器，其中电压脉冲包括置位电压脉冲。
7.根据权利要求1所述的存储器，其中该电压脉冲包括复位电压脉冲。
8.一种存储器，包括：
相变元件；
耦合到元件的一端的位线；
具有源极漏极路径的晶体管，该源极漏极路径的一端耦合到元件的另一端；
耦合到晶体管的栅极的字线；以及
电路，用于将位线预充电至第一电压并用于对字线施加电压脉冲，使得通过晶体管向元件产生电流脉冲，用以将该元件编程为多于两种的状态中的所选定的一种，该电压脉冲具有基于所选状态的振幅。
9.根据权利要求8所述的存储器，其中第一电压是基于所选状态的。
10.根据权利要求8所述的存储器，其中电压脉冲包括置位电压脉冲。
11.根据权利要求8所述的存储器，其中电压脉冲包括复位电压脉冲。
12.一种存储器，包括：
相变元件；
耦合到元件的一端的第一线路；
耦合到元件的另一端的存取器件；
耦合到存取器件用以控制该存取器件的第二线路；以及
装置，用于将第一线路预充电至第一电压并用于对第二线路施加电压脉冲，使得通过存取器件向元件产生电流脉冲，用以将该元件编程为多于两种的状态中的所选定的一种，该电压脉冲具有基于所选状态的振幅。
13.根据权利要求12所述的存储器，其中第一电压是基于所选状态的。
14.根据权利要求12所述的存储器，其中用于施加电压脉冲的装置包括用于施加置位电压脉冲的装置。
15.根据权利要求12所述的存储器，其中用于施加电压脉冲的装置包括用于施加复位电压脉冲的装置。
16.一种用于对存储器单元进行编程的方法，该方法包括：
对耦合到相变元件的一端的位线进行预充电；以及
对耦合到存取器件的字线施加电压脉冲，用以控制该存取器件，该存取器件耦合到该元件的另一端，使得通过存取器件向元件产生电流脉冲，用以将该元件编程为多于两种的状态中的所选定的一种。
17.根据权利要求16所述的方法，其中对位线进行预充电包括将位线预充电至基于所选状态的电压。
18.根据权利要求16所述的方法，其中施加电压脉冲包括施加置位电压脉冲。
19.根据权利要求16所述的方法，其中施加电压脉冲包括施加复位电压脉冲。
20.一种用于对存储器进行编程的方法，该方法包括：
向耦合到相变元件的位线施加第一电压；
通过向耦合到该元件的晶体管的字线施加第一电压脉冲来将相变元件设置成初始状态；以及
通过向字线施加第二电压脉冲来将相变元件设置为多于两种的状态中的所选定的一种，第二电压脉冲的振幅是基于所选状态的。
21.根据权利要求20所述的方法，其中将相变元件设置为成初始状态包括施加复位电压脉冲，其中将相变元件设置为所选的状态包括施加置位电压脉冲。
22.根据权利要求20所述的方法，其中将相变元件设置为初始状态包括施加置位电压脉冲，其中将相变元件设置为所选状态包括施加复位电压脉冲。
23.根据权利要求20所述的方法，进一步包括：
在将相变元件设置为初始状态之后，从位线中去除第一电压；以及
在将相变元件设置为所选状态之前，对位线施加第二电压。
24.根据权利要求23所述的方法，其中施加第二电压包括施加基于所选状态的第二电压。
25.根据权利要求20所述的方法，进一步包括：
在将相变元件设置为所选状态之前，对位线施加第二电压。
26.根据权利要求25所述的方法，其中施加第二电压包括施加基于所选状态的第二电压。
27.一种存储器，包括：
具有第一端和第二端的相变元件；
耦合到元件的第一端的公共端和接地点之一；
耦合到元件的第二端和第一线路的存取器件；
耦合到存取器件用以控制该存取器件的第二线路；以及
电路，用于将第一线路预充电至第一电压并用于对第二线路施加电压脉冲，使得通过存取器件向元件产生电流脉冲，用以将该元件编程为多于两种的状态中的所选定的一种，该电压脉冲具有基于所选状态的振幅。
CNA200710137973XA 2006-06-09 2007-06-08 利用来自存取器件的电流编程的存储器单元 Pending CN101140800A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/450605 2006-06-09
US11/450,605 US7626858B2 (en) 2006-06-09 2006-06-09 Integrated circuit having a precharging circuit

Publications (1)

Publication Number Publication Date
CN101140800A true CN101140800A (zh) 2008-03-12

Family

ID=38377717

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710137973XA Pending CN101140800A (zh) 2006-06-09 2007-06-08 利用来自存取器件的电流编程的存储器单元

Country Status (5)

Country Link
US (1) US7626858B2 (zh)
EP (1) EP1865512B1 (zh)
JP (1) JP2007335068A (zh)
KR (1) KR20070118046A (zh)
CN (1) CN101140800A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822900A (zh) * 2010-03-30 2012-12-12 国际商业机器公司 对至少一个多级相变存储器单元进行编程
CN103593160A (zh) * 2013-11-04 2014-02-19 上海新储集成电路有限公司 一种基于相变存储单元的随机数字发生器
CN105761751A (zh) * 2011-12-02 2016-07-13 赛普拉斯半导体公司 闪速存储器器件和系统

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
US8085615B2 (en) * 2006-12-29 2011-12-27 Spansion Llc Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
JP5151439B2 (ja) 2007-12-12 2013-02-27 ソニー株式会社 記憶装置および情報再記録方法
WO2009122344A1 (en) * 2008-04-04 2009-10-08 Nxp B.V. An electronic component, and a method of operating an electronic component
JP2009266316A (ja) * 2008-04-25 2009-11-12 Semiconductor Technology Academic Research Center メモリ装置、電子機器、相変化メモリ素子への記録方法
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7782646B2 (en) * 2008-06-30 2010-08-24 International Business Machines Corporation High density content addressable memory using phase change devices
JP2010123209A (ja) * 2008-11-20 2010-06-03 Elpida Memory Inc メモリ装置及びその書き込み方法
JP5675046B2 (ja) * 2008-12-01 2015-02-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体メモリおよびビット線制御方法
JP2010225227A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
US8194441B2 (en) 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
US8605497B2 (en) 2011-12-22 2013-12-10 International Business Machines Corporation Parallel programming scheme in multi-bit phase change memory
US8614911B2 (en) 2011-12-22 2013-12-24 International Business Machines Corporation Energy-efficient row driver for programming phase change memory
KR20130091909A (ko) * 2012-02-09 2013-08-20 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
US9563371B2 (en) 2013-07-26 2017-02-07 Globalfoundreis Inc. Self-adjusting phase change memory storage module
US8995169B1 (en) * 2013-09-12 2015-03-31 Sandisk 3D Llc Method of operating FET low current 3D Re-RAM
KR20170031224A (ko) * 2014-07-24 2017-03-20 후아웨이 테크놀러지 컴퍼니 리미티드 데이터 저장 방법 및 상변화 메모리
KR20170031746A (ko) 2014-07-24 2017-03-21 후아웨이 테크놀러지 컴퍼니 리미티드 데이터 저장 방법 및 상변화 메모리
US9754645B2 (en) * 2015-10-27 2017-09-05 Sandisk Technologies Llc Bit line charging for a device
KR102563767B1 (ko) * 2017-02-24 2023-08-03 삼성전자주식회사 메모리 장치 및 그 동작 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6570784B2 (en) 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6759267B2 (en) 2002-07-19 2004-07-06 Macronix International Co., Ltd. Method for forming a phase change memory
DE60323202D1 (de) * 2003-02-21 2008-10-09 St Microelectronics Srl Phasenwechselspeicheranordnung
KR100546322B1 (ko) 2003-03-27 2006-01-26 삼성전자주식회사 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법
KR100498493B1 (ko) * 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
JP3752589B2 (ja) 2003-06-25 2006-03-08 松下電器産業株式会社 不揮発性メモリを駆動する方法
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
JP4567963B2 (ja) * 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100569549B1 (ko) * 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
JP4670252B2 (ja) 2004-01-20 2011-04-13 ソニー株式会社 記憶装置
TW200527656A (en) * 2004-02-05 2005-08-16 Renesas Tech Corp Semiconductor device
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
ATE486369T1 (de) * 2004-03-26 2010-11-15 Nxp Bv Elektrische einrichtung mit einem phasenänderungsmaterial
US7668007B2 (en) * 2005-11-30 2010-02-23 Samsung Electronics Co., Ltd. Memory system including a resistance variable memory device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822900A (zh) * 2010-03-30 2012-12-12 国际商业机器公司 对至少一个多级相变存储器单元进行编程
US9064571B2 (en) 2010-03-30 2015-06-23 International Business Machines Corporation Programming at least one multi-level phase change memory cell
CN102822900B (zh) * 2010-03-30 2015-09-30 国际商业机器公司 对至少一个多级相变存储器单元进行编程
US9576655B2 (en) 2010-03-30 2017-02-21 HGST Netherlands B.V. Apparatus and method for programming a multi-level phase change memory (PCM) cell based on an actual resistance value and a reference resistance value
US10037803B2 (en) 2010-03-30 2018-07-31 HGST Netherlands BV Apparatus and method for programming a multi-level phase change memory (PCM) cell based on an actual resistance value and a reference resistance value
CN105761751A (zh) * 2011-12-02 2016-07-13 赛普拉斯半导体公司 闪速存储器器件和系统
CN103593160A (zh) * 2013-11-04 2014-02-19 上海新储集成电路有限公司 一种基于相变存储单元的随机数字发生器
CN103593160B (zh) * 2013-11-04 2017-10-13 上海新储集成电路有限公司 一种基于相变存储单元的随机数字发生器

Also Published As

Publication number Publication date
EP1865512B1 (en) 2012-03-07
KR20070118046A (ko) 2007-12-13
JP2007335068A (ja) 2007-12-27
US20070285976A1 (en) 2007-12-13
EP1865512A2 (en) 2007-12-12
EP1865512A3 (en) 2008-10-22
US7626858B2 (en) 2009-12-01

Similar Documents

Publication Publication Date Title
CN101140800A (zh) 利用来自存取器件的电流编程的存储器单元
US7880160B2 (en) Memory using tunneling field effect transistors
CN102017003B (zh) 用于存取双向存储器的方法和装置
US7679980B2 (en) Resistive memory including selective refresh operation
US7460386B2 (en) Layout method of a semiconductor memory device
US7345899B2 (en) Memory having storage locations within a common volume of phase change material
KR100688553B1 (ko) 코어 사이즈를 감소시킨 반도체 메모리 장치
CN101354915B (zh) 相变存储器件、使用其的存储系统和读取存储器件的方法
Li et al. Nonvolatile memory design: magnetic, resistive, and phase change
CN101093723A (zh) 使用温控置位脉冲进行编程的存储单元
EP1930910A1 (en) Memory that limits power consumption
CN102473456B (zh) 非易失性存储器的层级式交点阵列
CN104123960A (zh) 电阻式存储器件和其操作方法
US7652914B2 (en) Memory including two access devices per phase change element
US7564710B2 (en) Circuit for programming a memory element
CN108091361A (zh) 相变存储器件
US20070183189A1 (en) Memory having nanotube transistor access device
US7551476B2 (en) Resistive memory having shunted memory cells
CN101145392A (zh) 具有分流存储单元的电阻存储器
CN102859602A (zh) 具有双写入驱动器的相变存储器
US20090027943A1 (en) Resistive memory including bidirectional write operation
US20090154226A1 (en) Integrated circuit including quench devices
CN113380295B (zh) 可变电阻式存储器件以及操作其的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication