CN101093723A - 使用温控置位脉冲进行编程的存储单元 - Google Patents

使用温控置位脉冲进行编程的存储单元 Download PDF

Info

Publication number
CN101093723A
CN101093723A CNA2007101115657A CN200710111565A CN101093723A CN 101093723 A CN101093723 A CN 101093723A CN A2007101115657 A CNA2007101115657 A CN A2007101115657A CN 200710111565 A CN200710111565 A CN 200710111565A CN 101093723 A CN101093723 A CN 101093723A
Authority
CN
China
Prior art keywords
storage unit
electric current
described storage
phase
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101115657A
Other languages
English (en)
Other versions
CN101093723B (zh
Inventor
托马斯·哈普
扬·鲍里斯·菲利普
Original Assignee
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda North America Corp filed Critical Qimonda North America Corp
Publication of CN101093723A publication Critical patent/CN101093723A/zh
Application granted granted Critical
Publication of CN101093723B publication Critical patent/CN101093723B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种存储装置，包括相变存储单元和电路。该电路用于通过将温控置位脉冲施加给存储单元来将存储单元编程为多于两个的状态中的一个选定状态。

Description

使用温控置位脉冲进行编程的存储单元
技术领域
本发明涉及存储装置，更具体地，涉及使用温控置位脉冲进行编程的存储单元。
背景技术
存储器的一种类型是电阻式存储器。电阻式存储器利用存储元件的阻值来存储一个或多个比特的数据。例如，被编程为具有大阻值的存储单元可表示逻辑“1”数据比特值，而被编程为具有小阻值的存储元件可表示逻辑“0”数据比特值。通过将电压脉冲或电流脉冲施加于存储元件来电切换存储元件的阻值。电阻式存储器的一种类型是相变存储器。在电阻存储元件中，相变存储器使用相变材料。
相变存储器基于呈现至少两种不同状态的相变材料。相变材料可用在存储单元中以存储数据比特。相变材料的状态可被称为非晶态和晶态。由于非晶态通常比晶态呈现更大的电阻率，因此可以区分这两种状态。通常，非晶态涉及更加无序的原子结构，而晶态涉及更加有序的晶格。一些相变材料呈现出一种以上的晶态，例如，面心立方(FCC)状态和六方最密堆积(HCP)状态。这两种晶态具有不同的电阻率，并且都可以用于存储数据比特。在以下描述中，非晶态通常是指具有更大电阻率的状态，而晶态通常是指具有更小电阻率的状态。
可以可逆地感应相变材料中的相变。这样，响应于温度变化，存储器可从非晶态转变为晶态以及从晶态转变为非晶态。可以以多种方式实现相变材料的温度变化。例如，可将激光器对准相变材料，可使电流通过相变材料，或者可将电流馈通与相变材料相邻的电阻加热器。在这些方法中的任意一种中，相变材料的可控加热都将引起相变材料内的可控相变。
可对包括具有由相变材料制成的多个存储单元的存储阵列的相变存储器编程，以利用相变材料的存储状态来存储数据。一种在这种相变存储装置中读取和写入数据的方式是控制施加于相变材料的电流和/或电压脉冲。电流和/或电压的等级通常对应于在每个存储单元中的相变材料内所感应的温度。
为了获得更高密度的相变存储器，相变存储单元可存储多个比特的数据。可通过将相变材料编程为具有中间阻率值或状态来实现相变存储单元中的多比特存储。处于这种中间状态的单元具有处于完全晶态和完全非晶态之间的电阻。如果将相变存储单元编程为三个不同电阻等级中的一个，则可以存储每单元1.5比特的数据。如果将相变存储单元编程为四个不同电阻等级中的一个，则可以存储每单元2比特的数据，依此类推。为了简明，本说明书的描述主要集中于四个不同的电阻等级或状态以及每单元2比特的数据。但是，这仅是为了说明的目的，并不用于限制本发明的范围。原则上，可以存储三个或更多状态。
为了将相变存储单元编程为中间电阻值，通过适当的写入策略来控制与非晶材料共存的结晶材料的量，从而控制单元的电阻。应该精确地控制与非晶材料共存的结晶材料的量，以确保多比特存储一致的电阻值。具有不同电阻等级的窄分布的一致电阻值确保可以获得足够的感测容限。
由于上述以及其他原因，存在着对本发明的需求。
发明内容
本发明的一个实施例提供了一种存储装置(memory device，又称存储器件)。该存储装置包括相变存储单元和电路。该电路用于通过将温控置位脉冲施加于存储单元将存储单元编程为多于两个的状态中的一个选定状态。
附图说明
附图是为了进一步理解本发明，以及并入并构成本说明书的一部分。附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。由于参考以下详细描述更好地了解本发明，所以将会容易地理解本发明的其他实施例和本发明的许多预期优点。附图中的元件不一定相对于彼此按比例绘制。相似的参考标号表示相应的类似部件。
图1是示出存储装置的一个实施例的框图。
图2是示出处于四个不同状态的存储单元的一个实施例。
图3是示出基于温度和时间的相变材料的结晶化的一个实施例的曲线图。
图4是示出相变材料的电阻和温度之间关系的一个实施例的曲线图。
图5是示出用于对相变存储单元编程的温控置位脉冲的一个实施例的曲线图。
图6是示出用于将相变存储单元编程为多个状态中的一个的温控置位脉冲的一个实施例的曲线图。
图7是示出用于对相变存储单元编程的方法的一个实施例的流程图。
图8是示出用于对相变存储单元编程的方法的另一实施例的流程图。
具体实施方式
在以下的详细描述中，参考构成本文一部分的附图，其中，通过可以实现本发明的示例性具体实施例示出了附图。对此，参考所描述图的方向使用方向术语(例如，“顶部”、“底部”、“正面”、“背面”、“前端”、“尾部”等)。由于本发明实施例中的元件可以定位于许多不同的方向，因此，方向术语是用来说明而不是用来限制的。可以理解，可利用其他实施例，并且在不背离本发明范围的情况下，可对结构或逻辑进行改变。因此，以下详细的描述不是用来限制本发明的，本发明的范围由所附权利要求限定。
图1是示出了存储装置100的一个实施例的框图。存储装置100包括写入电路102、配电电路(distribution circuit)104、存储单元106a、106b、106c和106d、以及读出电路(sense circuit)108。存储单元106a～106d中的每一个都是基于存储单元中的相变材料非晶态和晶态来存储数据的相变存储单元。此外，通过将相变材料编程为具有中间阻值，可将存储单元106a～106d中的每一个编程为多于两个的状态。为了将存储单元106a～106d中的一个编程为中间阻值，通过适当的写入策略控制与非晶材料共存的结晶材料的量，从而控制单元的电阻。
存储装置100被配置为通过监控存储单元的温度和/或电阻而控制结晶材料的量来对存储单元106a～106d进行编程。在恰当的温度下，可通过时间控制结晶相变材料的量。另外，相变存储单元电阻提供了存储单元温度的指示。因此，通过控制在根据存储单元的电阻所测量的特定温度处的写入脉冲的长度，将每个相变存储单元106a～106d编程为多于两个的可能状态中的一个选定状态。
如这里所使用的，术语“电连接(electrically coupled，又称电耦合)”不是指元件必须直接连接在一起，而是在“电连接”的元件之间可以设置插入元件。
写入电路102通过信号通路110电连接至配电电路104。配电电路104通过信号通路112a～112d电连接至存储单元106a～106d中的每一个。配电电路104通过信号通路112a电连接至存储单元106a。配电电路104通过信号通路112b电连接至存储单元106b。配电电路104通过信号通路112c电连接至存储单元106c。配电电路104通过信号通路112d电连接至存储单元106d。另外，配电电路104通过信号通路114电连接至读出电路108，并且读出电路108通过信号通路116电连接至写入电路102。
存储单元106a～106d中的每一个都包括在温度变化的影响下可从非晶态转变为晶态或从晶态转变为非晶态的相变材料(即，相变元件)。从而，存储单元106a～106d中的一个的相变材料中的与非晶材料共存的结晶材料的量定义存储装置100内用于存储数据的多于两个的状态。在非晶态下，相变材料呈现出远远比在晶态下更大的电阻率。因此，在储单元106a～106d的多于两个的状态的电阻率是不同的。在一个实施例中，多于两个的状态可以是三个状态并且可以使用三个状态组成的系统，其中，将比特值“0”、“1”、和“2”分配给三个状态。在一个实施例中，多于两个的状态可以是分配有多比特值(例如，“00”、“01”、“10”、和“11”)的四个状态。在其他实施例中，多于两个的状态可以是存储单元的相变材料中的任何适当数量的状态。
写入电路102将脉冲提供给存储单元106a～106d，并且将多于两个的电阻等级或状态中的一个编程到每一个存储单元106a～106d的相变材料中。在一个实施例中，写入电路102通过信号通路110将电压脉冲提供给配电电路104，然后配电电路104通过信号通路112a～112d可控制地将电压脉冲导向存储单元106a～106d。在一个实施例中，配电电路104包括可控制地将电压脉冲导向存储单元106a～106d中每一个的多个晶体管。在其他实施例中，写入电路102通过信号通路110将电流脉冲提供给配电电路104，然后配电电路104通过信号通路112a～112d可控制地将电流脉冲导向存储单元106a～106d。
读出电路108感测每个存储单元的状态，并提供指示每个存储单元的电阻状态的信号。读出电路108通过信号通路114读取存储单元106a～106d的多于两个的状态的每一个。配电电路104通过信号通路112a～112d可控制地引导读出电路108和存储单元106a～106d之间的读取信号。在一个实施例中，配电电路104包括可控制地引导读出电路108和存储单元106a～106d之间的读取信号的多个晶体管。
在一个实施例的操作中，写入电路102重置(reset)目标存储单元106a～106d中的相变材料。该重置操作包括将目标存储单元的相变材料加热到其熔点以上，然后迅速冷却相变材料，从而实现基本上的非晶态。该非晶态是每一个存储单元106a～106d的多于两个的状态中的一个状态，并且是最大电阻状态。
对于非晶态而言，写入电路102将多于两个的状态中的一个选定状态编程到目标存储单元中。写入电路102将信号提供给目标存储单元以使部分相变材料结晶，从而减小目标存储单元的电阻。
在另一实施例的操作中，写入电路102设置目标存储单元106a～106d中的相变材料。该设置操作包括将目标存储单元的相变材料加热到其结晶温度以上(但通常在其熔点以下)，从而实现基本上的晶态。该晶态是每一个存储单元106a～106d的多于两个的状态中的一个状态，并且是最小电阻状态。
对于晶态而言，写入电路102将多于两个的状态中的一个选定状态编程到目标存储单元中。写入电路102将信号提供给目标存储单元以使部分相变材料转变为非晶态，从而增大目标存储单元的电阻。
图2是示出在200a、200b、200c、和200d处处于四个不同状态的存储单元202的一个实施例的示图。存储单元202包括位于绝缘材料206中的相变材料204。在其他实施例中，存储单元202可具有任何适当的几何结构，其包括具有任何适当几何结构的相变材料204和任何适当几何结构的绝缘材料206。
相变材料204在一端处电连接至第一电极208，并在另一端处电连接至第二电极210。通过第一电极208和第二电极210将脉冲提供给存储单元202。通过相变材料204的电流通路是从第一电极208和第二电极210中的一个到第一电极208和第二电极210中的另一个。在一个实施例中，存储单元106a～106d的每一个都类似于存储单元202。存储单元202设置用于存储数据比特的存储位置。
绝缘材料206可以是任何适当的绝缘体，例如，SiO2、掺杂氟的硅玻璃(FSG)、或硼磷硅酸盐玻璃(BPSG)。第一电极208和第二电极210可以是任何适当的电极材料，例如，TiN、TaN、W、Al、Ti、Ta、TiSiN、TaSiN、TiAlN、TaAlN、或Cu。
根据本发明，相变材料204可由多种材料制成。通常，包括来自周期表第VI族的一个或多个元素的氧族化合物合金(chalcogenidealloy)用作这种材料是有用的。在一个实施例中，存储单元202的相变材料204由氧族化合物复合材料制成，例如，GeSbTe、SbTe、GeTe、或AgInSbTe。在另一实施例中，相变材料204是没有氧族元素的，例如，GeSb、GaSb、InSb、或GeGaInSb。在其他实施例中，相变材料204由包括元素Ge、Sb、Te、Ga、As、In、Se、和S中的一种或多种的任何适当的材料制成。
相变材料204被编程为四个状态中的一个，以存储两比特的数据。选择装置(例如，诸如晶体管或二极管的有源器件)连接至第一电极208，以控制对相变材料204的脉冲的施加。脉冲重置相变材料204，并将其他三个状态中的一个编程到相变材料204中。在200b处，已对相变材料204的小部分212编程，以改变相变材料204和存储单元202中的电阻。在200c处，已对相变材料204的中等大小的部分214编程，以改变相变材料204和存储单元202中的电阻。在200d处，已对几乎为所有相变材料204的大部分216编程，以改变相变材料204和存储单元202中的电阻。
已编程部分的大小与相变材料204和存储单元202中的电阻相关。200b～200d处的三个不同的相变部分加上200a处的最初状态提供了相变材料204中的四个状态，并且存储单元202提供了用于存储两比特数据的存储位置。在一个实施例中，200a处存储单元202的状态为“00”，200b处存储单元202的状态为“01”，200c处存储单元202的状态为“10”，以及200d处存储单元202的状态为“11”。
在200a处，将相变材料204重置为基本上的非晶态。在存储单元202的重置操作期间，通过选择装置选择性地启动重置脉冲，并通过第一电极208和相变材料204发送该脉冲。重置脉冲将相变材料204加热到其熔点以上并快速冷却相变材料204，以在200a处实现基本上的非晶态。在重置操作之后，相变材料204包括218和220处的晶态相变材料以及222处的非晶态相变材料。200a处的基本上的非晶态是存储单元202的最大电阻状态。
为了将相变材料204编程为其他三个状态200b～200d中的一个，通过写入电路(例如，写入电路102)提供温控置位脉冲。在200b处，提供温控置位脉冲以将少量部分212编程为晶态。晶态的电阻低于非晶态的电阻，并且200b处的存储单元202具有比200a处的处于基本上的非晶态的存储单元202更小的电阻。200b处的部分晶态和部分非晶态是存储单元202的第二大电阻状态。
在200c处，提供温控置位脉冲以将中量部分214编程为晶态。由于晶态部分214大于晶态部分212并且晶态的电阻低于非晶态的电阻，因此，200c处的存储单元202具有比200b处的存储单元202和200a处的处于非晶态的存储单元202更小的电阻。200c处的部分晶态和部分非晶态是存储单元202的第二小电阻状态。
在200d处，提供温控置位脉冲以对几乎所有的相变材料216编程为晶态。由于晶态的电阻低于非晶态，因此在200d处的存储单元202具有比200c处的存储单元202、200b处的存储单元202、以及200a处的处于非晶态的存储单元202更小的电阻。200d处的基本上的晶态是存储单元202的最小电阻状态。在其他实施例中，可将存储单元202编程为任何适当数量的阻值或状态。在其他实施例中，可将存储单元202设置为基本上的晶态，并且可将重置脉冲用于将存储单元202编程为期望阻值或状态。
图3是示出基于温度和时间的相变材料的结晶化的一个实施例的曲线图230。曲线图230包括x轴232上的时间对数和y轴234上的温度。在240处表示的温度TMELT处，相变材料被液化。238处表示的温度Tx直到236处表示的最小时间(TMrN)，相变材料仍然是非晶形的。在236处的TMIN之后，相变材料开始结晶。在如242处表示的第一周期之后，大约1％的相变材料被结晶。在如244处表示的第二周期之后，大约50％的相变材料被结晶，以及在如246处表示的第三周期之后，大约99％的相变材料被结晶。因此，通过控制相变材料的温度和处于该温度的持续时间，可以控制结晶的相变材料的量。
图4是示出相变材料的电阻和温度之间关系的一个实施例的曲线图260。曲线图260包括x轴262上以开尔文(K，Kelvin)为单位的温度和y轴264上以千欧姆(kΩ)为单位的电阻。通过曲线266示出了编程期间的相变材料的温度和电阻之间关系。在低编程温度(例如，400K)处，相变材料的电阻大约为5.6kΩ。在较高编程温度(例如，1000K)处，相变材料的电阻大约为1.5kΩ。因此，通过在编程期间确定相变材料的电阻，可以确定相变材料的温度。
图5是示出用于对相变存储单元编程的温控置位脉冲的一个实施例的曲线图300。曲线图300包括x轴302上的时间、轴304上的电流和电压、以及轴306上的电阻。由曲线318表示电压与时间的关系，由曲线320表示电流与时间的关系，以及由曲线316表示电阻与时间的关系。
温控置位脉冲包括在308、310、312、和314处表示的四个阶段。在308处的第一阶段中，将小电流施加给存储单元，以达到如电压曲线318的322处表示的相变材料的阈值电压。在310处的第二阶段中，电流增大，直到达到存储单元的期望温度。在一个实施例中，通过监控存储单元的电阻来确定温度。在电阻曲线316的324处达到如由电阻表示的期望温度。
在312处的第三阶段中，施加于存储单元的电流和电压在设定周期内维持为恒定值，以使相变材料的期望部分结晶。结晶的相变材料的期望部分确定存储单元的编程状态。在314处的第四阶段中，相变材料的期望部分已经被结晶。在326处，电流斜降(ramp down)为零。以这种方式，基于相变材料的温度以及在312处的第三阶段中写入脉冲的长度，将相变存储单元编程为期望状态。
在一个实施例中，写入电路102包括电流脉冲发生器，用于在与所选存储单元连接的位线上提供电流脉冲。在该实施例中，监控位线电流和位线电压，以确定存储单元的电阻，并由此确定存储单元的温度。在另一实施例中，写入电路102包括电压源，用于将电压施加给与所选存储单元连接的位线。另外，将电压施加给字线(其控制与所选存储单元连接的存取装置)，以从存取装置向所选存储单元提供电流脉冲。在该实施例中，监控字线和位线的电压，以确定存储单元的电阻，并由此确定存储单元的温度。在其他实施例中，使用了生成电流脉冲的其他方法。在任何情况下，电流脉冲是受温度控制的，以将所选存储单元编程为期望的电阻状态。
图6是示出用于将相变存储单元编程为多个状态中的一个的温控置位脉冲的一个实施例的曲线图350。曲线图350包括x轴352上的时间和y轴354上的电流。温控置位脉冲356将存储单元编程为第一状态，例如，图2中所示存储单元202的状态200b。温控置位脉冲358(其提供比温控置位脉冲356更大的电流)将存储单元编程为第二状态，例如，图2中所示存储单元202的状态200c。温控置位脉冲360(其提供比温控置位脉冲358更大的电流)将存储单元编程为第三状态，例如，图2中所示存储单元202的状态200d。温控置位脉冲356、358、和360都具有相同的脉冲长度，但是它们具有不同的目标温度，由此具有用于将存储单元编程为不同状态的不同电流等级平稳状态(plateaus)。
图7是示出用于对相变存储单元进行编程的方法400的一个实施例的流程图。在402处，写入电路102将所选存储单元106a～106d重置为非晶态或基本上的非晶态(例如，图2中所示存储单元202的基本上的非晶态200a)。在404处，根据存储单元的期望状态，选择在脉冲施加期间需要维持的目标温度/电阻以及脉冲长度。在406处，在施加电流脉冲期间估计存储单元的电阻，并基于该电阻调节电流脉冲稳定等级。在408处，一旦达到目标电阻/温度，就保持脉冲达预定时间，以将相变存储单元编程为期望状态。在410处，切断脉冲并完成存储单元的编程。
图8是示出用于对相变存储单元进行编程的方法450的另一实施例的流程图。在452处，写入电路102将所选存储单元106a～106d重置为非晶态或基本上的非晶态(例如，图2中所示存储单元202的基本上的非晶态200a)。在454处，根据存储单元的期望状态，选择脉冲施加期间需要维持的目标温度以及脉冲长度。在456处，在监控存储单元的相变元件(PCE)电压以估计相变元件电阻的同时使电流斜升。相变元件的电阻提供相变元件温度的指示。在458处，一旦达到目标电流和电压等级，就停止电流的斜升，并将电流和电压等级维持为恒定等级。在460处，在预定脉冲长度内施加脉冲，以将相变存储单元编程为期望状态。在462处，切断脉冲并完成存储单元的编程。
本发明的实施例提供了用于将相变存储单元编程为至少多于两个的电阻等级或状态中的一个的温控置位脉冲。温控置位脉冲基于通过在置位脉冲期间监控存储单元的电阻所确定的存储单元的温度以及处于该温度的存储单元的结晶时间。以这种方式，可进行将存储单元编程为用于多比特存储应用的中间阻值的精确控制。
尽管本文已示出并描述了具体实施例，但本领域的普通技术人员应该理解，在不背离本发明范围的情况下，可以用各种替换和/或等价的实现来代替所示出和描述的具体实施例。本申请应覆盖本文中所述的具体实施例的改编和变化。因此，本发明仅由权利要求及其等同物所限定。

Claims (25)

1.一种存储装置，包括：
相变存储单元；以及
电路，用于通过将温控置位脉冲施加给所述存储单元来将所述存储单元编程为多于两个的状态中的一个选定状态。
2.根据权利要求1所述的存储装置，其中，所述温控置位脉冲包括：
第一阶段，其中，所述置位脉冲的电流被增加；
第二阶段，其中，一旦所述存储单元的预定温度被获得，则所述置位脉冲的所述电流被维持在恒定等级；以及
第三阶段，其中，一旦所述电流已被维持为恒定等级达预定周期，所述置位脉冲的所述电流就被减小为零。
3.根据权利要求2所述的存储装置，其中，所述温控置位脉冲还包括：
初始阶段，其中，初始电流被施加给所述存储单元，以达到所述存储单元的阈值电压。
4.根据权利要求2所述的存储装置，其中，所述预定周期包括处于所述预定温度的所述存储单元的结晶时间。
5.根据权利要求1所述的存储装置，其中，所述相变存储单元包括Ge、Sb、Te、Ga、As、In、Se、和S中的一种。
6.一种存储器，包括：
相变存储单元；以及
电路，用于将所述存储单元编程为多于两个的可能状态中的一个选定状态，
其中，所述电路通过将电流脉冲施加给所述存储单元来对所述存储单元进行编程，电流脉冲斜升，直至所述存储单元的期望电阻被获得，然后整平所述电流脉冲达特定时间，以将所述存储单元设定为所述选定状态。
7.根据权利要求6所述的存储器，其中，所述电路基于所述存储单元上的电压来确定所述存储单元的电阻。
8.根据权利要求6所述的存储器，其中，所述期望电阻基于所述选定状态。
9.根据权利要求6所述的存储器，其中，所述特定时间包括处于所述期望电阻的所述存储单元的结晶时间。
10.根据权利要求6所述的存储器，其中，所述相变存储单元包括Ge、Sb、Te、Ga、As、In、Se、和S中的一种。
11.一种存储器，包括：
相变存储单元，用于存储至少1.5数据比特；以及
用于使用温控置位脉冲来对所述存储单元进行编程的装置。
12.根据权利要求11所述的存储器，其中，所述用于使用温控置位脉冲来对所述存储单元进行编程的装置包括：
用于使所述置位脉冲的电流斜升的装置；
用于一旦所述存储单元的预定温度被获得就将所述置位脉冲的所述电流维持在恒定等级的装置；以及
用于一旦所述电流已被维持为恒定等级达预定周期就使所述置位脉冲的所述电流斜降为零的装置。
13.根据权利要求12所述的存储器，其中，所述用于使用温控置位脉冲对所述存储单元进行编程的装置还包括：
用于达到所述存储单元的阈值电压的装置。
14.根据权利要求12所述的存储器，其中，所述预定周期包括处于所述预定温度的所述存储单元的结晶时间。
15.根据权利要求11所述的存储器，其中，所述相变存储单元包括Ge、Sb、Te、Ga、As、In、Se、和S中的一种。
16.一种用于对相变存储单元进行编程的方法，所述方法包括：
将所述存储单元重置为非晶态；
将电流施加给所述存储单元；
使施加给所述存储单元的所述电流斜升；
监控所述存储单元的电阻，并响应于达到期望值的所述电阻来整平所述电流；
维持电流等级达设定周期，以将所述存储单元设定为期望状态；以及
一旦所述设定周期过去，就使所述电流斜降。
17.根据权利要求16所述的方法，其中，将所述电流施加给所述存储单元包括将所述电流施加给所述存储单元以达到所述存储单元的阈值电压。
18.根据权利要求16所述的方法，其中，维持电流等级达设定周期包括维持所述电流等级达所述存储单元的结晶时间。
19.根据权利要求16所述的方法，其中，将所述电流施加给所述存储单元包括将所述电流施加给连接至所述存储单元的位线，以及其中，监控所述存储单元的电阻包括基于所述电流和位线电压确定所述存储单元的电阻。
20.根据权利要求16所述的方法，其中，将所述电流施加给所述存储单元包括将第一电压施加给连接至所述存储单元的位线以及将第二电压施加给连接至所述存储单元的存取装置的字线，以提供所述电流，以及其中，监控所述存储单元的电阻包括基于所述第一电压和所述第二电压来确定所述存储单元电阻。
21.一种用于对相变存储单元进行编程的方法，所述方法包括：
将所述存储单元重置为非晶态；
将电流施加给所述存储单元；
使施加给所述存储单元的电流斜升；
监控所述存储单元上的电压，并响应于达到期望值的所述电压和电流来整平所述电流；
维持所述电流和电压达设定周期，以将所述存储单元设定为期望状态；以及
一旦所述设定周期过去，就使所述电流斜降。
22.根据权利要求21所述的方法，其中，将所述电流施加给所述存储单元包括将所述电流施加给所述存储单元以达到所述存储单元的阈值电压。
23.根据权利要求21所述的方法，其中，维持所述电流和电压达设定周期包括维持所述电流和电压达所述存储单元的结晶时间。
24.根据权利要求21所述的方法，其中，将所述电流施加给所述存储单元包括将所述电流施加给连接至所述存储单元的位线。
25.根据权利要求21所述的方法，其中，将所述电流施加给所述存储单元包括将第一电压施加给连接至所述存储单元的位线以及将第二电压施加给连接至所述存储单元的存取装置的字线，以提供所述电流。
CN2007101115657A 2006-06-19 2007-06-19 使用温控置位脉冲进行编程的存储单元 Expired - Fee Related CN101093723B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/455,340 US7457146B2 (en) 2006-06-19 2006-06-19 Memory cell programmed using a temperature controlled set pulse
US11/455,340 2006-06-19

Publications (2)

Publication Number Publication Date
CN101093723A true CN101093723A (zh) 2007-12-26
CN101093723B CN101093723B (zh) 2012-01-04

Family

ID=38457994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101115657A Expired - Fee Related CN101093723B (zh) 2006-06-19 2007-06-19 使用温控置位脉冲进行编程的存储单元

Country Status (5)

Country Link
US (1) US7457146B2 (zh)
EP (1) EP1870903B1 (zh)
JP (2) JP2008059736A (zh)
KR (1) KR20070120455A (zh)
CN (1) CN101093723B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901632A (zh) * 2010-08-11 2010-12-01 上海宏力半导体制造有限公司 监控位线电压的监控电路及监控方法
CN102598143A (zh) * 2009-10-30 2012-07-18 英特尔公司 用于相变存储器的双脉冲写入
CN103229419A (zh) * 2010-11-19 2013-07-31 惠普发展公司，有限责任合伙企业 用于切换忆阻器件的方法和电路
CN103262414A (zh) * 2010-11-19 2013-08-21 惠普发展公司，有限责任合伙企业 用于切换阵列中的忆阻器件的方法和电路
CN103620689A (zh) * 2011-06-22 2014-03-05 英特尔公司 相变存储器与开关（pcms）存储器设备中的漂移管理
CN106571160A (zh) * 2015-10-13 2017-04-19 中芯国际集成电路制造(上海)有限公司 一种相变存储器的处理方法
US9713345B2 (en) 2012-09-11 2017-07-25 Philip Morris Products S.A. Device and method for controlling an electrical heater to limit temperature

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory
KR100825777B1 (ko) * 2006-09-26 2008-04-29 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치
US7564710B2 (en) * 2007-04-30 2009-07-21 Qimonda North America Corp. Circuit for programming a memory element
JP5503102B2 (ja) * 2007-07-04 2014-05-28 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリ装置
US7997791B2 (en) * 2007-07-24 2011-08-16 Qimonda Ag Temperature sensor, integrated circuit, memory module, and method of collecting temperature treatment data
KR100919565B1 (ko) * 2007-07-24 2009-10-01 주식회사 하이닉스반도체 상 변화 메모리 장치
KR100944343B1 (ko) * 2007-08-10 2010-03-02 주식회사 하이닉스반도체 상 변화 메모리 장치
KR100934851B1 (ko) * 2007-08-10 2010-01-06 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
KR100919582B1 (ko) * 2007-08-10 2009-10-01 주식회사 하이닉스반도체 상 변화 메모리 장치
KR101390337B1 (ko) * 2007-09-13 2014-04-29 삼성전자주식회사 멀티-레벨 상변환 메모리 장치, 그것의 프로그램 방법,그리고 그것을 포함한 메모리 시스템
KR20090075539A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 단일 조성의 반금속 박막을 이용한 상변화 메모리
JP5223005B2 (ja) * 2009-07-06 2013-06-26 株式会社日立製作所 半導体記憶装置およびその製造方法
US8441847B2 (en) * 2009-09-23 2013-05-14 International Business Machines Corporation Programming multi-level phase change memory cells
US9847128B2 (en) 2014-06-20 2017-12-19 Hewlett Packard Enterprise Development Lp Memristive memory cell resistance switch monitoring
US9343149B2 (en) * 2014-07-10 2016-05-17 Micron Technology, Inc. Enhancing nucleation in phase-change memory cells
TWI649748B (zh) * 2015-01-14 2019-02-01 財團法人工業技術研究院 電阻式隨機存取記憶體與其控制方法
US9583187B2 (en) 2015-03-28 2017-02-28 Intel Corporation Multistage set procedure for phase change memory
US9792986B2 (en) * 2015-05-29 2017-10-17 Intel Corporation Phase change memory current
FR3041807B1 (fr) 2015-09-24 2017-12-08 Stmicroelectronics Rousset Procede de controle d'un cycle d'ecriture de memoire de type eeprom et dispositif correspondant
CN110226203B (zh) 2017-01-20 2022-12-09 合肥睿科微电子有限公司 Rram写入
KR102614852B1 (ko) 2018-11-14 2023-12-19 삼성전자주식회사 메모리 장치, 메모리 셀 및 메모리 셀 프로그래밍 방법
US11631462B2 (en) * 2020-02-10 2023-04-18 International Business Machines Corporation Temperature assisted programming of flash memory for neuromorphic computing

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3530441A (en) * 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6570784B2 (en) 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
EP1450373B1 (en) * 2003-02-21 2008-08-27 STMicroelectronics S.r.l. Phase change memory device
US6625054B2 (en) * 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6759267B2 (en) 2002-07-19 2004-07-06 Macronix International Co., Ltd. Method for forming a phase change memory
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
GB2407707A (en) 2002-09-11 2005-05-04 Ovonyx Inc Programming a phase-change material memory
KR100546322B1 (ko) 2003-03-27 2006-01-26 삼성전자주식회사 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법
US6914801B2 (en) * 2003-05-13 2005-07-05 Ovonyx, Inc. Method of eliminating drift in phase-change memory
KR100564567B1 (ko) 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
JP4567963B2 (ja) * 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4670252B2 (ja) * 2004-01-20 2011-04-13 ソニー株式会社 記憶装置
TW200527656A (en) * 2004-02-05 2005-08-16 Renesas Tech Corp Semiconductor device
TWI288931B (en) * 2004-06-19 2007-10-21 Samsung Electronics Co Ltd Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement
US7113424B2 (en) * 2004-11-23 2006-09-26 Infineon Technologies Ag Energy adjusted write pulses in phase-change memories
KR100650098B1 (ko) 2005-03-11 2006-11-28 오보닉스, 아이엔씨. 상변화 재료 메모리를 프로그램하는 방법
US7372725B2 (en) * 2005-08-15 2008-05-13 Infineon Technologies Ag Integrated circuit having resistive memory
US7626858B2 (en) * 2006-06-09 2009-12-01 Qimonda North America Corp. Integrated circuit having a precharging circuit

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598143A (zh) * 2009-10-30 2012-07-18 英特尔公司 用于相变存储器的双脉冲写入
CN102598143B (zh) * 2009-10-30 2015-08-19 英特尔公司 用于相变存储器的双脉冲写入
CN101901632A (zh) * 2010-08-11 2010-12-01 上海宏力半导体制造有限公司 监控位线电压的监控电路及监控方法
CN103229419A (zh) * 2010-11-19 2013-07-31 惠普发展公司，有限责任合伙企业 用于切换忆阻器件的方法和电路
CN103262414A (zh) * 2010-11-19 2013-08-21 惠普发展公司，有限责任合伙企业 用于切换阵列中的忆阻器件的方法和电路
US9324421B2 (en) 2010-11-19 2016-04-26 Hewlett Packard Enterprise Development Lp Method and circuit for switching a memristive device
CN103229419B (zh) * 2010-11-19 2016-08-03 惠普发展公司，有限责任合伙企业 用于切换忆阻器件的方法和电路
CN103620689A (zh) * 2011-06-22 2014-03-05 英特尔公司 相变存储器与开关（pcms）存储器设备中的漂移管理
CN103620689B (zh) * 2011-06-22 2016-02-17 英特尔公司 相变存储器与开关（pcms）存储器设备中的漂移管理
US9713345B2 (en) 2012-09-11 2017-07-25 Philip Morris Products S.A. Device and method for controlling an electrical heater to limit temperature
TWI595340B (zh) * 2012-09-11 2017-08-11 菲利浦莫里斯製品股份有限公司 控制電加熱元件之方法及裝置、氣溶膠產生系統、在電操作氣溶膠產生裝置之可程式電路上執行以實施該控制電加熱元件之方法的電腦程式、及儲存該電腦程式的電腦可讀取儲存媒體
CN106571160A (zh) * 2015-10-13 2017-04-19 中芯国际集成电路制造(上海)有限公司 一种相变存储器的处理方法

Also Published As

Publication number Publication date
EP1870903B1 (en) 2013-05-01
EP1870903A3 (en) 2008-11-19
EP1870903A2 (en) 2007-12-26
CN101093723B (zh) 2012-01-04
US7457146B2 (en) 2008-11-25
US20070297221A1 (en) 2007-12-27
JP2011060418A (ja) 2011-03-24
KR20070120455A (ko) 2007-12-24
JP2008059736A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
CN101093723B (zh) 使用温控置位脉冲进行编程的存储单元
US7539050B2 (en) Resistive memory including refresh operation
US7426134B2 (en) Sense circuit for resistive memory
CN100470870C (zh) 低电流和高速相变存储设备及用于驱动这种设备的方法
US7973384B2 (en) Phase change memory cell including multiple phase change material portions
CN101159164B (zh) 半导体器件、存储器、以及操作存储器的方法
US7571901B2 (en) Circuit for programming a memory element
US7593255B2 (en) Integrated circuit for programming a memory element
US7679980B2 (en) Resistive memory including selective refresh operation
US8119478B2 (en) Multi-bit phase-change random access memory (PRAM) with diameter-controlled contacts and methods of fabricating and programming the same
CN101140800A (zh) 利用来自存取器件的电流编程的存储器单元
CN101211656B (zh) 半导体存储装置及其编程方法
US20070267620A1 (en) Memory cell including doped phase change material
US7564710B2 (en) Circuit for programming a memory element
US20080273371A1 (en) Memory including write circuit for providing multiple reset pulses
CN101577141A (zh) 存储器装置及其操作方法
CN100477318C (zh) 用于相变存储器的含硅系列硫族化物相变薄膜材料
US7551476B2 (en) Resistive memory having shunted memory cells
CN101145392A (zh) 具有分流存储单元的电阻存储器
CN100364132C (zh) 用于相变存储器的含硅系列硫族化物相变薄膜材料
US20090027943A1 (en) Resistive memory including bidirectional write operation
KR101861548B1 (ko) 플래그 셀을 이용한 메모리 장치 및 이를 포함하는 시스템
US7939817B2 (en) Integrated circuit including memory element with spatially stable material
KR20180118839A (ko) 메모리장치의 스케줄러 및 스케줄링 방법
Attenborough et al. An alternative concept for phase change random access memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: QIMONDA NORTH AMERICA CORP.

Effective date: 20110620

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NORTH CAROLINA, THE USA TO: MUNICH, GERMANY

TA01 Transfer of patent application right

Effective date of registration: 20110620

Address after: Munich, Germany

Applicant after: QIMONDA AG

Address before: North Carolina

Applicant before: Qimonda North America Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160125

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120104

Termination date: 20160619