CN102598143A - 用于相变存储器的双脉冲写入 - Google Patents

用于相变存储器的双脉冲写入 Download PDF

Info

Publication number
CN102598143A
CN102598143A CN2010800492148A CN201080049214A CN102598143A CN 102598143 A CN102598143 A CN 102598143A CN 2010800492148 A CN2010800492148 A CN 2010800492148A CN 201080049214 A CN201080049214 A CN 201080049214A CN 102598143 A CN102598143 A CN 102598143A
Authority
CN
China
Prior art keywords
attitude
pulse
resets
phase
change material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800492148A
Other languages
English (en)
Other versions
CN102598143B (zh
Inventor
D·考
J·卡尔布
B·克勒恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102598143A publication Critical patent/CN102598143A/zh
Application granted granted Critical
Publication of CN102598143B publication Critical patent/CN102598143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种方法，包括：在第一步骤中从高复位态至削弱复位态对相变材料进行写入；在第二步骤中从削弱复位态至置位态对相变材料进行写入；第二步骤的电流低于第一步骤；验证相变材料的参数，其中如果参数高于置位态的目标，则重复第一步骤中的写入、第二步骤中的写入以及验证，直到参数低于目标，其中，所述第一步骤的电流随着每次迭代降低一减量，但不变得低于所述第二步骤的电流。

Description

用于相变存储器的双脉冲写入
技术领域
本发明涉及电子领域，诸如半导体、器件，并且，更具体地，涉及对相变随机存取存储器的写入操作的改善。
背景技术
在诸如计算机的电子系统中，动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)被广泛地用于存储信息。然而，DRAM和SRAM都是易失性存储器，每当电源中断就会丢失所存储的信息。
因此，期望在非易失性存储器中存储关键信息，特别是对于诸如移动互联网器件(MID)等便携电子系统而言。
闪速存储器是一种非易性失存储器。然而，由于信息被存储为浮置栅中的电荷，并且减少每比特的电子数会降低所存储的信息的可靠性，所以不能将闪速存储器缩小到非常小的尺寸。
此外，闪速存储器通常使用NAND或NOR架构。NAND器件每次擦除一页，而NOR器件每次擦除一块。
相比之下，由于每比特的信息被存储为材料中的电阻，而电阻是一种能够被非常精准地测量的物理性质，所以相变RAM(PRAM)是一种可缩小至极小尺寸的非易性失存储器。
由于通过选择位线与字线的组合可以单独地寻址每个存储单元，所以PRAM也每次擦除一比特。
然而，PRAM的写入操作比读取操作慢。此外，写入操作是不对称的。特别地，当使用二进制逻辑时，置位(SET)相(0)的写入慢于复位(RESET)相(1)。
因此，期望改善PRAM的写入操作。
附图说明
图1示出了根据本发明的实施例的组织为位线和字线的相变存储器单元的阵列。
图2示出了根据本发明的实施例的用于从复位态到置位态的写入的PCM的正视图。
图3示出了根据本发明的实施例的从复位态到置位态写入PCM的两步处理。
图4示出了根据本发明的实施例的从复位态到置位态写入PCM的双脉冲处理。
具体实施方式
在以下的描述中，阐述了众多细节、范例和实施例，以便提供对本发明的全面理解。然而，对本领域技术人员来说将会变得清楚和明显的是本发明不限于所阐述的细节、范例和实施例，并且可以在没有所描述的一些特定细节、范例和实施例的情况下实施本发明。在其它实例中，本领域技术人员还会认识到没有具体地描述某些可以是公知的细节、范例和实施例，以避免使本发明难以理解。
系统可以包括与存储器器件耦合的处理器。存储器器件可以包括诸如电阻变化存储器等的非易失存储器器件。特别地，电阻变化存储器可以包括电阻随机存取存储器(RRAM)或相变随机存取存储器(PRAM)。
如图1中的本发明的实施例中所示，PRAM 50包括组织为列和行的存储单元的阵列。可以寻址阵列的列中的位线105和阵列的行中的字线205来对存储单元5进行存取。位线105和字线205包括由导电材料形成的导体。导电材料可以包括铜。
在某些PRAM架构中可以不存在图1中所示的一些特征。在一种情况下，选择器件10不存在。例如，选择器件10可以与存储元件20结合。在另一情况下，加热器15不存在。例如，加热器15可以与存储元件20结合。
相反地，在PRAM架构中可以包括的某些特征未在图1中示出。一个范例是脉冲发生器电路。另一范例是感测放大器电路。再一范例是升压电路。
在本发明的实施例中，串联连接选择器件10(当存在时)，以控制对存储单元5中的存储元件20的存取。选择器件10的一些范例包括PN二极管、NMOS晶体管和双极结型晶体管。
在本发明的不同实施例中，PRAM50中的特征的逻辑排列或物理布置在布图中可以有变化。例如，可以朝向存储元件20的字线205侧(如图1中所示)或者朝向存储元件20的位线105侧(未示出)来设置选择器件10(当存在时)。
通过施加电压(或电流)来对存储单元5中的存储元件20进行编程。在选择器件10(当存在时)导通后，电流会流过串联连接的加热器15(当存在时)和存储元件20。
加热器15(当存在时)包括由导电材料形成的导体。导电材料可以包括钛(Ti)、氮化钛(TiN)、钛钨(TiW)、碳(C)、碳化硅(SiC)、氮化钛铝(TiAlN)、氮化钛硅(TiSiN)、多晶硅或氮化钽(TaN)等。
加热器15(当存在时)是电阻元件，其加热串联连接的存储元件20中的相变材料(PCM)。PCM是包括以下两种性质的材料：(a)能够局部地以非晶相存在而在室温下在诸如数年的长时期内不会晶化，以及(b)一旦温度上升至大约100至350摄氏度，非晶相能够以纳秒与毫秒之间的时标迅速晶化。
可获得许多种潜在地有用的已进行了大量不同的表征的PCM。PCM可以是共晶或包晶材料。PCM可以是化学计量的或非化学计量的化合物。PCM可以包括单相或多相材料。在本发明的各个实施例中，PCM可以具有二元成分、三元成分或四元成分。PCM可以掺杂有各种元素，由此产生的化合物可以包括2-5种或更多种元素。在本发明的其它实施例中，PCM可以具有伪二元成分。
在本发明的实施例中，PCM可以是硫属化物合金，按照定义，其包括来自周期表的VI A族的至少一种元素，诸如硫、硒或碲。在本发明的实施例中，来自VIA族的元素可以形成0-95原子％的PCM。
在本发明的实施例中，PCM可以包括来自周期表的IV A族的1-2种元素，诸如硅、锗或锡。在本发明的实施例中，来自IV A族的元素可以形成0-60原子％的PCM。范例包括GeTe和TeGeSn。
在本发明的实施例中，PCM可以包括来自周期表的V A族的1-2种元素，诸如磷、砷、锑或铋。在本发明的实施例中，来自V A族的元素可以形成2-90原子％的PCM。范例包括SbSe、SbTe、BiSe和BiSeSb。
一些PCM包括来自IV A族、V A族、VI A族的元素。范例包括GeSbTe和SnSbTe。
在本发明的实施例中，PCM可以包括来自周期表的III A族的1-2种元素，诸如镓或铟。在本发明的实施例中，来自III A族的元素可以形成0.5-25原子％的PCM。范例包括InSe。
一些PCM包括来自IIIA族、VA族、VIA族的元素。范例包括GaSbTe和InSbTe。
仍然在本发明的另一实施例中，PCM还可以包括来自周期表的其它元素，诸如来自I B族的银和金。范例包括AgSbTe、GeSbTeAg、AgInSbTe、AuInSbTe和TeGeSnAu。
在本发明的再一实施例中，PCM还可以包括来自周期表的其它元素，诸如来自VIII B族的钴和钯。范例包括IbSeTeCo和TeGeSnPd。
在本发明的实施例中，PCM可能不包括任何来自VIA族的元素，并且因此不是硫属化物。范例包括GeSb、GaSb和InSb。
通过加热至某一温度并接着以某一速率冷却，PCM具有可编程的电阻率。该处理包括焦耳加热。取决于作为时间函数的温度分布，相变材料可以在电阻率显著不同的非晶(复位)相与晶(置位)相之间变换。
如图2中的正视图所示，存储单元5可以包括加热器15(当存在时)和存储元件20。加热器15(当存在时)可以包括矛状物(如图2中所示)或微槽(未示出)。
可以在102-105的范围内选择PCM的两个相(逻辑态)之间的电阻率比。在如图2中所示的本发明的实施例中，复位态21包括高电阻率态，诸如106-108欧姆，而置位态25则包括低电阻率态，诸如103-104欧姆。
在图3中，作为电流的函数的PCM的参数的图形示出为单条曲线。PCM的参数可以包括电阻(欧姆)或阈值电压(伏特)。在本发明的实施例中，PCM的电流可以从0.1到2.0rnA变化。PCM的参数的变化会导致类似于图3中所示的单条曲线的一系列曲线(未示出)。
在本发明的实施例中，PCM的电阻可以从103到108欧姆变化。在本发明的实施例中，PCM的阈值电压可以例如从0到3.5伏特变化。在置位态中相变材料的VTH将为零。图3中曲线左侧和右侧的较平坦的并且几乎水平的部分表明了图2中所示的对应状态的较大的稳定性。
当PRAM 50在存储单元5中存储1比特数据时，PRAM 50使用单级单元(SLC)。在每个存储单元中存储了1比特数据的阵列的每个存储单元中会有2个逻辑态。对应于2个逻辑态的数据值包括“1”和“0”。
本发明预想了两步写入处理来置位相变存储器。如图2中的本发明的实施例所示，可以从诸如完全复位态21的一个区别存储态至诸如完全置位态25的另一区别存储态写入(编程)存储元件20中的PCM。
根据本发明的实施例，在写入(置位)处理中使用了两个步骤。收集了特定PRAM技术的充分的置位至复位统计数据，并且将其用于确定本发明中的两步处理的最优振幅、持续时间以及电流-时间分布。
第一步骤重新熔化PCM并对其进行淬火。使用了具有相对大的电流振幅和非常短的持续时间的单个脉冲，但是该电流振幅低于使该比特成为原始复位态21的脉冲。持续时间取决于(a)(存储元件20中的)PCM、加热器15(当存在时)和周围的材料的热传导时间，(b)比特的大小，以及(c)PRAM 50的架构。
第二步骤具有包含小的电流振幅或短的持续时间或两者的低能量。通常地，可以将一个或多个脉冲用于两步处理的第二步骤。当使用的时候，多个脉冲无需具有相同振幅或持续时间。
为了简化说明，接下来将会描述双脉冲处理，作为本发明的两步处理的实施例，其中第一步骤包括第一电流脉冲并且第二步骤包括第二电流脉冲。
本发明预想使用(持续时间)短的第一电流脉冲。短电流脉冲会具有陡上升沿和/或陡下降沿。短电流脉冲也具有(时间)缩短的扫描(sweep)。
在本发明的实施例中，第一电流脉冲具有300-600纳秒的持续时间。在本发明的另一实施例中，第一电流脉冲具有80-300纳秒的持续时间。在本发明的再一实施例中，第一电流脉冲具有10-80纳秒的持续时间。
尽管不是必须的，在本发明的实施例中，第一电流脉冲可以是矩形的。矩形电流脉冲是具有基本上垂直的上升沿和基本上垂直的下降沿的(任何持续时间的)电流脉冲。然而，当持续时间变得非常短的时候，电流脉冲可以不再是矩形的，而是似乎变圆了。当持续时间变得极短的时候，脉冲的振幅似乎也可能受到影响。
在本发明的实施例中，第二电流脉冲可以具有低能量(持续时间短或振幅小或两者)。当与第一电流脉冲相比时，第二电流脉冲可以具有相同的持续时间或不同的持续时间。当与第一电流脉冲相比时，第二电流脉冲可以具有相同或不同的电流-时间分布。
在本发明的实施例中，第二电流脉冲可以包括显著的扫描，诸如渐进(gradual)后沿。
使用短电流脉冲，不管对于第一电流脉冲和/或对于第二电流脉冲，都会加快写入(置位)速度。写入(置位)功率是电流和电压的乘积。因为写入(置位)能是功率和时间的乘积，所以通过使用短脉冲减小了写入(置位)能。同样改善了写入(置位)效率。
根据如图4中所示的本发明的实施例，将诸如电流的双脉冲用于写入(置位)处理。
将第一写入脉冲51A用于削弱存储单元20的复位态。在本发明的实施例中，可以将第一写入脉冲51A视为“再复位”脉冲。特别地，如图2中所示，第一写入脉冲51A将存储单元20从高复位态21写入到削弱的或低复位态22或23。
如图3中所示，复位电平，不管高或削弱(低)，都是指PCM的参数。PCM的参数可以包括电阻R或阈值电压VTH或两者。
高复位态21涉及PCM中的非晶体积。非晶体积在图2中显示为非晶圆顶。然而，可以将其它几何形状用于存储单元20中的PCM。例如，取决于PRAM 50的架构，非晶体积可以包括非晶线(未示出)或非晶桥(未示出)。
第一写入脉冲51A可以在一定程度上重新熔化PCM。图2中示意性地示出了PCM的许多中间状态中可以横越(traverse)的两个中间状态。
在一种情况下，可以将所有的非晶圆顶部分地熔化。低复位态22可以涉及在第一写入脉冲51A期间诸如通过几乎保持相同尺寸的非晶体积内的小晶体成核中心而发生的晶化。
在另一种情况下，可以使部分非晶圆顶完全熔化。低复位态23可以涉及在第一写入脉冲51A期间从非晶体积的边缘发生的晶化，或由较小的子体积的熔化产生的减小的(诸如平坦化的)非晶体积。
在本发明的实施例中，第一写入脉冲51A以大振幅开始，并且随后随着每次重复或迭代而降低振幅，直到比特通过验证。
在本发明的实施例中，将第一写入脉冲51A的初始值选择为使比特成为原始复位态21的电阻的85-95％的电阻值的电流。
在本发明的另一实施例中，将第一写入脉冲51A的初始值选择为使比特成为原始复位态21的电阻的75-85％的电阻值的电流。
接下来，选择第二写入脉冲52A来置位削弱的复位态。在本发明的实施例中，第二写入脉冲52A是置位脉冲。第二写入脉冲52A的振幅应当总是小于第一写入脉冲51A的振幅。
在本发明的实施例中，第二写入脉冲52A的电流水平低于置位干扰电流，使得不管PRAM 50的阵列中的哪个比特被写入都不会发生复位。这会适应PRAM 50的存储单元5中的包括PCM的存储元件20的可变性。
随后，执行验证脉冲53A来检查存储单元5的状态。通过使用低电压来执行存储单元5的读取(READ)操作。在本发明的实施例中，选择读取电压为低值，使得存储单元20中不会发生相变。在本发明的另一实施例中，选择读取电压，以引起一些会是有利的晶化。
可以针对验证脉冲53A来测量诸如电阻R或阈值电压VTH或两者的参数。将该参数与目标相比较。可以预定该目标。目标可以取决于针对特定PRAM技术所收集的置位-复位统计数据。统计数据可以基于实际PRAM50器件的测量或可以基于专有模型的模拟。
如果比特未通过验证，则重复过程。重复或迭代涉及选择具有低于51A的振幅的新的第一写入脉冲51B，同时必要时，保持第二写入脉冲52B的振幅恒定。必要时新的第一写入脉冲5iB的较低的振幅不应当低于第二写入脉冲52B的恒定振幅。
在本发明的实施例中，第二写入脉冲52B未保持恒定，并且相反地，其振幅与先前的第二写入脉冲52A不同。如期望的，第二写入脉冲52B的振幅小于或大于先前的第二写入脉冲52A。
对于每次重复或迭代，可以通过使用各种方法(诸如线性减量法)来选择新的第一写入脉冲5iB的较低振幅。替代地，对于每次重复或迭代，可以通过使用二分查找法来选择新的第一写入脉冲5iB的较低振幅。选择较大的减量500B可以降低精度，但是也会减小所需的重复或迭代的总数。必要时，可以对每次重复或迭代改变减量。替代地，随着每次重复或迭代，减量逐渐变小。
如果在验证脉冲53B之后比特失效，再次重复过程。迭代涉及选择具有低于5iB的振幅的另一新的第一写入脉冲5iC，同时如果必要保持第二写入脉冲52C的振幅恒定。必要时，新的第一写入脉冲5iC的较低振幅不应当低于第二写入脉冲52C的恒定振幅。
在本发明的一个实施例中，第二写入脉冲52C的振幅不同于先前的第二写入脉冲52A或52B。如先前所讨论的，第二写入脉冲52C的振幅可以小于或大于先前的第二写入脉冲52A或52B的振幅。
类似地，可以通过使用各种方法来选择新的第一写入脉冲5iC的较低振幅，诸如线性减量或二分查找。选择较大的减量500C可以减小所需的重复或迭代的总数。随后的减量500e和早前的减量500B不需要是相同的，而可以是相当不同的。
可以根据需要利用诸如另一对短脉冲5iD、52D(未示出)及其后的另一验证53D(未示出)等来重复所述处理。然而，第一写入脉冲的任何迭代的振幅应当总是高于第二写入脉冲52C的任何迭代的振幅。
在本发明的另一实施例中，第一写入脉冲(未示出)由小振幅开始，并且然后随着每次重复或迭代而增大振幅直到比特通过验证。在本发明的实施例中，第一写入脉冲(未示出)的初始值选择为诸如电阻或电流等参数的5-15％。在本发明的另一实施例中，第一写入脉冲(未示出)的初始值选择为诸如电阻或电流等参数的15-25％。
也可以将本发明的两步置位处理应用于多级单元(MLC)，对于多级单元而言，PRAM50在存储单元5中存储多位数据。
在一种情况下，在存储单元5中存储了2位数据的阵列在每个存储单元会有4个逻辑态。对应于4个逻辑态的数据值包括‘11’、‘01’、‘00’和‘10’。
在另一种情况下，在存储单元中存储了3位数据的阵列在每个存储单元会有8个逻辑态。在另一种情况下，在每个存储单元中存储了4位数据的阵列在每个存储单元会有16个逻辑态。
对于MLC而言，通过在(第一步骤中的)“再复位”的写入(编程)期间改变电流脉冲的振幅(μA)和/或持续时间(ns)，并随后(在第二步骤中的)写入(编程)置位，可以实现存储元件20的不同参数值(诸如电阻或阈值电压)，以形成不完全的相位过渡。
替代地，对于MLC而言，通过保持电流的振幅恒定并且保持电流的持续时间恒定并且随后改变所使用的电流脉冲数，可以实现存储元件20的不同参数值，诸如电阻或阈值电压。
不完全的相位过渡可以涉及存储元件20中的PCM的不同体积、横截面面积、三维形状、成核尺寸或结晶度(或非晶质)的程度。
不完全的相位过渡可以涉及PCM中的中间状态。可以基于相变处理的可重复性来选择中间状态。可以基于相变材料的稳定性来选择中间状态。可以基于存储单元5的可靠性来选择中间状态。可以基于PRAM 50的架构来选择中间状态。
为了提供对本发明的全面理解，上文中已经阐述了许多实施例和众多细节。本领域技术人员将会懂得一个实施例中的许多特征同样地可应用于其它实施例。本领域技术人员还会领会对本文描述的那些特定材料、处理、尺寸、浓度等做出各种等同替代的能力。应当理解，应当将本发明的详细描述理解为是示例性的而非限制性的，其中本发明的范围应当由以下权利要求确定。

Claims (20)

1.一种方法，包括：
在第一步骤中从第一复位态至第二复位态对相变材料进行写入；
在第二步骤中从所述第二复位态至置位态对所述相变材料进行写入，所述第二步骤的电流低于所述第一步骤的电流；验证所述相变材料的参数，其中如果所述参数高于所述置位态的目标，则重复所述第一步骤中的所述写入、所述第二步骤中的所述写入以及所述验证，直到所述参数低于所述目标，其中，所述第一步骤的电流随着每次迭代降低一减量，但不变得低于所述第二步骤的电流。
2.根据权利要求1所述的方法，其中，所述第一步骤包括具有短持续时间的脉冲。
3.根据权利要求1所述的方法，其中，所述第二步骤包括一个或多个具有短持续时间和/或低振幅的脉冲。
4.根据权利要求1所述的方法，其中，所述第一步骤和所述第二步骤具有陡上升沿和/或陡下降沿。
5.根据权利要求1所述的方法，其中，所述参数是阈值电压。
6.根据权利要求1所述的方法，其中，所述参数是电阻。
7.根据权利要求1所述的方法，其中，所述第一复位态是所述相变材料的高复位态。
8.根据权利要求1所述的方法，其中，所述第二复位态是所述相变材料的削弱复位态或低复位态。
9.根据权利要求1所述的方法，其中，通过线性减量法来选择所述减量。
10.根据权利要求1所述的方法，其中，通过二分查找法来选择所述减量。
11.根据权利要求1所述的方法，其中，每次重复或迭代的所述减量是不同的。
12.一种方法，包括：
利用两个脉冲从复位态至置位态对相变材料进行写入，所述两个脉冲包括振幅总是高于第二脉冲的振幅的第一脉冲；
验证所述相变材料的参数变得低于所述置位态的预定目标，其中所述参数包括阈值电压或电阻，但是如果所述参数仍然高于所述预定目标，则降低所述第一脉冲的振幅并重复所述写入和所述验证。
13.根据权利要求12所述的方法，其中，所述第一脉冲从高复位态至削弱复位态或低复位态对所述相变材料进行写入。
14.根据权利要求12所述的方法，其中，所述第二脉冲从所述削弱复位态或低复位态至置位态对所述相变材料进行写入。
15.根据权利要求12所述的方法，其中，所述第一脉冲具有短持续时间并且所述第二脉冲具有短持续时间和/或低振幅。
16.根据权利要求12所述的方法，其中，所述降低振幅涉及随着每次重复或迭代振幅的改变逐渐减小。
17.一种器件，包括：
选择器件，所述选择器件与阵列中的字线或位线耦合；
加热器，所述加热器与所述选择器件串联连接；
存储单元，所述存储单元与所述加热器串联连接；以及
所述存储单元中的相变材料，其中，通过两步处理从复位态至置位态对所述相变材料进行写入，验证并重复所述两步处理直到实现目标参数，其中所述参数是电阻或阈值电压。
18.根据权利要求17所述的器件，其中，对于每次重复而言，所述第一脉冲的电流总是高于所述第二脉冲的电流。
19.根据权利要求17所述的器件，其中，所述选择器件与所述存储单元结合。
20.根据权利要求17所述的器件，其中，所述加热器与所述存储单元结合。
CN201080049214.8A 2009-10-30 2010-09-24 用于相变存储器的双脉冲写入 Active CN102598143B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/589,977 US8289762B2 (en) 2009-10-30 2009-10-30 Double-pulse write for phase change memory
US12/589,977 2009-10-30
PCT/US2010/050137 WO2011059576A2 (en) 2009-10-30 2010-09-24 Double-pulse write for phase change memory

Publications (2)

Publication Number Publication Date
CN102598143A true CN102598143A (zh) 2012-07-18
CN102598143B CN102598143B (zh) 2015-08-19

Family

ID=43925286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080049214.8A Active CN102598143B (zh) 2009-10-30 2010-09-24 用于相变存储器的双脉冲写入

Country Status (6)

Country Link
US (1) US8289762B2 (zh)
EP (1) EP2494556B1 (zh)
JP (1) JP5576494B2 (zh)
KR (1) KR101394797B1 (zh)
CN (1) CN102598143B (zh)
WO (1) WO2011059576A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945683A (zh) * 2012-11-05 2013-02-27 中国科学院上海微系统与信息技术研究所 一种相变存储的快速擦写操作方法
CN104882161A (zh) * 2014-02-28 2015-09-02 复旦大学 一种电阻型随机读取存储器及其写操作方法
CN110970073A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 相变记忆电路、用于相变记忆装置的方法、脉冲产生系统
CN111383687A (zh) * 2018-12-31 2020-07-07 三星电子株式会社 电阻式存储器装置及其编程方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822900B (zh) * 2010-03-30 2015-09-30 国际商业机器公司 对至少一个多级相变存储器单元进行编程
US8605531B2 (en) * 2011-06-20 2013-12-10 Intel Corporation Fast verify for phase change memory with switch
US8891293B2 (en) * 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
FR2977077B1 (fr) * 2011-06-27 2013-08-02 Commissariat Energie Atomique Generateur de retards utilisant une resistance programmable a base de materiau a changement de phase
JP5858350B2 (ja) 2011-09-14 2016-02-10 インテル・コーポレーション 装置、方法およびシステム
WO2014039115A1 (en) 2012-09-07 2014-03-13 Being Advanced Memory Corporation Multilevel differential sensing in phase change memory
US9343132B2 (en) 2013-05-22 2016-05-17 Headway Technologies, Inc. MRAM write pulses to dissipate intermediate state domains
JP6084521B2 (ja) * 2013-06-20 2017-02-22 株式会社日立製作所 相変化デバイス
JP2015060943A (ja) 2013-09-18 2015-03-30 株式会社東芝 半導体記憶装置
KR102144779B1 (ko) 2014-02-04 2020-08-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
US9595327B2 (en) 2015-03-06 2017-03-14 Kabushiki Kaisha Toshiba Variable resistance memory device and verify method thereof
US9564214B2 (en) * 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device
US9613691B2 (en) 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US9824767B1 (en) 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
US10872664B1 (en) * 2019-08-01 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. PCRAM analog programming by a gradual reset cooling step
US20210288250A1 (en) * 2020-03-13 2021-09-16 International Business Machines Corporation Phase Change Memory Having Gradual Reset

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070206410A1 (en) * 2006-03-03 2007-09-06 Marvell International Ltd. Calibration system for writing and reading multiple states into phase change memory
CN101093723A (zh) * 2006-06-19 2007-12-26 奇梦达北美公司 使用温控置位脉冲进行编程的存储单元
CN101369457A (zh) * 2007-08-14 2009-02-18 三星电子株式会社 具有三级非易失存储单元的非易失存储装置的设备和方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505701B1 (ko) * 2003-08-13 2005-08-03 삼성전자주식회사 상 변화 메모리의 셋(ｓｅｔ) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100505709B1 (ko) 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
KR100794654B1 (ko) * 2005-07-06 2008-01-14 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
WO2007034542A1 (ja) * 2005-09-21 2007-03-29 Renesas Technology Corp. 半導体装置
KR100763231B1 (ko) * 2006-09-11 2007-10-04 삼성전자주식회사 상변화 메모리 장치
KR100781550B1 (ko) * 2006-11-08 2007-12-03 삼성전자주식회사 상변화 메모리 장치 및 그 파이어링 방법
TWI323469B (en) * 2006-12-25 2010-04-11 Nanya Technology Corp Programming method of phase change memory
US7577023B2 (en) 2007-05-04 2009-08-18 Qimonda North America Corp. Memory including write circuit for providing multiple reset pulses
US7593255B2 (en) * 2007-12-07 2009-09-22 Qimonda North America Corp. Integrated circuit for programming a memory element
US7821810B2 (en) 2008-03-14 2010-10-26 Micron Technology, Inc. Phase change memory adaptive programming
US7929336B2 (en) * 2008-06-11 2011-04-19 Qimonda Ag Integrated circuit including a memory element programmed using a seed pulse
US7869270B2 (en) * 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
IT1392578B1 (it) 2008-12-30 2012-03-09 St Microelectronics Rousset Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070206410A1 (en) * 2006-03-03 2007-09-06 Marvell International Ltd. Calibration system for writing and reading multiple states into phase change memory
US20090010050A1 (en) * 2006-03-03 2009-01-08 Pantas Sutardja Calibration system for writing and reading multiple states into phase change memory
CN101093723A (zh) * 2006-06-19 2007-12-26 奇梦达北美公司 使用温控置位脉冲进行编程的存储单元
CN101369457A (zh) * 2007-08-14 2009-02-18 三星电子株式会社 具有三级非易失存储单元的非易失存储装置的设备和方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945683A (zh) * 2012-11-05 2013-02-27 中国科学院上海微系统与信息技术研究所 一种相变存储的快速擦写操作方法
CN102945683B (zh) * 2012-11-05 2016-08-31 中国科学院上海微系统与信息技术研究所 一种相变存储的快速擦写操作方法
CN104882161A (zh) * 2014-02-28 2015-09-02 复旦大学 一种电阻型随机读取存储器及其写操作方法
CN104882161B (zh) * 2014-02-28 2017-07-11 复旦大学 一种电阻型随机读取存储器及其写操作方法
CN110970073A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 相变记忆电路、用于相变记忆装置的方法、脉冲产生系统
US11217304B2 (en) 2018-09-28 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Memory operation method and circuit
CN110970073B (zh) * 2018-09-28 2022-03-18 台湾积体电路制造股份有限公司 相变记忆电路、用于相变记忆装置的方法、脉冲产生系统
CN111383687A (zh) * 2018-12-31 2020-07-07 三星电子株式会社 电阻式存储器装置及其编程方法

Also Published As

Publication number Publication date
KR20120088776A (ko) 2012-08-08
JP5576494B2 (ja) 2014-08-20
EP2494556B1 (en) 2020-09-02
EP2494556A2 (en) 2012-09-05
KR101394797B1 (ko) 2014-05-27
JP2013509666A (ja) 2013-03-14
US20110103139A1 (en) 2011-05-05
EP2494556A4 (en) 2015-08-19
WO2011059576A2 (en) 2011-05-19
WO2011059576A3 (en) 2011-07-07
CN102598143B (zh) 2015-08-19
US8289762B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
CN102598143B (zh) 用于相变存储器的双脉冲写入
Lacaita Phase change memories: State-of-the-art, challenges and perspectives
KR102349354B1 (ko) 크로스-포인트 어레이에서 병렬로 메모리 셀들을 액세스하는 방법
US9093142B2 (en) Phase change memory adaptive programming including pulse transition time adjustment
Kau et al. A stackable cross point phase change memory
US8098517B2 (en) Method of restoring variable resistance memory device
CN100470870C (zh) 低电流和高速相变存储设备及用于驱动这种设备的方法
CN1841557B (zh) 使用位专用参考电平来读存储器
EP1883113A1 (en) Phase change memory device
US8238147B2 (en) Multi-level phase change memory device, program method thereof, and method and system including the same
US8773899B2 (en) Variable resistance memory programming
CN102656641A (zh) 具有开关的相变存储器的高能效置位写入
CN102844813A (zh) 使用可变数据宽度的存储器编程
US9490426B2 (en) Multiple bit per cell dual-alloy GST memory elements
US10497437B1 (en) Decoding scheme for 3D cross-point memory array
US20220293172A1 (en) Resistive memory device with boundary and edge transistors coupled to edge bit lines
US11152064B2 (en) Memory device, memory cell and method for programming memory cell
Pellizzer et al. Phase-change memories for nano-scale technology and design
US11948632B2 (en) Memory device including phase change memory cell and operation method thereof
Attenborough et al. An alternative concept for phase change random access memory
CN112086116A (zh) 存储单元、存储单元的控制方法以及存储芯片
US20100165727A1 (en) Phase change material memory having no erase cycle

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant