CN111383687A - 电阻式存储器装置及其编程方法 - Google Patents

电阻式存储器装置及其编程方法 Download PDF

Info

Publication number
CN111383687A
CN111383687A CN201910976693.0A CN201910976693A CN111383687A CN 111383687 A CN111383687 A CN 111383687A CN 201910976693 A CN201910976693 A CN 201910976693A CN 111383687 A CN111383687 A CN 111383687A
Authority
CN
China
Prior art keywords
programming
resistive memory
pulse
memory cell
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910976693.0A
Other languages
English (en)
Inventor
曺溶成
金武星
白承柔
白钟民
郑凤吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111383687A publication Critical patent/CN111383687A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种电阻式存储器装置及其编程方法。在一些示例实施例中，编程脉冲被施加到电阻式存储器单元，并且多个后脉冲在从编程脉冲的施加完成时的时间点起的弛豫时间之后的时间点被施加到电阻式存储器单元，所述多个后脉冲具有顺序增大的电压电平。电阻式存储器装置的编程速度和/或性能可以通过使用具有顺序增大的电压电平的所述多个后脉冲加速电阻式存储器单元的电阻漂移来得以提高。

Description

电阻式存储器装置及其编程方法
本申请要求于2018年12月31日在韩国知识产权局(KIPO)提交的第10-2018-0173853号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
技术领域
一些示例实施例总体上涉及半导体集成电路，更具体地，电阻式存储器装置和/或电阻式存储器装置的编程方法。
背景技术
用于存储数据的半导体存储器装置可以分为易失性存储器装置和非易失性存储器装置。诸如动态随机存取存储器(DRAM)装置的易失性存储器装置通常被构造为通过对存储器单元中的电容器充电或放电来存储数据，并且在电源关断时丢失所存储的数据。诸如闪存装置的非易失性存储器装置即使电源关断也可以保持存储的数据。根据存储器装置的高存储容量、高操作速度和低功耗的需求，已经开发了各种类型的电阻式存储器，以试图在单个存储器装置中结合DRAM装置的高集成度和高速度以及闪存装置的非易失性。电阻式存储器装置中使用的材料具有根据施加的电压和/或电流的大小和/或方向而变化的电阻。此外，即使施加的电压和/或电流被去除，也可以保持材料的电阻(即，非易失性)，因此可以不需要刷新操作。然而，已编程的电阻式存储器单元的电阻可能随时间漂移或变动，这会劣化电阻式存储器装置的性能。
发明内容
一些示例实施例可以提供能够提高电阻式存储器装置的操作速度的电阻式存储器装置的编程方法。
根据示例实施例，电阻式存储器装置的编程方法包括：向电阻式存储器单元施加编程脉冲；以及在从编程脉冲的施加完成时的时间点起的弛豫时间之后的时间点向电阻式存储器单元施加多个后脉冲，所述多个后脉冲具有顺序增大的电压电平。
根据示例实施例，电阻式存储器装置的编程方法包括：将复位编程脉冲施加到包括相变材料的电阻式存储器单元；在从复位编程脉冲的施加完成时的时间点起的弛豫时间之后的时间点向电阻式存储器单元施加具有第一电压电平的第一后脉冲；以及在施加第一后脉冲之后，将具有比第一电压电平高的第二电压电平的第二后脉冲施加到电阻式存储器单元。
根据示例实施例，电阻式存储器装置包括：存储器单元阵列，包括多个电阻式存储器单元；以及脉冲发生器，被配置为产生编程脉冲和多个后脉冲，所述多个后脉冲具有顺序增大的电压电平。电阻式存储器装置将编程脉冲施加到所述多个电阻式存储器单元中的所选的电阻式存储器单元，以及在从编程脉冲的施加完成时的时间点起的弛豫时间之后的时间点将所述多个后脉冲施加到所选择的电阻式存储器单元。
根据示例实施例的电阻式存储器装置和编程方法可以例如通过使用具有顺序增大的电压电平的多个后脉冲来加速电阻式存储器单元的电阻漂移，来提高电阻式存储器装置的编程速度和性能。
附图说明
根据结合附图的以下详细描述，将更清楚地理解本公开的示例实施例。
图1是示出根据一些示例实施例的电阻式存储器装置的编程方法的流程图。
图2是示出根据一些示例实施例的电阻式存储器装置的编程方法的时序图。
图3是示出根据一些示例实施例的电阻式存储器装置的框图。
图4是示出包括在图3的电阻式存储器装置中的电阻式单元阵列的示例实施例的图。
图5和图6是示出包括在图4的电阻式单元阵列中的电阻式存储器单元的示例实施例的图。
图7是示出包括在图3的电阻式存储器装置中的电阻式单元阵列的示例实施例的图。
图8和图9是示出包括在图7的电阻式单元阵列中的电阻式存储器单元的示例实施例的图。
图10是示出电阻式存储器单元的电流与电压之间的关系的图。
图11是示出电阻式存储器单元随时间的电阻漂移的图。
图12和图13是用于描述电阻式存储器单元的电阻漂移的图。
图14和图15是示出施加到电阻式存储器单元的后脉冲的电压电平与电阻式存储器单元的阈值电压之间的关系的图。
图16至图20是示出根据一些示例实施例的适用于使用电阻式存储器装置的编程方法的多个后脉冲的示例实施例的图。
图21是示出根据一些示例实施例的电阻式存储器装置的增量步进脉冲编程(ISPP)方法的图。
图22和图23是根据一些示例实施例的基于操作温度的电阻式存储器装置的编程方法的图。
图24和图25是根据一些示例实施例的基于编程循环数的电阻式存储器装置的编程方法的图。
图26和图27是根据一些示例实施例的电阻式存储器装置的多级单元的编程方法的图。
图28是示出施加到电阻式存储器单元的后脉冲的脉冲宽度与电阻式存储器单元的阈值电压之间的关系的图。
图29是示出根据一些示例实施例的包括存储器装置的移动系统的框图。
具体实施方式
在下文中，将参照附图更全面地描述各种示例实施例，在附图中示出了一些示例实施例。在附图中，同样的标记始终表示同样的元件。可以从其他附图的描述省略对一个附图的某些方面的描述。
图1是示出根据示例实施例的电阻式存储器装置的编程方法的流程图，图2是示出根据示例实施例的电阻式存储器装置的编程方法的时序图。在图2中，横轴表示时间，纵轴表示对电阻式存储器单元施加的偏置电压VBS。
参照图1和图2，编程脉冲PWR施加到电阻式存储器单元(S100)，并且在从编程脉冲PWR的施加完成时的时间点起的弛豫时间(relaxation time)tRX之后的时间点，具有顺序增大的电压电平VPP1、VPP2和VPP3的多个后脉冲PP1、PP2和PP3施加到电阻式存储器单元(S200)。为了便于说明和描述，图2示出了包括三个后脉冲PP1、PP2和PP3的后脉冲信号SPP，但是示例实施例不限于此。根据示例实施例，后脉冲信号SPP可以包括两个、四个或更多个后脉冲。在一些示例实施例中，如将在例如图13中所示，电阻式存储器装置的编程可以使得表示设置状态的电阻范围与表示复位状态的电阻范围清楚，由此电阻范围之间的间隙(“读取裕度”MGRD)可以使得能够确定电阻式存储器装置的状态。此外，如例如图14中所示，每个状态的电阻范围因编程期间的电阻漂移而产生，并且实现电阻漂移需要的持续时间可以用作对电阻式存储器装置的进行编程的持续时间的基础。此外，如例如图15中所示，可以选择具有影响电阻漂移率而也不超过电压限制VLIM的电压电平的脉冲；相应地，电压限制VLIM可以在每个后脉冲之后增大。一些示例实施例可以包括在编程脉冲之后，向电阻式存储器单元施加多个后脉冲，其中，多个后脉冲具有顺序增大的电压电平，这可以加速电阻漂移(不超过电压限制VLIM)并且可以由此减少了如这里所给出的对电阻式存储器装置进行编程的持续时间。
如下面将参照图4至图9所述，对电阻式存储器单元施加偏置电压VBS的一些示例可以不同地实现。
在一些示例实施例中，具有顺序增大的电压电平VPP1、VPP2和VPP3的多个后脉冲PP1、PP2和PP3可以通过顺序地增大或顺序地减小施加到与电阻式存储器单元的一端连接的位线的电压以及/或者通过位线和/或电阻式存储器单元的电流来实现。
在一些示例实施例中，具有顺序增大的电压电平VPP1、VPP2和VPP3的多个后脉冲PP1、PP2和PP3可以通过顺序地增大或顺序地减小施加到与电阻式存储器单元的另一端连接的字线的电压以及/或者通过字线和/或电阻式存储器单元的电流来实现。
在另外的其他示例实施例中，具有顺序增大的电压电平VPP1、VPP2和VPP3的多个后脉冲PP1、PP2和PP3可以通过顺序地增大施加到位线和字线中的一者的电压，并且同时通过顺序地减小施加到位线和字线中的另一者的电压以及/或者经过位线、字线和/或电阻式存储器单元的电流来实现。
编程脉冲PWR可以是复位编程脉冲或设置编程脉冲，复位编程脉冲将电阻式存储器单元编程为复位状态，设置编程脉冲将电阻式存储器单元编程为设置状态。下面将描述复位状态和设置状态的编程。
编程脉冲PWR的编程电压电平VWR和编程脉冲宽度tPWR可以基于电阻式存储器单元的特性和将要由编程脉冲PWR编程的目标状态来控制。
弛豫时间tRX可以基于在施加编程脉冲PWR之后电阻式存储器单元被冷却到复位状态或设置状态的冷却时间来确定。将在下面描述冷却时间。
如将在下面参照图3描述的包括多个后脉冲PP1、PP2和PP3的后脉冲信号SPP可以由脉冲发生器产生，脉冲发生器可以是电压发生器和/或电流发生器。如下面将描述的，多个后脉冲PP1、PP2和PP3可以加速电阻漂移。
为了加速电阻式存储器单元的电阻漂移，可以控制多个后脉冲PP1、PP2和PP3的电压电平VPP1、VPP2和VPP3以及脉冲宽度tPP1、tPP2和tPP3。将参照图16至图27描述这样的控制方法的示例实施例。
通常，由于电阻式存储单元的漂移，所以需要读取待机时间tRSB以确定电阻式存储器单元的编程状态。可以通过在读取待机时间tRSB过去之后施加读取脉冲PRD来读出或确定编程状态。电阻式存储器单元的电阻漂移进展缓慢，并且它是电阻式存储器装置的性能劣化的主要因素。
可以使用包括在后脉冲信号SPP中的多个后脉冲PP1、PP2和PP3来减少对电阻式存储器单元进行编程的总时间，在编程操作之后启用读取操作的时间点可以通过减少读取待机时间tRSB来提前。
这样，根据示例实施例的电阻式存储器装置和编程方法可以通过使用具有顺序增大的电压电平的多个后脉冲加速电阻式存储器单元的电阻漂移，来增强电阻式存储器装置的编程速度和性能。
图3是示出根据示例实施例的电阻式存储器装置的框图。参照图3，电阻式存储器装置1000可以包括电阻式单元阵列100、行选择电路(RSEL)200、列选择电路(CSEL)300、输入输出电路400、命令解码器(COM DEC)500、地址缓冲器(ADD BUF)600、时序控制逻辑700和脉冲发生器(PGEN)800。输入输出电路400可以包括写入驱动器WDRV和读取感测电路RSEN。电阻单元阵列100包括分别结合到多条字线WL0至WLn和多条位线BL0至BLm的多个电阻式存储器单元。根据写入数据，电阻式存储器单元可以具有相对较低的电阻值或较高的电阻值。参照图4至图11描述电阻式存储器单元的实施例。
如图3中进一步示出的，命令解码器500可以被配置为基于来自存储器控制器的控制信号/CS、/RAS、/CAS、/WE和CKE以及诸如激活命令ACT、读取命令RD和/或写入命令WR的其他信号，来生成内部命令信号(诸如内部RAS信号IRAS、内部CAS信号ICAS、内部读取使能信号RDEN、内部写入使能信号WREN等)。内部RAS信号IRAS可以在接收到激活命令ACT时的时间点被激活，内部CAS信号ICAS可以在接收到读取命令RD或写入命令WR时的时间点被激活。内部读取使能信号RDEN可以在接收到读取命令RD时的时间点被激活，写入使能信号WREN可以在接收到写入命令WR时的时间点被激活。
在一些示例实施例中，控制信号和/或内部命令信号可以对应于电阻式存储器装置1000的示例操作，而示例实施例不限于此。例如，控制信号和内部命令信号可以根据电阻式存储器装置1000的配置来不同地实现。
一些示例实施例可以包括时序控制逻辑700，时序控制逻辑700被配置为基于内部命令信号IRAS、ICAS，RDEN和WREN生成时序控制信号，以控制电阻式存储器装置1000的操作时序。
一些示例实施例可以包括地址缓冲器600，地址缓冲器600被配置为基于从存储器控制器1100传输的外部地址ADD生成行地址信号XADD和列地址信号YADD。可以向行选择电路200提供行地址信号XADD，可以向列选择电路300提供列地址信号YADD。
一些示例实施例可以包括行选择电路200，行选择电路200被配置为响应于来自时序控制逻辑700的时序控制信号，来选择字线WL0至WLn之中的与行地址信号XADD对应的字线。列选择电路300可以被配置为响应于来自时序控制逻辑700的时序控制信号来选择位线BL0至BLm之中的与列地址信号YADD对应的位线。
一些示例实施例可以包括可以与位线BL0至BLm结合的写入驱动器WDRV和/或读取感测电路RSEN。根据一些示例实施例，写入驱动器WDRV和读取感测电路RSEN可以直接或经由列选择电路300结合到位线BL0至BLm。
一些示例实施例可以包括读取感测电路RSEN，读取感测电路RSEN被配置为感测存储在电阻式存储器单元中的数据以提供读取数据。写入驱动器WDRV可以被配置为对电阻式存储器单元中的写入数据进行编程。写入驱动器WDRV可以与读取感测电路RSEN一体地形成，和/或写入驱动器WDRV可以形成为与读取感测电路RSEN不同的电路。
一些示例实施例可以包括电压发生器VGEN，电压发生器VGEN被配置为生成编程脉冲PWR、读取脉冲PRD和/或后脉冲信号SPP。在一些示例实施例中，可以响应于来自时序控制逻辑700的时序控制信号来控制电压发生器VGEN的电压电平和时序。编程脉冲可以包括将电阻式存储器单元编程为复位状态的复位编程脉冲以及将电阻式存储器单元编程为设置状态的设置编程脉冲。
在一些示例实施例中并且如参照图1和图2描述的，后脉冲信号SPP包括具有顺序增大的电压电平VPP1、VPP2和VPP3的多个后脉冲PP1、PP2和PP3，多个后脉冲PP1、PP2和PP3在从编程脉冲PWR的施加完成时的时间点起的弛豫时间tRX之后的时间点施加到电阻式存储器单元。使用多个后脉冲PP1、PP2和PP3，可以加速电阻式存储器单元的电阻漂移。
图4是示出包括在图3的电阻式存储器装置中的电阻式单元阵列的示例实施例的图。
参照图3和图4，存储器单元阵列101包括设置在由字线WL0至WLn和位线BL0至BLm交叉的位置处的多个存储器单元MC。如下面将参照图5和图6描述的，每个存储器单元MC可以包括电阻元件。当由行选择电路200选择并启用相应的字线时，可以对连接到所选字线的电阻式存储器单元执行编程操作或读取操作。行选择电路200可以包括行解码器和字线驱动器电路，行解码器用于对行地址信号XADD进行解码，字线驱动器电路用于响应于行解码器的输出，将编程脉冲PWR、读取脉冲PRD或后脉冲信号SPP施加到所选择的字线。每个存储器单元MC结合在字线WL0至WLn中的一条与位线BL0至BLm中的一条之间。在这种情况下，对每个存储器单元MC施加的偏置电压可以是施加到位线与字线的电压之间的电压差。
在一些示例实施例中，存储器单元MC可以利用使用相变材料的相变随机存取存储器(PRAM)单元、使用可变电阻的复合金属氧化物的电阻随机存取存储器(RRAM)单元、使用铁电材料的铁电随机存取存储器(FRAM)单元和使用铁磁材料的磁阻随机存取存储器(MRAM)单元来实现。电阻元件的这样的电阻材料可以具有取决于所施加的电流或电压的大小和/或方向的电阻值，并且具有即使电源被关断也能保持电阻值的非易失性特性。
在一些示例实施例中，位线BL0至BLm可以结合到写入驱动器WDRV。写入驱动器WDRV可以响应于写入命令WR的接收而被启用和/或可以通过经由相应的位线向存储器单元MC施加电流或电压来执行写入操作。
在一些示例实施例中，列选择电路300可以包括列选通电路和列解码器，以用于选择与列地址信号YADD对应的位线。列解码器响应于列地址信号YADD和列选择使能信号产生列选择信号以选择位线BL0至BLm中的一条。可以从图3中的时序控制逻辑700提供列选择使能信号。列选通电路可以包括结合到位线BL0至BLm的多个开关。开关响应于列选择信号选择性地导通。对应于列地址信号YADD的开关导通以选择位线，与存储器单元MC的电阻值相关的数据电压或数据电流通过所选择的位线传输到读取感测电路。
在一些示例实施例中，读取感测电路可以经由列选择电路300结合到位线BL0至BLm，并且感测存储在存储器单元MC中的数据以提供读取数据。
图5和图6是示出包括在图4的电阻式单元阵列中的电阻式存储器单元的示例实施例的图。参照图5，电阻式存储器单元MC1可以包括连接在字线WL与位线BL之间的电阻元件CR1。电阻元件CR1的端部分别结合到字线WL和位线BL，以选择性地使得能够将数据写入到电阻式存储器单元MC1和/或从电阻式存储器单元MC1读取数据。
在一些示例实施例中，电阻元件CR1可以包括：双向阈值开关(OTS)，选择性地将电阻式存储器单元MC1与传导的电流隔离；第一电极E1；电阻材料RM，用于保持表示特定的存储数据值的状态；和/或第二电极E2。在一些示例实施例中，电阻元件CR1可以由字线WL与位线BL之间的一系列层或以其他几何关系来形成。电阻材料或相变材料RM可以是具有可以通过施加能量(诸如，以热、光、电压电势或者电流为例)来改变诸如电阻、电容或其他电特性的电性质的材料。可以将具有广泛不同性质的多种相变材料类型选择为电阻材料RM。在一些示例实施例中，电阻材料RM可以包括硫属化物材料。
在一些示例实施例中，电阻材料RM可以在操作温度范围内在两相中的一个相中或在两相的组合中局部地保持稳定。电阻材料RM在非晶相中可以表现出与在结晶相中不同的电性质。在各种示例实施例中，电阻材料RM可以包括以下两种性质中的一种或两种：(a)它可以在室温下以非晶相局部存在并且不会在长时间(诸如，几年)内结晶，和/或(b)如果温度升高，非晶相可能迅速结晶。
在一些示例实施例中，电阻材料RM的特性可以取决于材料的类型和/或所使用的材料的相。在一些示例实施例中，电阻材料RM可以处于高电阻状态或低电阻状态。在一些示例实施例中，高电阻状态可以被称为复位状态，低电阻状态可以被称为设置状态；在其他示例实施例中，低电阻状态可以被称为复位状态，高电阻状态可以被称为设置状态。在一些示例实施例中，高电阻状态可以通过使电阻材料RM主要处于非晶相来产生，并且低电阻状态可以通过将电阻材料RM的至少一部分处于结晶相来产生。在一些示例实施例中，可以通过使用相位的各种组合来建立两个以上的逻辑状态以建立不同的电阻范围。
在一些示例实施例中，电阻材料RM的电阻状态不是由纯电阻表征，而是电阻状态可以通过使大量电流开始流动的情况下的阈值电压的变化和/或通过电压被施加到电阻材料RM的情况下的阈值电流的变化来表征。例如，具有低阈值电压和/或阈值电流的状态可以被称为低电阻状态，并且具有较高阈值电压和/或阈值电流的状态可以被称为高电阻状态。如这里所使用的，提及改变电阻实际上可以意味着阈值电压和/或阈值电流改变，并且提及低电阻状态或高电阻状态实际上可以意味着相对于阈值电压的低电压或高电压，和/或相对于阈值电流的低电流或高电流。
在一些示例实施例中，电阻材料RM可以包括硫属化物材料或双向材料。双向材料可以是经历电子变化或结构变化并且如果经受电压电势、电流、光、热等的施加则用作半导体的材料。双向材料可以用在存储器元件或电子开关中。硫属化物材料可以是包括来自周期表的第VI A族元素的至少一种元素(诸如硫(S)、硒(Se)和/或碲(Te))的材料，但是一些示例实施例不限于此。相变材料还可以包括来自周期表的其他族的元素，诸如III A族(镓(Ga)和铟(In))、IV A族(硅(Si)、锗(Ge)和锡(Sn)))、V A组(磷(P)、砷(As)、锑(Sb)和铋(Bi))、I B组(银(Ag)和金(Au))和/或VIII B组(钴(Co)和钯(Pd))，但是一些示例实施例不限于此。相变态材料206可以是碲-锗-锑(TexGeySbz)材料或GeSbTe合金类的硫属化物元素组合物，但是一些示例实施例不限于此。
在一些示例实施例中，电阻材料RM可以通过向电阻材料RM施加电信号以在晶体相和非晶相之间改变电阻材料RM中的至少一些的相位而被编程为至少两个存储器状态中的一个。在一些示例实施例中，电流可以响应于施加到第一电极E1和第二电极E2中的至少一个的偏置电压流过电阻材料RM的至少一部分，从而对电阻材料RM进行加热然后使电阻材料RM冷却以改变电阻材料RM的电阻。电阻材料RM的各种电阻可以通过改变经过电阻材料RM的体积的电流量和持续时间来实现以存储信息。
在一些示例实施例中，复位编程操作可以包括具有较高电压和/或电流电平的复位编程脉冲，并且/或者较短编程脉冲宽度可以施加到电阻式存储器单元。电阻材料RM的温度因流过电阻材料RM的复位电流而超过电阻材料RM的熔化温度，并且电阻材料RM被熔化。如果允许电阻材料RM快速冷却，则例如由于晶体结构的形成比晶体结构在低电阻状态下的形成不规则，电阻材料RM可以处于对应于高电阻状态的复位状态。
在一些示例实施例中，设置编程操作可以包括具有较低电压和/或电流电平的设置编程脉冲，并且较长的编程脉冲宽度可以施加到电阻式存储器单元。电阻材料RM的温度因流过电阻材料RM的设置电流而升高至高于结晶温度且低于熔融温度。此后，允许电阻材料RM缓慢冷却，并且例如由于晶体结构的形成比晶体结构在高电阻状态下的形成规则，电阻材料RM可以处于对应于低电阻状态的设置状态。
在一些示例实施例中，可以通过检查电阻式存储器单元MC的阈值电压来读取存储在电阻式存储器单元MC中的信息。在示例实施例中，在读取操作中，读取脉冲可以施加到电阻式存储器单元MC；通过电阻式存储器单元MC的电流可以例如使用图3中的读取感测电路RSEN来确定；并且电阻式存储器单元MC的状态可以基于流过电阻式存储器单元MC的感应电流和阈值电流来确定。在另一示例实施例中，在读取操作中，可以感应出电流以脉冲方式流过电阻式存储器单元MC；可以确定电阻式存储器单元MC上的电压；并且可以基于该电压和阈值电压来确定电阻式存储器单元MC的状态。
在一些示例实施例中，可以根据读取脉冲的电压电平和/或电流电平来确定设置状态和复位状态。例如，如果读取脉冲的电压电平高于电阻式存储器单元MC的阈值电压，则流过电阻式存储器单元MC的电流可以高于阈值电流，这指示电阻材料RM处于设置状态。相反，如果读取脉冲的电压电平低于电阻式存储器单元MC的阈值电压，则流过电阻式存储器单元MC的电流可以低于阈值电流，这指示电阻材料RM处于复位状态。
在一些示例实施例中，OTS可以用于在电阻材料RM的编程或读取期间访问电阻材料RM。OTS可以包括双向材料以作为根据施加在双向材料上的电压而断开或接通的开关操作。断开状态可以是基本上不导电的状态，接通状态可以是基本导电的状态。在一些示例实施例中，断开状态可以对应于存储器单元MC的复位状态，而接通状态可以对应于存储器单元MC的设置状态(反之亦然)。
在一些示例实施例中，OTS可以利用硫属化物材料和/或双向材料，并且可以被称为双向阈值开关，或者简单地称为双向开关。OTS的开关材料可以是位于两个电极之间的基本非晶态的材料，该材料可以在较高电阻断开状态与相对较低电阻接通状态之间重复地且可逆地切换。例如，OTS的开关材料可以持续地(包括永久地)保持非晶，并且I-V特性可以贯穿整个操作寿命而保持相同或相似。
参照图6，电阻式存储器单元MC2可以包括串联连接在字线WL与位线BL之间电阻元件CR2和二极管DD。除了用二极管DD代替用于开关操作的OT之外，图6的电阻式存储器单元MC2与图5的电阻式存储器单元MC1基本相同，省略重复描述。
图7是示出包括在图3的电阻式存储器装置中的电阻式单元阵列的示例实施例的图。在下文中，省略与图3至图6重复的描述。
参照图3和图7，存储器单元阵列102包括多个存储器单元MC，多个存储器单元MC设置在由字线WL0至WLn与位线BL0至BLm交叉的位置处。如下面将参照图8和图9描述的，每个存储器单元MC可以包括单元晶体管CT和电阻元件。当行选择电路200选择并启用相应的字线时，单元晶体管CT导通。每个存储器单元MC结合在源极线SL与位线BL0至BLm中的一条位线之间。在这种情况下，施加在每个存储器单元MC上的偏置电压可以是施加到位线的电压与施加到源极线的电压之间的电压差。在一些示例实施例中，多个存储器单元MC可以结合到公共源极线SL。在一些示例实施例中，存储器单元阵列102可以被划分为至少两个单元区域，并且单元区域可以结合到不同的源极线。
图8和图9是示出包括在图7的电阻式单元阵列中的电阻式存储器单元的示例实施例的图。
参照图8，电阻式存储器单元MC3可以包括电阻材料RM2和连接在位线BL与源极线SL之间的单元晶体管CT。单元晶体管CT响应于施加到字线WL的电压而选择性地导通。如果单元晶体管CT导通，则与位线BL与源极线SL之间的电压差相对应的偏置电压可以施加到电阻材料RM2。图8的电阻元件CR2与图6的电阻元件CR2基本相同，省略重复描述。
参照图9，电阻式存储器单元MC4可以包括电阻材料RM3和连接在位线BL与源极线SL之间的单元晶体管CT。单元晶体管CT响应于施加到字线WL的电压而选择性地导通。如果单元晶体管CT导通，则与位线BL与源极线SL之间的电压差相对应的偏置电压可以施加到电阻材料RM3。电阻元件CR3可以包括第一电极E1、第二电极E2、以及在电极E1和E2之间的非欧姆材料NOM和电阻材料RM3。在这种情况下，设置状态和复位状态可以通过向电极E1和E2施加相反的电压和/或基于经过电极E1和E2的感应电流的方向来编程或写入。换句话说，设置状态和复位状态可以根据施加的电压的极性和/或感应电流的方向来确定。
图10是示出电阻式存储器单元的电流与电压之间的关系的示例的图。曲线GRs指示当在示例实施例中电阻式存储器单元中的电阻材料处于设置状态时相对于施加在电阻式存储器单元MC上的偏置电压的单元电流，并且曲线GRr指示当在一些示例实施例中电阻式存储器单元中的电阻材料处于复位状态时相对于施加在电阻式存储器单元MC上的偏置电压的单元电流。
在图10的示例中，设置状态的设置阈值电压VTHs对应于曲线GRs中的拐点，在该拐点处，对于单元电压的小变化，设置状态下的电阻式存储器单元MC开始呈现具有比阈值电流Ia的变化幅度大的幅度的单元电流的变化。例如，在施加在电阻式存储器单元MC上的偏置电压小于设置阈值电压VTHs的低电压或低电场模式下，电阻式存储器单元MC可以处于与导通状态下相比低的电导率和/或高的电阻的断开状态。电阻式存储器单元MC可以有效地保持不导电，直到施加至少等于大约设置阈值电压VTHs的电压，该电压可以将电阻式存储器单元MC切换到接通状态，该接通状态呈现出比断开状态高的电导率和/或低的电阻。如果在电阻式存储器单元MC上施加大于大约设置阈值电压VTHs的偏置电压，则电阻式存储器单元MC所承载的电流可以以比施加的偏置电压的变化幅度大的幅度来变化，如在图10中的曲线GRs的高导电区域HCR中可见。类似地，复位阈值电压VTHr可以对应于曲线GRr中的拐点，在该拐点处，对于单元电压的小变化，处于复位状态的电阻式存储器单元MC开始呈现非常大的单元电流变化(比阈值电流Ia的变化大)。如果至少大约复位阈值电压VTHr的偏置电压施加在电阻式存储器单元上，则电阻式存储器单元MC所承载的电流可以以比偏置电压的变化幅度大的幅度变化，如在图10中曲线GRr的高导电区域HCR中明显的。
在一些示例实施例中，诸如图10中所描绘的属性可以用于确定电阻式存储器单元MC1的状态。例如，具有在设置阈值电压VTHs与复位阈值电压VTHr之间的电压电平的读取脉冲可以施加到电阻式存储器单元MC以确定电阻式存储器单元MC的状态。电阻式存储器单元MC的设置状态或复位状态可以基于通过读取脉冲流过电阻式存储器单元的电流来确定。可选地，可以感应出电流在电阻式存储器单元MC的电极之间流动，并且可以基于在存储器单元MC上产生的电压电平来确定电阻式存储器单元MC的状态。
图11是示出电阻式存储器单元随时间的电阻漂移的图，其包括电阻式存储器单元MC的复位阈值电压VTHr与时间的对数关系。在一些示例实施例中，该关系可以基于电阻式存储器单元MC的特性相对于图11中所示的关系而变化。在一些示例实施例中，由于电阻式存储器单元的双向的或其他的相变状态材料中的结构弛豫，复位阈值电压VTHr可以随时间增大。这样的增大在这里被称为阈值电压漂移或电阻漂移。
图11的曲线图示出了基于多个离散数据点MP1至MP5的复位阈值电压VTHr的漂移的概念表示，所述多个离散数据点MP1至MP5可以例如通过多个电阻式存储器单元的仿真、测量来确定。图11中的阈值电压漂移示出了在使用对数时间标度表示的时域上复位阈值电压VTHr的变化。可被测试以累积离散数据点MP1至MP5的时域可以由于对可允许测试的时间量的限制而受到限制，但是由于相变状态材料的物理特性，阈值电压漂移的斜率即使在用于获取离散数据点MP1至MP5的时域之前和之后也可以保持相对恒定。
在一些示例实施例中，电阻式存储器单元的阈值电压的变化可以关于时间的对数基本线性变化。因此，可以通过计算阈值电压的漂移率来预测在电阻式存储器单元已经被编程之后的特定时间处的阈值电压的值。在一些示例实施例中，阈值电压的漂移率可以通过电阻式存储器装置的性能的设计测试来确定。
在一些示例实施例中，设置阈值电压VTHs可以以与复位阈值电压VTHr的阈值电压漂移不同的速率来呈现阈值电压漂移。例如，电阻式存储器单元可以呈现随时间漂移的电特性，诸如，电阻式存储器单元的电阻。只要漂移是单调的、可重复的，并且对于感兴趣的持续时间是可预测的，漂移的确切特性会并不重要，并且材料可能适合于一些应用。一旦确定了漂移速率，则漂移速率可以用来预测未来时间点处的阈值电压。
图12和图13是用于描述电阻式存储器单元MC的电阻漂移的图。
参照图12，第一分布DSET0表示如果电阻式存储器单元MC处于设置状态的电阻式存储器单元MC的阈值电压的说明性组。类似地，第二分布DRST0表示如果电阻式存储器单元MC处于复位状态的阈值电压的说明性组。第一分布DSET0和第二分布DRST0可以由一个或更多个参数表征，所述一个或更多个参数包括但不限于一个或更多个统计测量(诸如分布均值、中值、标准偏差等)的各种组合中的任何一个。如图12中所示，第一分布DSET0可以具有从第一下限VTHsl0至第一上限VTHsh0的范围，并且第二分布DRST0可以具有从第二下限VTHrl0至第二上限VTHrh0的范围。图12示出了第一分布DSET0和第二分布DRST0部分叠加的情况，但是一些示例实施例可以不限于此。
图13示出了在电阻漂移DRIFTs和DRIFTr分别从第一分布DSET0和第二分布DRST0行进之后的第三分布DSET1和第四分布DRST1。在一些示例实施例中，如图13中所示，复位状态的漂移速率可以高于设置状态的漂移速率。结果，如图13中所示，第三分布DSET1可以具有从第三下限VTHsl至第三上限VTHsh的范围，并且第四分布DRST1可以具有从第四下限VTHrl至第四上限VTHrh的范围。在足够的漂移时间之后，读取余量MGRD可以因电阻漂移DRIFTs和DRIFTr而产生。可以使用与第三上限VTHsh和第四下限VTHrl的平均值对应的读取电压电平VRD来确定电阻式存储器单元的设置状态或复位状态。
如图13中进一步所示，随着设置状态的电阻漂移DRIFTs变慢和/或复位状态的电阻漂移DRIFTr变快，施加编程脉冲之后的读取余量MGRD可以增大。因此，多个后脉冲可以仅在编程脉冲是将电阻式存储器单元MC编程为复位状态的复位编程脉冲时，施加到电阻式存储器单元MC，并且多个后脉冲可以在编程脉冲是将电阻式存储器单元MC编程为设置状态的设置编程脉冲时，不施加到电阻式存储器单元MC，从而增大读取余量MGRD。
图14和图15是示出在一些示例实施例中施加到电阻式存储器单元的后脉冲的电压电平与电阻式存储器单元MC的阈值电压之间的关系的图。
图14和图15示出了使用后脉冲来加速电阻漂移的示例，诸如上面参照图12和图13所描述的。如在图14中所示，具有编程电压电平VWR和编程脉冲宽度tPWR的编程脉冲PWR可以施加到电阻式存储器单元MC，并且在从编程脉冲PWR的施加完成时的时间点起的弛豫时间tRX之后的时间点，具有电压电平VPP和脉冲宽度tPP的后脉冲PP可以施加到电阻式存储器单元MC。
图15示出了后脉冲PP的电压电平VPP与复位状态的复位阈值电压的下限VTHrl之间的关系的示例，下限VTHrl在图14中的测量时间点Tms处测量。电压电平VPP和下限VTHrl在图15(例如，多个实例)中由单位伏特(V)表示。
如图15中所示，复位阈值电压的下限VTHrl随着后脉冲PP的电压电平VPP而增大，但是当后脉冲PP的电压电平VPP超过限制电压VLIM时，下限VTHrl减小。随着后脉冲PP的电压电平VPP增大，电阻漂移可以进一步加速。如果电压电平VPP超过在其电阻式存储器单元开始接通的限制电压VLIM，则接通的电阻式存储器单元可以被再次编程，并且因此电阻式存储器单元的阈值电压可以降低到由编程脉冲PWR编程的初始状态。
在一些示例实施例中，多个后脉冲的电压电平可以设置为低于复位状态的阈值电压分布的下限。通过施加后脉冲同时使电压电平保持在阈值电压分布的下限以下，并且通过随着电阻式存储器单元的阈值电压增大顺序地增大后脉冲的电压电平，可以加速电阻漂移，并且可以缩短漂移时间。在一些示例实施例中，如图15中所示，低于限制电压VLIM的每个脉冲VPP可以使下阈值电压VTHrl增大，保持在电压限制VLIM以下的增大电压电平的脉冲VPP的序列可以加速电阻漂移，因此电阻式存储器单元MC的编程完成。
图16至图20是示出适用于使用电阻式存储器装置MC的编程方法的多个后脉冲的一些示例实施例的图。
参照图16，可加速电阻漂移的后脉冲信号SPP1可以包括具有电压电平VPP1、VPP2和VPP3以及脉冲宽度tPP1、tPP2和tPP3的多个后脉冲PP1、PP2和PP3。多个后脉冲PP1、PP2和PP3的电压电平VPP1、VPP2和VPP3顺序增大。在一些示例实施例中，如图16中所示，多个后脉冲PP1、PP2和PP3可以以时间间隔tDL1和tDL2施加到电阻式存储器单元MC，其中，时间间隔tDL1和tDL2可以相同或不同。在一些示例实施例中，如图2中所示，多个后脉冲PP1、PP2和PP3可以连续地施加到电阻式存储器单元MC，而没有时间间隔tDL1和tDL2。
参照图17，可以加速电阻漂移的后脉冲信号SPP2可以包括具有电压电平VPP1、VPP2和VPP3以及脉冲宽度tPP的多个后脉冲PP1、PP2和PP3。在一些示例实施例中，如图17中所示，多个后脉冲PP1、PP2和PP3的电压电平VPP1、VPP2和VPP3可以顺序增大。在一些示例实施例中，如图17中所示，多个后脉冲PP1、PP2和PP3可以通过顺序相邻的后脉冲之间的一致的电压差dV施加到电阻式存储器单元；即，可以在电压电平VPP1和VPP2之间以及在电压电平VPP2和VPP3之间施加相同的电压差dV。在一些其他示例实施例中(诸如在图18中)，相邻脉冲之间的电压差dV可以相对于脉冲序列的其他相邻脉冲之间的电压差dV而变化。可选地或另外地，在一些示例实施例中，多个后脉冲PP1、PP2和PP3中的至少一些的脉冲宽度tPP保持为相等。在一些其他示例实施例中，后脉冲PP1、PP2、PP3中的至少一些的脉冲宽度tPP可以相对于其他后脉冲而变化。
参照图18，可以加速电阻漂移的后脉冲信号SPP3可以包括具有电压电平VPP1、VPP2和VPP3以及脉冲宽度tPP的多个后脉冲PP1、PP2和PP3。在一些示例实施例中，如图18中所示，多个后脉冲PP1、PP2和PP3的电压电平VPP1、VPP2和VPP3可以顺序增大。在一些示例实施例中，如图18中所示，多个后脉冲PP1、PP2和PP3可以通过顺序减小电压电平VPP1、VPP2和VPP3之间的电压差dV1和dV2来施加到电阻式存储器单元。换言之，第三后脉冲PP3的电压电平VPP3与第二后脉冲PP2的电压电平VPP2之间的电压差dV2的大小可以小于第二后脉冲PP2的电压电平VPP2与第一后脉冲PP1的电压电平VPP1之间的电压差dV1的大小。在后脉冲的增大的电压电平的序列中，后脉冲的电压电平可以逐渐接近阈值电压VLIM(诸如图15中所示)的下限。因此，电阻漂移可以通过顺序减小电压差dV1和dV2来被加速并且也被精细地控制。在一些示例实施例中，多个后脉冲PP1、PP2和PP3的脉冲宽度tPP可以保持为相等；在其他示例实施例中，后脉冲PP1、PP2和PP3中的一个或更多个的脉冲宽度tPP可以相对于其他后脉冲而变化。
参照图19，可加速电阻漂移后脉冲信号SPP4可以包括具有电压电平VPP1、VPP2和VPP3以及脉冲宽度tPP1、tPP2和tPP3的多个后脉冲PP1、PP2和PP3。在一些示例实施例中，多个后脉冲PP1、PP2和PP3的电压电平VPP1、VPP2和VPP3可以顺序地变化，和/或多个后脉冲PP1、PP2、PP3的脉冲宽度tPP1、tPP2、tPP3可以顺序地变化。在一些示例实施例中，如图19中所示，多个后脉冲PP1、PP2和PP3的脉冲宽度tPP1、tPP2和tPP3可以顺序增大。换句话说，第二后脉冲PP2的脉冲宽度tPP2可以比第一后脉冲PP1的脉冲宽度tPP1长，并且第三后脉冲PP3的脉冲宽度tPP3可以比第二后脉冲PP2的脉冲宽度tPP2长。多个后脉冲PP1、PP2和PP3的电压电平VPP1、VPP2和VPP3可以以相同的电压差dV增加。
参照图20，可加速电阻漂移的后脉冲信号SPP5可以包括具有电压电平VPP1、VPP2和VPP3以及脉冲宽度tPP1、tPP2和tPP3的多个后脉冲PP1、PP2和PP3。多个后脉冲PP1、PP2和PP3的电压电平VPP1、VPP2和VPP3顺序增大。在一些示例实施例中，如图20中所示，多个后脉冲PP1、PP2和PP3可以通过使电压电平VPP1、VPP2和VPP3之间的电压差dV1和dV2顺序减小来施加到电阻式存储器单元。
图21是示出根据一些示例实施例的电阻式存储器装置的增量步进脉冲编程(ISPP)方法的图。参照图21，可以在ISPP方案中执行电阻式存储器单元的编程，使得编程脉冲的编程电压电平可以顺序地增大。根据ISPP方案，编程操作可以包括多个编程循环，可以顺序地逐个执行编程循环，直到编程操作成功完成。在一些示例实施例中，虽然为了便于说明，图21仅示出了第一程序循环PLOOP1和第二程序循环PLOOP2；但在其他示例实施例中，ISPP方案可以包括三个或更多个编程循环。
在一些示例实施例中，关于多个编程循环中的至少一些，随着重复编程循环，编程脉冲的电压电平可以增大。即，施加编程脉冲可以包括施加多个编程循环中的编程循环的编程脉冲，所述编程循环的编程脉冲具有比多个编程循环中的在前编程循环的相应编程脉冲的电压电平高的电压电平；施加多个后脉冲可以包括施加多个编程循环中的后续编程循环的后脉冲，所述后续编程循环的后脉冲具有比多个编程循环中的在前编程循环中的相应后脉冲的电压电平高的电压电平。例如，如图21中所示，第二编程循环PLOOP2中的第二编程脉冲PWR2的电压电平VWR2可以增大到高于第一编程循环PLOOP1中的第一编程脉冲PWR1的电压电平VWR1。
在一些示例实施例中，关于多个编程循环中的至少一些，如上所述，包括多个后脉冲的后脉冲信号可以施加到电阻式存储器单元以加速电阻漂移。例如，如图21中所示，第一后脉冲信号SPP11可以包括多个后脉冲PP11、PP12和PP13，第二后脉冲信号SPP22可以包括多个后脉冲PP11、PP12和PP13。
在根据一些示例实施例的ISPP方法中，关于多个编程循环，多个后脉冲的电压电平可以随着重复编程循环而增大。在一些示例实施例中，如图21中所示，第二编程循环PLOOP2的多个后脉冲PP11、PP12和PP13的电压电平VPP21、VPP22和VPP23可以增大至高于第一编程循环PLOOP1的多个后脉冲PP11、PP12和PP13的电压电平VPP11、VPP12和VPP13。
图22和图23是根据一些示例实施例的基于操作温度的电阻式存储器装置的编程方法的图。
图22示出了后脉冲PP的电压电平VPP和在图14中的测量时间点Tms处测量的复位状态的复位阈值电压的下限VTHrl之间的关系的示例。
如参照图14和图15所述，复位阈值电压的下限VTHrl随着后脉冲PP的电压电平VPP而增大，但是当后脉冲PP的电压电平VPP超过限制电压VLIM时，下限VTHrl减小。随着后脉冲PP的电压电平VPP增大，电阻漂移可以进一步加速。然而，如果电压电平VPP超过在其电阻式存储器单元开始接通的限制电压VLIM，则接通的电阻式存储器单元可以被再次进行编程，并且因此电阻式存储器单元的阈值电压可以减小到由编程脉冲PWR编程的初始状态。结果，对应于较高温度TH的限制电压VLIMH可以高于对应于较低温度TL的限制电压VLIML。
基于限制电压对操作温度的这种依赖性，在一些示例实施例中，可以如图23中所示控制根据一些示例实施例的可加速电阻漂移的多个后脉冲。
图23示出了包括对应于较低温度TL的第一后脉冲信号SPPL和对应于较高温度TH的第二后脉冲信号SPPH的示例。第一后脉冲信号SPPL可以包括具有顺序增大的电压电平VPPL1、VPPL2和VPPL3的多个后脉冲PPL1、PPL2和PPL3，第二后脉冲信号SPPH可以包括具有顺序增大的电压电平VPPH1、VPPH2和VPPH3的多个后脉冲PPH1、PPH2和PPH3。在一些示例实施例中，如图23中所示，多个后脉冲的电压电平可以随着电阻式存储器装置的操作温度增大而增大。换言之，可将对应于较高温度的第二后脉冲信号SPPH中包括的多个后脉冲PPH1、PPH2和PPH3的电压电平VPPH1、VPPH2和VPPH3增大到高于对应于较低温度的第一后脉冲信号SPPL中包括的多个后脉冲PPL1、PPL2和PPL3的电压电平VPPL1、VPPL2和VPPL3。
图24和图25是示出根据一些示例实施例的基于编程循环数的电阻式存储器装置的编程方法的图。
图24示出了阈值电压VTH和后脉冲的电压电平VPP的基于编程循环数NPC的变化的示例。如图24中所示，电阻式存储器单元MC可以随着可导致阈值电压逐渐减小的重复编程循环而劣化。例如，在Ge-Sb-Te的3元素硫属化物材料(GST)的情况下，由于特定元素的迁移，包括GST的电阻式存储器单元MC的阈值电压可以随着重复编程循环而减小。
在一些示例实施例中，考虑到阈值电压VTH和编程循环数NPC的这样的关系，可被施加以加速电阻漂移的多个后脉冲可以诸如图24和图25中示出的那样来控制。
图25示出了对应于较小的编程循环数N1的第一后脉冲信号SPPN1和对应于较大的编程循环数N2的第二后脉冲信号SPPN2的示例。第一后脉冲信号SPPN1可以包括具有顺序增大的电压电平VPPN11、VPPN12和VPPN13的多个后脉冲PPN11、PPN12和PPN13，第二后脉冲信号SPPN2可以包括具有顺序增大的电压电平VPPN21、VPPN22和VPPN23的多个后脉冲PPN21、PPN22和PPN23。在一些示例实施例中，如图25中所示，多个后脉冲的电压电平可以随着编程循环数NPC增大而降低。换句话说，包括在对应于较大的编程循环数N2的第二后脉冲信号SPPN2中的多个后脉冲PPN21、PPN22和PPN23的电压电平VPPN21、VPPN22和VPPN23可以减小到低于包括在对应于较小的编程循环数N1的第一后脉冲信号SPPN1中的多个后脉冲PPN11、PPN12和PPN13的电压电平VPPN11、VPPN22和VPPN23。
图26和图27是根据一些示例实施例的电阻式存储器装置的多级单元的编程方法的图。
图26示出了当两个位存储在每个电阻式存储器单元中时电阻式存储器单元的四种状态作为非限制性示例。如图26中所示，这四个状态可以包括设置状态SET、第一复位状态RST1、第二复位状态RST2和第三复位状态RST3。电阻式存储器单元可以分别通过第一编程操作WR1、第二编程操作WR2和第三编程操作WR3被编程为第一复位状态RST1、第二复位状态RST2和第三复位状态RST3。例如，第二编程操作WR2可以将电阻式存储器单元从设置状态SET编程为第二复位状态RST2或者从第一复位状态RST1编程为第二复位状态RST2。
如图27中的示例中所示，具有第一编程电压电平VWR1的第一编程脉冲PWR1可以施加到第一电阻式存储器单元以对第一电阻式存储器单元的第一复位状态RST1进行编程，具有比第一编程电压电平VWR1高的第二编程电压电平VWR2的第二编程脉冲PWR2可以施加到第二电阻式存储器单元以对第二电阻式存储器单元的第二复位状态RES2进行编程，具有比第二编程电压电平VWR2高的第三编程电压电平VWR3的第三编程脉冲PWR3可以施加到第三电阻式存储器单元以对第三电阻式存储器单元的第三复位状态RES3进行编程，其中，第二复位状态RST2具有比第一复位状态RST1高的电阻，并且第三复位状态RST3具有比第二复位状态RST2高的电阻。
在一些示例实施例中，在对多电平单元进行编程的情况下，多个后脉冲的电压电平可以随着对具有较高电阻的复位状态进行编程而增大。换句话说，如图27中所示，在施加第一编程脉冲PWR1之后，包括具有顺序增大的第一电压电平VPP11、VPP12和VPP13的多个第一后脉冲PP11、PP12和PP13的第一后脉冲信号SPP1可以施加到第一电阻式存储器单元，在施加第二编程脉冲PWR2之后，包括具有分别比第一电压电平VPP11、VPP12和VPP13高且顺序增大的第二电压电平VPP21、VPP22和VPP23的多个第二后脉冲PP21、PP22和PP23的第二后脉冲信号SPP2可以施加到第二电阻式存储器单元，并且在施加第三编程脉冲PWR3之后，包括分别比第二电压电平VPP21、VPP22和VPP23高且顺序增大的第三电压电平VPP31、VPP32和VPP33的多个第三后脉冲PP31、PP32和PP33的第三后脉冲信号SPP3可以施加到第三电阻式存储器单元。
图28是示出施加到电阻式存储器单元的后脉冲的脉冲宽度tPP与电阻式存储器单元的阈值电压之间的关系的示例的图，其中，后脉冲以纳秒(ns)为单位示出，处于复位状态的电阻式存储器单元的阈值电压VTHr以伏(V)为单位示出。在一些示例实施例中，如图28中所示，随着脉冲宽度tPP的增大，加速程度的增加可以减小，并且因此阈值电压VTHr在特定电压电平处饱和。在图28的示例中，当后脉冲的脉冲宽度tPP为大约500ns时，阈值电压VTHr接近大约5.6V。在这种情况下，将脉冲宽度tPP设置为小于或等于大约500ns可以足够了。
在根据一些示例实施例的编程方法中，可以基于与在施加编程脉冲之后将电阻式存储器单元冷却到复位状态的冷却时间相关的饱和特性来确定用于加速电阻漂移的多个后脉冲的弛豫时间tRX。
图29是示出根据一些示例实施例的包括存储器装置的移动系统的框图。在一些示例实施例中，如图29中所示，移动系统3000可以包括经由总线连接的应用处理电路AP3100、连接单元3200、易失性存储器装置VM 3300、非易失性存储器装置NVM 3400、用户接口3500和电源3600。应用处理电路3100可以包括诸如逻辑电路的硬件、硬件/软件组合(诸如执行软件的处理器)或其组合。例如，处理器可以包括但不限于中央处理器(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。应用程序处理电路3100可以被配置为执行应用，诸如网页浏览器、游戏应用程序、视频播放器等。连接单元3200可以被配置为执行与外部装置的有线或无线通信。
易失性存储器件3300可以被配置为存储由应用处理器3100处理的数据，或可以用作工作存储器操作。例如，易失性存储器件3300可以是DRAM，诸如，双数据速率同步动态随机存取存储器(DDR SDRAM)、低功率DDR(LPDDR)SDRAM、图形DDR(GDDR)SDRAM、Rambus DRAM(RDRAM)等。
非易失性存储装置3400可以被配置为存储用于启动移动系统3000的启动映像和其他数据。非易失性存储器装置3400可以是使用相变材料的相变随机存取存储器(PRAM)、使用诸如复合金属氧化物的可变电阻材料的电阻随机存取存储器(RRAM)、使用磁性材料的磁阻随机存取存储器(MRAM)。
用户接口3500可以包括至少一个输入装置(诸如键盘、触摸屏等)和/或至少一个输出装置(诸如扬声器、显示设备等)。电源3600可以向移动系统3000提供电源电压。在发明构思的示例实施例中，移动系统3000还可以包括相机图像处理器(CIS)和/或存储装置(诸如存储器卡、固态驱动器(SSD)、硬盘驱动器(HDD)、光盘只读存储器(CD-ROM)等)。
非易失性存储器装置3400可以被配置为将多个后脉冲施加到电阻式存储器单元MC以加速电阻漂移，如参照图1至图28所描述的。
如上所述，根据示例实施例的电阻式存储器装置和编程方法可以通过使用具有顺序增大的电压电平的多个后脉冲而加速电阻式存储器单元的电阻漂移来增强电阻式存储器装置的编程速度和性能。
如这里所述，一些示例实施例提及电压(诸如可以施加在电阻式存储器单元MC上的电压和/或可以在电阻式存储器单元MC上检测到的电压)。应当理解，在不脱离本公开的范围的情况下，一些示例实施例可以替代地控制经过电阻式存储器单元MC的电流而不是控制电压，和/或可以检测经过存储器单元MC的电流而不是检测电压。例如，不是基于检测到的电压电平和阈值电压电平来确定电阻式存储器单元MC的设置状态或复位状态，一些示例实施例而是可以基于检测到的电流电平和阈值电流电平来确定电阻式存储器单元MC的设置状态或复位状态。在一些示例实施例中，可以通过控制直接施加到存储器单元MC的电压和/或经过存储器单元MC的电流来控制电压和/或电流。在一些其他示例实施例中，可以通过控制包括存储器单元MC的电路的另一部分(诸如，位线或字线)的电压和/或电流来控制电压和/或电流，并因此间接控制存储器单元MC的电压和/或电流。类似地，在一些示例实施例中，可以通过直接测量存储器单元MC的电压和/或电流来确定存储器单元MC上的电压和/或经过存储器单元MC的电流。在一些其他示例实施例中，可以通过测量包括存储器单元MC的电路的另一部分(诸如，位线或字线)的电压和/或电流来测量电压和/或电流，其中，这样测量可以使得能够推断存储器单元MC的电压和/或电流。在一些示例实施例中，电流可以基于电压(诸如跨导或跨导纳)来确定，而在一些其他示例实施例中，电压可以基于电流(诸如跨导或跨导纳)来确定。在各种示例实施例中，可以基于正相关或反相关来确定电压和/或电流。合理地和逻辑上可能的且与其他陈述不矛盾的所有这样的变型意在包括在本公开中，本公开的范围将被理解为由权利要求限定。
一些发明构思的一些示例实施例可以应用于电阻式存储器装置和包括电阻式存储器装置的系统。例如，一些示例实施例可以应用于诸如存储器卡、固态驱动器(SSD)、嵌入式多媒体卡(eMMC)、移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏机、导航系统、可穿戴装置、物联网(IoT)装置、万物联网(IoE)装置、电子书、虚拟现实(VR)装置、增强现实(AR)装置等。
本公开的一些部分(包括对一些示例实施例的描述)可以提及会“响应于”第一事件而发生的第二事件。在各种情况下，术语“响应于”可以包括例如第二事件可以在第一事件之后立即发生或者在延迟之后发生；第二事件可以与第一事件同时发生；和/或第二事件在第一事件的条件下发生。在各种情况下，第二事件可以仅响应于第一事件而发生，而在其他情况下，第二事件也可以在不存在第一事件的情况下发生。合理地和逻辑上可能的且与其他陈述不矛盾的所有这样的变型意在包括在本公开中，本公开的范围将被理解为由权利要求限定。本公开是对一些示例实施例的说明，并且不应被解释为对其进行限制。尽管已经描述了一些示例实施例，但本领域技术人员将容易理解的是，在实质上不脱离一些发明构思的情况下，在一些示例实施例中许多修改是可行的。

Claims (20)

1.一种电阻式存储器装置的编程方法，所述编程方法包括：
向电阻式存储器单元施加编程脉冲；以及
在从编程脉冲的施加完成时的时间点起的弛豫时间之后的时间点，向电阻式存储器单元施加多个后脉冲，所述多个后脉冲具有顺序增大的电压电平。
2.根据权利要求1所述的编程方法，其中，施加所述多个后脉冲的步骤包括：通过保持所述电压电平之间的电压差来增大所述多个后脉冲的电压电平。
3.根据权利要求1所述的编程方法，其中，施加所述多个后脉冲的步骤包括：将所述多个后脉冲的脉冲宽度保持为相等。
4.根据权利要求1所述的编程方法，其中，施加所述多个后脉冲的步骤包括：
通过将所述电压电平之间的电压差保持为相等来增大所述多个后脉冲的电压电平，以及
保持所述多个后脉冲的脉冲宽度相等。
5.根据权利要求1所述的编程方法，其中，施加所述多个后脉冲的步骤包括：通过顺序减小所述电压电平之间的电压差来增大所述多个后脉冲的电压电平。
6.根据权利要求1所述的编程方法，其中，施加所述多个后脉冲的步骤包括：顺序地增大所述多个后脉冲的脉冲宽度。
7.根据权利要求1所述的编程方法，其中，施加所述多个后脉冲的步骤包括：
通过顺序减小所述电压电平之间的电压差来增大所述多个后脉冲的电压电平，以及
顺序增大所述多个后脉冲的脉冲宽度。
8.根据权利要求1所述的编程方法，
其中，施加编程脉冲的步骤包括：施加多个编程循环中的后续编程循环的编程脉冲，所述后续编程循环的编程脉冲具有比所述多个编程循环中的在前编程循环的对应编程脉冲高的电压电平，以及
其中，施加所述多个后脉冲的步骤包括：施加所述多个编程循环中的后续编程循环的后脉冲，所述后续编程循环的后脉冲具有比所述多个编程循环中的在前编程循环中的对应后脉冲高的电压电平。
9.根据权利要求1所述的编程方法，其中，施加所述多个后脉冲的步骤包括：随着电阻式存储器装置的操作温度升高，增大所述多个后脉冲的电压电平。
10.根据权利要求1所述的编程方法，其中，施加所述多个后脉冲的步骤包括：随着电阻式存储器装置的编程循环数增加，减小所述多个后脉冲的电压电平。
11.根据权利要求1所述的编程方法，其中，施加编程脉冲的步骤包括：
向第一电阻式存储器单元施加具有第一编程电压电平的第一编程脉冲，以编程第一电阻式存储器单元的第一复位状态，以及
向第二电阻式存储器单元施加具有比第一编程电压电平高的第二编程电压电平的第二编程脉冲，以编程第二电阻式存储器单元的第二复位状态，第二复位状态具有比第一复位状态高的电阻，以及
其中，施加所述多个后脉冲的步骤包括：
在施加第一编程脉冲之后，向第一电阻式存储器单元施加具有第一电压电平的多个第一后脉冲，以及
在施加第二编程脉冲之后，向第二电阻式存储器单元施加具有比第一电压电平高的第二电压电平的多个第二后脉冲。
12.根据权利要求1所述的编程方法，其中，编程脉冲是将电阻式存储器单元编程为复位状态的复位编程脉冲。
13.根据权利要求12所述的编程方法，其中，所述多个后脉冲的电压电平低于复位状态的阈值电压分布的下限。
14.根据权利要求1所述的编程方法，其中，仅当编程脉冲是将电阻式存储器单元编程为复位状态的复位编程脉冲时，所述多个后脉冲才被施加到电阻式存储器单元，以及当编程脉冲是将电阻式存储器单元编程为设置状态的设置编程脉冲时，所述多个后脉冲不被施加到电阻式存储器单元。
15.根据权利要求1所述的编程方法，
其中，电阻式存储器单元包括相变材料，以及
电阻式存储器装置是相变随机存取存储器(PRAM)。
16.根据权利要求1所述的编程方法，其中，编程脉冲是将电阻式存储器单元编程为设置状态的设置编程脉冲。
17.一种电阻式存储器装置的编程方法，所述编程方法包括：
向包括相变材料的电阻式存储器单元施加复位编程脉冲；
在从复位编程脉冲的施加完成时的时间点起的弛豫时间之后的时间点，向电阻式存储器单元施加具有第一电压电平的第一后脉冲；以及
在施加第一后脉冲之后，向电阻式存储器单元施加具有比第一电压电平高的第二电压电平的第二后脉冲。
18.根据权利要求17所述的编程方法，其中，第一后脉冲的第一脉冲宽度等于或短于第二后脉冲的第二脉冲宽度。
19.根据权利要求17所述的编程方法，其中，所述编程方法还包括：
在施加第二后脉冲之后，向电阻式存储器单元施加具有比第二电压电平高的第三电压电平的第三后脉冲，
其中，第三电压电平与第二电压电平之间的电压差小于第二电压电平与第一电压电平之间的电压差。
20.一种电阻式存储器装置，所述电阻式存储器装置包括：
存储器单元阵列，包括多个电阻式存储器单元；以及
电压发生器，被配置为产生编程脉冲和多个后脉冲，所述多个后脉冲具有顺序增大的电压电平，
其中，电阻式存储器装置被配置为：
向所述多个电阻式存储器单元中的所选的电阻式存储器单元施加编程脉冲，以及
在从编程脉冲的施加完成时的时间点起的弛豫时间之后的时间点，向所选择的电阻式存储器单元施加所述多个后脉冲。
CN201910976693.0A 2018-12-31 2019-10-15 电阻式存储器装置及其编程方法 Pending CN111383687A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180173853A KR102641097B1 (ko) 2018-12-31 2018-12-31 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
KR10-2018-0173853 2018-12-31

Publications (1)

Publication Number Publication Date
CN111383687A true CN111383687A (zh) 2020-07-07

Family

ID=71123257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910976693.0A Pending CN111383687A (zh) 2018-12-31 2019-10-15 电阻式存储器装置及其编程方法

Country Status (3)

Country Link
US (1) US10867672B2 (zh)
KR (1) KR102641097B1 (zh)
CN (1) CN111383687A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284312A (zh) * 2021-12-24 2022-04-05 华中科技大学 一种ots选通管的操作方法
US11544541B2 (en) * 2018-10-12 2023-01-03 Korea Institute Of Science And Technology Artificial neuron device using ovonic threshold switch, artificial neuron chip and user apparatus including the same
CN116134523A (zh) * 2020-08-14 2023-05-16 美光科技公司 存储器单元的多状态编程
CN114284312B (zh) * 2021-12-24 2024-05-14 华中科技大学 一种ots选通管的操作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
CN111727477A (zh) * 2020-05-06 2020-09-29 长江存储科技有限责任公司 3d nand闪存的控制方法和控制器
US11557338B2 (en) * 2020-10-13 2023-01-17 Ememory Technology Inc. Non-volatile memory with multi-level cell array and associated program control method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090219740A1 (en) * 2008-02-29 2009-09-03 Kabushiki Kaisha Toshiba Semiconductor memory device
US20100067281A1 (en) * 2008-09-15 2010-03-18 Seagate Technology Llc Variable write and read methods for resistive random access memory
CN102005248A (zh) * 2009-08-31 2011-04-06 三星电子株式会社 非易失性存储器件及其驱动方法和具有其的存储器系统
CN102598143A (zh) * 2009-10-30 2012-07-18 英特尔公司 用于相变存储器的双脉冲写入
US20120236653A1 (en) * 2011-03-16 2012-09-20 Micron Technology, Inc. Self-check calibration of program or erase and verify process using memory cell distribution
US20130188414A1 (en) * 2011-03-25 2013-07-25 Ken Kawai Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
US20130223131A1 (en) * 2011-06-13 2013-08-29 Takeshi Takagi Method for driving variable resistance element, and nonvolatile memory device
US20130265837A1 (en) * 2012-04-10 2013-10-10 Yong Jin Kwon Non-volatile memory device generating a reset pulse based on a set pulse, and method of operating the same
CN108364667A (zh) * 2017-01-26 2018-08-03 三星电子株式会社 非易失性存储器器件及其编程方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US6625054B2 (en) * 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US7073103B2 (en) 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
US7656710B1 (en) * 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
US9099174B2 (en) 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
KR100759441B1 (ko) * 2006-09-08 2007-09-20 삼성전자주식회사 스텝 셋 전류를 발생하는 상 변화 메모리 장치
KR100825777B1 (ko) 2006-09-26 2008-04-29 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치
TWI330846B (en) 2007-03-08 2010-09-21 Ind Tech Res Inst A writing method and system for a phase change memory
US20110122683A1 (en) 2009-11-24 2011-05-26 Dodge Rick K Resetting Phase Change Memory Bits
US8605531B2 (en) 2011-06-20 2013-12-10 Intel Corporation Fast verify for phase change memory with switch
KR101787612B1 (ko) * 2011-07-12 2017-10-19 삼성전자주식회사 비휘발성 메모리 장치의 데이터 저장 방법 및 구동 방법
FR2981229B1 (fr) * 2011-10-10 2013-12-27 Commissariat Energie Atomique Dispositif de conversion d'impulsions de courant en impulsions de tension.
KR101996020B1 (ko) * 2012-02-08 2019-07-04 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
KR20130098002A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 수직형 저항 메모리 장치의 프로그램 방법
US9165644B2 (en) * 2012-05-11 2015-10-20 Axon Technologies Corporation Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse
KR102024850B1 (ko) * 2012-08-08 2019-11-05 삼성전자주식회사 3차원 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
KR102030330B1 (ko) * 2012-12-11 2019-10-10 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102154296B1 (ko) * 2012-12-18 2020-09-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
KR102030326B1 (ko) * 2013-01-21 2019-10-10 삼성전자 주식회사 비휘발성 메모리 장치 및 그 구동 방법
KR102133362B1 (ko) 2013-08-14 2020-07-15 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 프로그램 방법
CN104882161B (zh) * 2014-02-28 2017-07-11 复旦大学 一种电阻型随机读取存储器及其写操作方法
KR102230195B1 (ko) * 2014-07-28 2021-03-19 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 동작 방법
US9349461B1 (en) * 2014-12-03 2016-05-24 Micron Technology, Inc. Applying substantially the same voltage differences across memory cells at different locations along an access line while programming
US10043564B2 (en) * 2014-12-10 2018-08-07 Toshiba Memory Corporation Semiconductor memory device and method of controlling semiconductor memory device
KR102204389B1 (ko) * 2015-01-06 2021-01-18 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102271462B1 (ko) * 2015-01-13 2021-07-05 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것의 프로그램 방법
KR102005845B1 (ko) * 2015-03-07 2019-08-01 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 구동 방법
US9627055B1 (en) 2015-12-26 2017-04-18 Intel Corporation Phase change memory devices and systems having reduced voltage threshold drift and associated methods
KR102340328B1 (ko) * 2016-01-07 2021-12-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9859002B2 (en) * 2016-03-17 2018-01-02 Toshiba Memory Corporation Semiconductor memory device
JP6803063B2 (ja) * 2016-10-31 2020-12-23 国立大学法人東北大学 抵抗変化型記憶素子のデータ書き込み装置、及び不揮発性フリップフロップ
JP6822657B2 (ja) * 2016-11-29 2021-01-27 国立大学法人東北大学 抵抗変化型記憶素子のデータ書き込み装置
KR102646755B1 (ko) * 2017-01-06 2024-03-11 삼성전자주식회사 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
KR20180083619A (ko) * 2017-01-13 2018-07-23 삼성전자주식회사 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
US20180277208A1 (en) * 2017-03-27 2018-09-27 Sandisk Technologies Llc Methods and apparatus for programming barrier modulated memory cells
KR20190019427A (ko) * 2017-08-17 2019-02-27 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US10242734B1 (en) * 2017-09-29 2019-03-26 Intel Corporation Resuming storage die programming after power loss
US10636504B2 (en) * 2017-10-31 2020-04-28 Sandisk Technologies Llc Read verify for improved soft bit information for non-volatile memories with residual resistance
US10269435B1 (en) * 2017-11-16 2019-04-23 Sandisk Technologies Llc Reducing program disturb by modifying word line voltages at interface in two-tier stack after program-verify
US10297312B1 (en) * 2017-12-06 2019-05-21 Sandisk Technologies Llc Resistive memory cell programmed by metal alloy formation and method of operating thereof
US10446228B2 (en) * 2017-12-23 2019-10-15 Nantero, Inc. Devices and methods for programming resistive change elements

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090219740A1 (en) * 2008-02-29 2009-09-03 Kabushiki Kaisha Toshiba Semiconductor memory device
US20100067281A1 (en) * 2008-09-15 2010-03-18 Seagate Technology Llc Variable write and read methods for resistive random access memory
CN102005248A (zh) * 2009-08-31 2011-04-06 三星电子株式会社 非易失性存储器件及其驱动方法和具有其的存储器系统
CN102598143A (zh) * 2009-10-30 2012-07-18 英特尔公司 用于相变存储器的双脉冲写入
US20120236653A1 (en) * 2011-03-16 2012-09-20 Micron Technology, Inc. Self-check calibration of program or erase and verify process using memory cell distribution
US20130188414A1 (en) * 2011-03-25 2013-07-25 Ken Kawai Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
US20130223131A1 (en) * 2011-06-13 2013-08-29 Takeshi Takagi Method for driving variable resistance element, and nonvolatile memory device
US20130265837A1 (en) * 2012-04-10 2013-10-10 Yong Jin Kwon Non-volatile memory device generating a reset pulse based on a set pulse, and method of operating the same
CN108364667A (zh) * 2017-01-26 2018-08-03 三星电子株式会社 非易失性存储器器件及其编程方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11544541B2 (en) * 2018-10-12 2023-01-03 Korea Institute Of Science And Technology Artificial neuron device using ovonic threshold switch, artificial neuron chip and user apparatus including the same
CN116134523A (zh) * 2020-08-14 2023-05-16 美光科技公司 存储器单元的多状态编程
CN114284312A (zh) * 2021-12-24 2022-04-05 华中科技大学 一种ots选通管的操作方法
CN114284312B (zh) * 2021-12-24 2024-05-14 华中科技大学 一种ots选通管的操作方法

Also Published As

Publication number Publication date
KR20200082859A (ko) 2020-07-08
KR102641097B1 (ko) 2024-02-27
US10867672B2 (en) 2020-12-15
US20200211646A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
US10867672B2 (en) Resistive memory device and programming method of the same
US10163506B2 (en) Apparatuses including memory cells and methods of operation of same
JP6101806B2 (ja) 抵抗可変メモリにおけるドリフト加速
EP3371810B1 (en) Method for operating a memory cell
KR102154296B1 (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
KR101652333B1 (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
US11087840B2 (en) Method of operating resistive memory device to increase read margin
US11056187B2 (en) Memory device with read-write-read memory controller
US8050083B2 (en) Phase change memory device and write method thereof
US9583189B2 (en) Memory device, operating and control method thereof
WO2013059047A1 (en) Stabilization of resistive memory
KR20110027939A (ko) 상변화 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 프로그램 방법
US10998038B2 (en) Memory device and method of operating the same
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
US20230207007A1 (en) Memory device and operating method thereof
US11238927B2 (en) Memory device having program current adjustible based on detected holding voltage
KR20140091961A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US20170140815A1 (en) Multi-level resistive memory structure
KR102656527B1 (ko) 메모리 장치
US20230395135A1 (en) Timing for operations in memory device storing bits in memory cell pairs
US20230386572A1 (en) Wordline boost by charge sharing in a memory device
CN117636932A (zh) 用于存取存储器装置中的存储器胞元的流模式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination