CN116134523A - 存储器单元的多状态编程 - Google Patents

存储器单元的多状态编程 Download PDF

Info

Publication number
CN116134523A
CN116134523A CN202180050121.5A CN202180050121A CN116134523A CN 116134523 A CN116134523 A CN 116134523A CN 202180050121 A CN202180050121 A CN 202180050121A CN 116134523 A CN116134523 A CN 116134523A
Authority
CN
China
Prior art keywords
memory cell
voltage pulse
memory
state
magnitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180050121.5A
Other languages
English (en)
Inventor
K·萨尔帕特瓦里
N·N·加杰拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116134523A publication Critical patent/CN116134523A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本公开包含用于存储器单元的多状态编程的设备、方法及系统。实施例包含具有多个存储器单元的存储器，以及经配置以通过以下操作而将所述多个存储器单元中的存储器单元编程为四种可能数据状态中的一者的电路系统：向所述存储器单元施加第一电压脉冲，其中所述第一电压脉冲具有第一极性及第一量值；及向所述存储器单元施加第二电压脉冲，其中所述第二电压脉冲具有第二极性及第二量值，且施加所述第二电压脉冲的持续时间比施加所述第一电压脉冲的持续时间短。

Description

存储器单元的多状态编程
技术领域
本公开大体上涉及半导体存储器及方法，且更特定来说涉及存储器单元的多状态编程。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路及/或外部可移除装置。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器可能需要电力来维持其数据，并且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等。非易失性存储器可通过在未通电时留存所存储数据来提供持久数据，并且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)及电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻式随机存取存储器(RRAM)、磁随机存取存储器(MRAM)及可编程导电存储器等。
存储器装置可用作需要高存储密度、高可靠性及低功耗的广泛电子应用的易失性及非易失性存储器。非易失性存储器可用于例如个人计算机、便携式存储棒、固态驱动器(SSD)、数码相机、蜂窝电话、例如MP3播放器的便携式音乐播放器及电影播放器及其它电子装置中。
电阻可变存储器装置可包含电阻可变存储器单元，其可基于存储元件(例如，具有可变电阻的存储器元件)的电阻状态来存储数据。因而，可对电阻可变存储器单元进行编程，以通过改变存储器元件的电阻电平来存储对应于目标数据状态的数据。可通过在特定持续时间内向单元(例如，向单元的存储器元件)施加电场或能量的源，例如正或负电脉冲(例如，正或负电压或电流脉冲)，将电阻可变存储器单元编程为目标数据状态(例如，对应于特定电阻状态)。电阻可变存储器单元的状态可通过响应于所施加询问电压来感测通过单元的电流来确定。基于单元的电阻电平而变化的所感测电流可指示单元的状态。
可在交叉点架构中组织各种存储器阵列，其中存储器单元(例如，电阻可变单元)位于用于存取单元的第一及第二信号线的相交处(例如，在存取线与感测线的相交处)。一些电阻可变存储器单元可包括与存储元件(例如，相变材料、金属氧化物材料及/或可编程为不同电阻电平的一些其它材料)串联的选择元件(例如，二极管、晶体管或其它切换装置)。可被称为自选存储器单元的一些电阻可变存储器单元可包括单个材料，其可用作存储器单元的选择元件及存储元件两者。
附图说明
图1是根据本公开的实施例的存储器阵列的实例的三维视图。
图2A说明根据本公开的实施例的与存储器单元的存储器状态相关联的阈值电压分布。
图2B是根据本公开的实施例的对应于图2A的存储器状态的电流与电压曲线的实例。
图2C是根据本公开的实施例的对应于图2A的另一存储器状态的电流与电压曲线的实例。
图3A到3D说明根据本公开的实施例的将存储器单元编程为多个可能数据状态中的一者的电压脉冲。
图4是根据本公开的实施例的说明与存储器单元的数据状态相关联的阈值电压分布的图形。
图5A是说明根据本公开的实施例的当耦合到感测线的存储器单元的数据状态被感测时感测线电压的图形。
图5B是说明根据本公开的实施例的当耦合到感测线的存储器单元的数据状态被感测时感测线电压的图形。
图6说明根据本公开的实施例的存储器阵列的一部分及相关联电路系统的实例。
图7是说明根据本公开的实施例的实例设备的框图图示。
具体实施方式
本公开包含用于存储器单元的多状态编程的设备、方法及系统。实施例包含具有多个存储器单元的存储器，及经配置以通过以下操作而将所述多个存储器单元中的存储器单元编程为四种可能数据状态中的一者的电路系统：向所述存储器单元施加第一电压脉冲，其中所述第一电压脉冲具有第一极性及第一量值；及向所述存储器单元施加第二电压脉冲，其中所述第二电压脉冲具有第二极性及第二量值，且施加所述第二电压脉冲的持续时间比施加所述第一电压脉冲的持续时间短。
与先前存储器装置相比，本公开的实施例可提供益处，例如增加的密度、降低的成本、提高的性能、降低的功耗及/或更快及/或更复杂的操作。例如，先前用于对电阻可变存储器单元(例如自选存储器单元)进行编程的方法可能够为单元产生两种不同的状态，使得单元可编程为两种可能数据状态(例如，状态0或状态1)中的一者。然而，根据本公开的用于电阻可变存储器单元的编程方法可产生用于单元的额外(例如，多于两个)数据状态，使得单元可编程为至少四种可能数据状态中的一者。
如本文使用，“一”、“一个”或“数个”可指某物中的一或多者，且“多个”可指两个或更多个此类事物。举例来说，存储器装置可指一或多个存储器装置，且多个存储器装置可指两个或更多个存储器装置。另外，如本文使用的指示符“N”及“M”(尤其是关于图式中的参考数字)指示如此指示的数个特定特征可包含在本公开的数个实施例中。
本文中的图式遵循编号惯例，其中第一个或前几个数字对应于图式图号，并且其余数字标识图式中的元件或组件。可通过使用类似数字来标识不同图式之间的类似元件或组件。
图1是根据本公开的实施例的存储器阵列100(例如，交叉点存储器阵列)的实例的三维视图。存储器阵列100可包含多个第一信号线(例如，第一导电线)，其可被称为存取线110-0、110-1及110-N(个别地或统称为存取线110)，以及多个第二信号线(例如，第二导电线)，其可被称为感测线120-0、120-1及120-M(个别地或统称为感测线120)，其彼此交叉(例如，在不同平面中相交)。例如，存取线110中的每一者可与感测线120交叉。存储器单元125可在感测线120与存取线110之间(例如，在每一感测线/存取线交叉处)。
举例来说，存储器单元125可为电阻可变存储器单元。存储器单元125可包含可编程到不同数据状态的材料。在一些实例中，存储器单元125中的每一者可包含单个材料，其可用作选择元件(例如，切换材料)及存储元件，使得每一存储器单元125可充当选择器装置及存储器元件两者。此存储器单元在本文可称为自选存储器单元。举例来说，每一存储器单元可包含硫属化物材料，其可由各种经掺杂或未经掺杂材料形成，其可为或可不为相变材料，及/或其在读取及/或写入存储器单元期间可经历或可不经历相变。在一些实例中，每一存储器单元125可包含可包括硒(Se)、砷(As)及锗(Ge)的三元组合物、可包括硅(Si)、Se、As及Ge等的四元组合物。
存储器阵列100的架构可被称为交叉点架构，其中存储器单元形成在存取线与感测线之间的拓扑交叉点处，如在图1中所说明。与其它存储器架构相比，此交叉点架构可以较低生产成本提供相对高密度的数据存储。举例来说，与其它架构相比，交叉点架构可具有减小面积的存储器单元，并且结果是存储器单元密度增加。在一些架构(未展示)中，可在平行于衬底的平行平面或层级上形成多个存取线。多个存取线可经配置以包含多个孔以允许多个感测线与存取线的平面正交形成，使得多个感测线中的每一者穿透一组垂直对准的孔(例如，关于存取线及水平衬底的平面垂直安置的感测线)。包含存储元件的存储器单元(例如，包含硫属化物材料的自选存储器单元)可形成在存取线与感测线的交叉处(例如，所述组垂直对准的孔中的存取线与感测线之间的空间)。以与上文参考图1描述类似的方式，可通过选择相应导电线(例如，感测线及/或存取线)并施加电压或电流脉冲来操作(例如，读取及/或编程)存储器单元(例如，包含硫属化物材料的自选存储器单元)。
在各种实施例中，存储器单元125的阈值电压可响应于跨越它们的所施加电压差的量值超过其阈值电压而折回(snap back)。此类存储器单元可称为折回存储器单元。举例来说，存储器单元125可响应于所施加电压差超过阈值电压而从非导电(例如，高阻抗)状态改变(例如，折回)到导电(例如，低阻抗)状态。举例来说，存储器单元折回可指存储器单元响应于跨越存储器单元施加的电压差大于存储器单元的阈值电压而从高阻抗状态转变到低阻抗状态。举例来说，存储器单元的阈值电压折回可称为折回事件。
图2A说明根据本公开的实施例的与存储器单元(例如图1中所说明的存储器单元125)的各种状态相关联的阈值分布。例如，如在图2A中所展示，可将存储器单元编程到至少两种可能数据状态(例如，状态0及状态1)中的一者。也就是说，图2A说明与存储器单元可编程到的四种可能数据状态中的两者相关联的阈值电压分布。
在图2A中，电压VCELL可对应于施加到(例如，跨越)存储器单元的电压差，例如感测线电压(例如，位线电压(VBL))与存取线电压(例如，字线电压(VWL))之间的差(例如，VCELL＝VBL-VWL)。阈值电压分布(例如，范围)201-1、201-2、202-1及202-2可表示编程到特定状态的存储器单元的阈值电压的统计变化。图2A中所说明的分布对应于结合图2B及2C进一步描述的电流与电压曲线，图2B及2C说明与经指派数据状态相关联的折回非对称性。
在一些实例中，存储器单元125在特定状态下的阈值电压的量值对于不同的极性可为非对称的，如图2A、2B及2C中所展示。举例来说，编程到状态0或状态1的存储器单元125的阈值电压在一个极性中可具有与在相反极性中不同的量值。举例来说，在图2A中所说明的实例中，第一数据状态(例如，状态0)与第一非对称阈值电压分布(例如，阈值电压分布201-1及201-2)相关联，所述第一非对称阈值电压分布的量值对于负极性是大于正极性的，并且第二数据状态(例如，状态1)与第二非对称阈值电压分布(例如，阈值电压分布202-1及202-2)相关联，所述第二非对称阈值电压分布的量值对于正极性是大于负极性的。在此实例中，对于一个所施加电压极性，足以致使存储器单元125折回的所施加电压量值可与另一个所施加电压极性不同(例如，更高或更低)。
图2A说明分界电压VDM1及VDM2，其可用于确定存储器单元的状态(例如，用于区分状态作为读取操作的部分)。在此实例中，VDM1是用于区分处于状态0(例如，处于阈值电压分布201-2)的单元与处于状态1(例如，阈值电压分布202-2)的单元的正电压。类似地，VDM2是用于区分处于状态1(例如，阈值电压分布202-1)的单元与处于状态0(例如，阈值电压分布201-1)的单元的负电压。在图2A到2C的实例中，处于正状态1的存储器单元125不响应于施加VDM1而折回；处于正状态0的存储器单元125响应于施加VDM1而折回；处于负状态1的存储器单元125响应于施加VDM2而折回；且处于负状态0的存储器单元125不响应于施加VDM2而折回。
实施例不限于图2A中所展示的实例。举例来说，状态0及状态1的指定可互换(例如，分布201-1及201-2可指定为状态1，且分布202-1及202-2可指定为状态0)。此外，如本文将进一步描述(例如，结合图3到5)，实施例可包含存储器单元可编程到的多于两个可能数据状态。
图2B及2C是根据本公开的实施例的对应于图2A的存储器状态的电流与电压曲线的实例。因而，在此实例中，图2B及2C中的曲线对应于其中状态1被指定为处于特定极性(在此实例中为正极性方向)中的较高阈值电压状态且其中状态0被指定为处于相反极性(在此实例中为负极性方向)中的较高阈值电压状态的单元。如上所述，状态指定可互换，使得状态0可对应于正极性方向上的较高阈值电压状态，而状态1对应于负方向上的较高阈值电压状态。
图2B及2C说明如本文所描述的存储器单元折回。VCELL可表示跨越存储器单元的所施加电压。举例来说，VCELL可为施加到对应于单元的顶部电极的电压减去施加到对应于单元的底部电极的电压(例如，经由相应存取线及感测线)。如在图2B中所展示，响应于所施加正极性电压(VCELL)，编程到状态1(例如，阈值电压分布202-2)的存储器单元处于非导电状态，直到VCELL达到电压Vtst02，此时单元转变为导电(例如，较低电阻)状态。此转变可称为折回事件，这在跨越单元施加的电压(在特定极性中)超过单元的阈值电压时发生。因此，电压Vtst02可称为折回电压。在图2B中，电压Vtst01对应于编程到状态1的单元的折回电压(例如，阈值电压分布202-1)。也就是说，如在图2B中所展示，当VCELL在负极性方向上超过Vtst01时，存储器单元转变(例如，切换)到导电状态。
类似地，如在图2C中所展示，响应于所施加负极性电压(VCELL)，编程到状态0(例如，阈值电压分布201-1)的存储器单元处于非导电状态，直到VCELL达到电压Vtst11，此时单元折回为导电(例如，较低电阻)状态。在图2C中，电压Vtst12对应于编程到状态0的单元的折回电压(例如，阈值电压分布201-2)。也就是说，如在图2C中所展示，当VCELL在正极性方向上超过Vtst12时，存储器单元从高阻抗非导电状态折回到较低阻抗导电状态。
在各种例子中，折回事件可导致存储器单元切换状态。例如，如果将超过Vtst02的VCELL施加到状态1单元，那么所得折回事件可将单元的阈值电压降低到低于VDM1的电平，这将导致单元被读取为状态0(例如，阈值电压分布201-2)。因而，在数个实施例中，折回事件可用于将单元写入到相反状态(例如，从状态1到状态0，且反之亦然)。
在本公开的实施例中，可通过向存储器单元施加一或多个电压脉冲，将存储器单元(例如图1中所说明的存储器单元125)编程为四种可能数据状态中的一者(例如，状态0、状态1或如本文将进一步描述的两种额外可能数据状态中的一者)。例如，可通过向单元施加第一电压脉冲及第二电压脉冲来编程存储器单元。第一电压脉冲可具有第一极性、第一量值及第一持续时间，且第二电压脉冲可具有第二(例如相反)极性、第二(例如更低)量值及第二(例如更短)持续时间。本文将进一步描述此类电压脉冲的实例(例如，结合图3A到3D)。
图3A到D说明根据本公开的实施例的将存储器单元编程为多个可能数据状态中的一者的电压脉冲。例如，如图3A中所说明，向存储器单元施加正极性的第一电压脉冲306可将存储器单元编程为第一数据状态。如图3B中所说明，施加正极性的第一电压脉冲306且接着施加负极性的第二电压脉冲308，可将存储器单元编程为第二数据状态。如图3D中所说明，向存储器单元施加负极性的第一电压脉冲306，可将存储器单元编程为第四数据状态。如在图3C中所说明，向存储器单元施加负极性的第一电压脉冲306且接着施加正极性的第二电压脉冲308，可将存储器单元编程为第三数据状态。
在一些实施例中，第二电压脉冲308可具有小于第一电压脉冲306的量值的量值，如在图3B及3C中所说明。例如，第一电压脉冲306可具有4.5到6.5伏(V)的范围内的量值，且第二电压脉冲308可具有3.5到5.5V的范围内的量值。此外，例如，第二电压脉冲308可具有第一电压脉冲306量值的70％到80％的量值。在一些实施例中，相较于第二电压脉冲308，向存储器单元施加第一电压脉冲306的时间量可更长。例如，可向存储器单元施加第一电压脉冲306达10纳秒(ns)，且可向存储器单元施加第二电压脉冲308达5ns。此外，例如，向存储器单元施加第二电压脉冲308的持续时间可小于向存储器单元施加第一电压脉冲306的持续时间的50％。
第二电压脉冲308可在第一电压脉冲306被施加到存储器单元之后施加到存储器单元，如在图3B及3C中所说明。在一些实施例中，第二电压脉冲308可在第一电压脉冲306被施加到存储器单元之后立即施加到存储器单元。在一些实施例中，第二电压脉冲308可在第一电压脉冲306被施加到存储器单元之后特定时间量施加到存储器单元。例如，第二电压脉冲308可在第一电压脉冲306被施加到存储器单元之后少于5ns施加到存储器单元。
向存储器单元施加正极性的第一电压脉冲306可将存储器单元编程为第一数据状态，如在图3A中所说明，且施加负极性的第一电压脉冲306可将存储器单元编程为第四数据状态，如在图3D中所说明。如在图3B中所说明，在施加正极性的第一电压脉冲306之后施加负极性的第二电压脉冲308可将存储器单元编程为第二数据状态。如在图3C中所说明，在向存储器单元施加负极性的第一电压脉冲306之后，向存储器单元施加正极性的第二电压脉冲308可将存储器单元编程为第三数据状态。因此，在将存储器单元编程为第一数据状态之后，可将存储器单元编程为第二数据状态。此外，在将存储器单元编程为第四数据状态之后，可将存储器单元编程为第三数据状态。
图4是根据本公开的实施例的说明与存储器单元的数据状态相关联的阈值电压分布的图形417。图4中所说明的阈值电压分布可与四种可能数据状态相关联(例如，与其对应)，存储器单元可使用结合图3A到3D描述的电压脉冲编程到所述四种可能数据状态。例如，阈值电压分布419可对应于第一数据状态，阈值电压分布421可对应于第二数据状态，阈值电压分布423可对应于第三数据状态，且阈值电压分布427可对应于第四数据状态。
向存储器单元施加第一电压脉冲(例如，结合图3A到3D描述的第一电压脉冲306)可将存储器单元编程为四种可能数据状态中的两者中的一者。例如，向存储器单元施加第一电压脉冲可将存储器单元编程为对应于阈值电压分布419的第一数据状态(例如，如果第一电压脉冲具有正极性)或对应于阈值电压分布427的第四数据状态(例如，如果第四电压脉冲具有负极性)。向存储器单元施加第二电压脉冲(例如，结合图3B到3C描述的第二电压脉冲308)可将存储器单元编程为四种可能数据状态中的两者中的一者。例如，向存储器单元施加第二电压脉冲可将存储器单元编程为对应于阈值电压分布421的第二数据状态(例如，如果第二电压脉冲具有负极性)或对应于阈值电压分布423的第三数据状态(例如，如果第二电压脉冲具有正极性)。
如本文所描述那样向存储器单元施加电压脉冲可允许将存储器单元编程为期望的数据状态。在一些实施例中，施加处于第一电压脉冲的相反极性的第二电压脉冲可修改第一电压脉冲的极化效应且创建中间数据状态(例如，第二数据状态及第三数据状态)。修改第二电压脉冲被施加到存储器单元的持续时间可修改与存储器单元的数据状态相关联的阈值电压分布之间的距离。例如，减小第二电压脉冲被施加到存储器单元的持续时间可减小与四种可能数据状态中的第一者相关联的阈值电压分布和与四种可能数据状态中的第二者相关联的阈值分布之间的差。增加第二电压脉冲被施加到存储器单元的持续时间可增加与四种可能数据状态中的第一者相关联的阈值电压分布和与四种可能数据状态中的第二者相关联的阈值电压分布之间的差。在一些实施例中，施加第一电压脉冲及第二电压脉冲的极性可确定通过修改施加第二电压脉冲的持续时间来影响哪个阈值电压的放置。例如，修改向存储器单元施加负极性的第二电压脉冲的持续时间可影响第一数据状态及第二数据状态的阈值电压分布之间的距离。修改向存储器单元施加正极性的第二电压脉冲的持续时间可影响第三数据状态及第四数据状态的阈值电压分布之间的距离。
图4中所展示的VDM1、VDM2及VDM3可用于在感测(例如读取)存储器单元的阈值电压时区分不同数据状态。例如，VDM1可用于区分分别对应于第一及第二数据状态的阈值电压分布419及421内的阈值电压。VDM2可用于区分分别对应于第二及第三数据状态的阈值电压分布421及423内的阈值电压。VDM3可用于区分分别对应于第三及第四数据状态的阈值电压分布423及427内的阈值电压。
在一些实施例中，与四种可能数据状态中的第一者相关联的阈值电压分布的量值可大于与四种可能数据状态中的第二者相关联的阈值电压分布的量值。例如，与第二数据状态相关联的阈值电压分布的量值可大于与第一数据状态相关联的阈值电压分布的量值。在以与第一电压脉冲相反的极性向存储器单元施加第二电压脉冲之后，可将存储器单元编程为第二数据状态。以相反极性向存储器单元施加第二电压脉冲可增加存储器单元的阈值电压的量值。此外，与第三数据状态相关联的阈值电压分布的量值可小于与第四数据状态相关联的阈值电压分布的量值。存储器单元可在被编程为第四数据状态之后被编程为第三数据状态。以相反极性向存储器单元施加第二电压脉冲可减小存储器单元的阈值电压的量值。在一些实施例中，与第二数据状态相关联的阈值电压分布的量值可大于与第一数据状态相关联的阈值电压分布的量值，但小于与第三数据状态相关联的阈值电压分布的量值。此外，与第三数据状态相关联的阈值电压的量值可小于与第四数据状态相关联的阈值电压分布的量值。
图5A是说明根据本公开的实施例的当耦合到感测线的存储器单元的数据状态被感测(例如，读取)时感测(例如，位)线电压的图形529。例如，图形529说明当在感测期间在存储器单元中检测到折回(例如，折回事件)时的感测线电压536。
如结合图2A到2C描述，当超过存储器单元的阈值电压的电压被施加到存储器单元时，折回事件可能发生，且致使存储器单元从高阻抗非导电状态折回到较低阻抗导电状态。VDM2(其可为图4中所说明的VDM2)可施加到存储器单元以确定是否在存储器单元中发生折回事件。一旦检测到折回事件，VDM1(其为图4中所说明的VDM1)可施加到感测线以确定存储器单元的数据状态。在一些实施例中，由于检测到折回事件，因此可将存储器单元编程为第一数据状态或第二数据状态。VDM1可用于感测存储器单元的阈值电压的量值，以确定存储器单元是否编程为第一或第二数据状态。
图5B是说明根据本公开的实施例的当耦合到感测线的存储器单元的数据状态被感测时感测线电压的图形531。例如，图形531说明当在感测期间在存储器单元中未检测到折回事件时的感测线电压538。
如结合图5A描述，VDM2可施加到存储器单元以检测存储器单元中是否发生折回事件。在一些实施例中，如果没有发生折回事件，那么可将存储器单元编程为第三数据状态或第四数据状态。VDM3(其可为图4中所说明的VDM3)可施加到感测线以确定存储器单元是否已编程为第三或第四数据状态。例如，VDM3可用于感测存储器单元的阈值电压的量值，以确定存储器单元是否已编程为第三或第四数据状态。
图6说明根据本公开的实施例的用于检测折回事件的存储器阵列600的一部分及相关联电路系统的实例。存储器阵列600可为先前结合图1描述的存储器阵列100的一部分。存储器单元625耦合到存取线610及感测线620且可如上文描述那样操作。
图6中所展示的实例包含耦合到存取线610的驱动器650(例如，存取线驱动器650)。存取线驱动器650可向存取线610供应双极(例如，正及负)电流及/或电压信号。感测放大器630(其可包括交叉耦合锁存器)耦合到存取线驱动器650，且可检测存取线610上的正及负电流及/或正及负电压。在一些实例中，感测放大器630可为存取线驱动器650中的部分(例如，包含在存取线驱动器650中)。例如，存取线驱动器650可包含感测放大器630的感测功能性。感测线驱动器652耦合到感测线620以向感测线620供应正及/或负电流及/或电压信号。
感测放大器630及存取线驱动器650耦合到锁存器640，锁存器640可用于存储指示单元625的折回事件是否响应于所施加电压差而发生的数据值。例如，感测放大器630的输出信号654耦合到锁存器640，使得响应于经由感测放大器630检测到存储器单元625折回，输出信号654致使适当数据值被锁存在锁存器640中(例如，数据值“1”或“0”，这取决于哪个数据值用于指示所检测到的折回事件)。作为实例，如果所锁存数据值“1”用于指示所检测到的折回事件，那么信号654将致使锁存器640响应于所检测到的单元625的折回而锁存逻辑1的数据值，反之亦然。
当正电压差VDM1被施加到存储器单元625(例如，字线电压VWL1为低且位线电压VBL1为高)且存储器单元625存储状态0时，电压差VDM1可能大于阈值电压Vtst12(图2C)，且存储器单元625可折回到导电状态，从而致使正电流从感测线620流动通过存储器单元625到存取线610，如图2C中所展示。例如，感测放大器630可检测此电流及/或与之相关联的电压，且可响应于检测到此电流及/或电压而将信号654输出到锁存器640。例如，信号654可(例如，通过具有逻辑高值)向锁存器640指示电流为正，且因此存取线(例如，字线)电压为高。响应于信号654指示字线电压为高，锁存器640可将信号656(例如电压)输出到存取线驱动器650的电路系统658或耦合到存取线驱动器650的电路系统658，电路系统658关断(例如抑制)流过存取线610及因此流过存储器单元625的电流。
在实例中，当负电压差VDM2被施加到存储器单元625(例如，字线电压VWL2为高且位线电压VBL2为低)且存储器单元625存储状态1时，电压差VDM2大于(在负意义上)阈值电压Vtst01(图2B)，且存储器单元625可折回到导电状态，从而致使负电流从存取线610流动通过存储器单元625到感测线620，如在图2B中所展示。例如，感测放大器630可检测到此电流及/或与之相关联的电压，且可响应于检测到此电流及/或电压而将信号654输出到锁存器640。例如，信号654可向锁存器640指示电流为负(例如，通过具有逻辑低值)，且因此字线电压为低。响应于信号654指示字线电压为低，锁存器640可将信号660(例如电压)输出到存取线驱动器650的电路系统662或耦合到存取线驱动器650的电路系统662，电路系统662关断流过存取线610的电流。在一些实例中，与电路系统658及662组合的感测放大器630可称为检测电路系统。
图7是根据本公开的实施例的实例设备(例如电子存储器系统705)的框图图示。存储器系统705包含例如存储器装置707的设备及例如存储器控制器(例如，主机控制器)的控制器709。举例来说，控制器709可包含处理器。举例来说，控制器709可耦合到主机，并且可从主机接收命令信号(或命令)、地址信号(或地址)及数据信号(或数据)，并且可向主机输出数据。
存储器装置707包含存储器单元的存储器阵列700。举例来说，存储器阵列700可包含本文公开的存储器单元的存储器阵列(例如交叉点阵列)中的一或多者。
存储器装置707包含地址电路系统718以锁存通过I/O电路系统713经由I/O连接711提供的地址信号。地址信号由行解码器715及列解码器716接收及解码以存取存储器阵列700。例如，行解码器715及/或列解码器716可包含驱动器，例如先前结合图6描述的驱动器650及652。
存储器装置707可通过使用感测/缓冲器电路系统来感测存储器阵列列中的电压及/或电流改变来感测(例如，读取)存储器阵列700中的数据，所述感测/缓冲器电路系统在一些实例中可为读取/锁存电路系统728。读取/锁存电路系统728可从存储器阵列700读取及锁存数据。I/O电路系统713被包含用于经由I/O连接711与控制器709进行双向数据通信。写入电路系统722被包含以将数据写入到存储器阵列700。
控制电路系统724可解码由控制连接726从控制器709提供的信号。这些信号可包含用于控制存储器阵列700上的操作(包含数据读取及数据写入操作)的芯片信号、写入启用信号及地址锁存信号。
举例来说，控制电路系统724可包含在控制器709中。控制器709可包含其它电路系统、固件、软件或类似者，无论是单独的还是组合的。控制器709可为外部控制器(例如，在与存储器阵列700完全或部分分离的裸片中)或内部控制器(例如，包含在与存储器阵列700相同的裸片中)。举例来说，内部控制器可为状态机或存储器定序器。
在一些实例中，控制器709可经配置以致使存储器装置707至少执行本文公开的方法，例如将阵列700的存储器单元编程为多个可能数据状态中的一者。在一些实例中，存储器装置707可包含先前结合图6描述的电路系统。例如，存储器装置707可包含感测放大器电路系统及锁存器，例如本文公开的感测放大器630及锁存器640。
如本文所使用，术语“耦合”可包含无介入元件的电耦合、直接耦合及/或直接连接(例如，通过直接物理接触)或有介入元件的间接耦合及/或连接。术语耦合可进一步包含彼此合作或相互作用的两个或更多个元件(例如，呈因果关系)。
所属领域的技术人员将了解，可提供额外电路系统及信号，并且已经简化图7的存储器系统705。应认识到，参考图7描述的各种块组件的功能性可能不一定必须隔离到集成电路装置的相异组件或组件部分。举例来说，集成电路装置的单个组件或组件部分可适于执行图7的超过一个块组件的功能性。替代地，集成电路装置的一或多个组件或组件部分可经组合以执行图7单个块组件的功能性。
尽管本文已经说明及描述特定的实施例，但是所属领域的一般技术人员将了解，经计算以实现相同结果的布置可代替所展示的特定实施例。本公开希望涵盖本公开的数个实施例的调适或变化。应了解，上述描述已以说明性方式而非限制性方式进行。所属领域的一般技术人员在检阅上文描述之后将明白上文实施例的组合及未在本文中明确描述的其它实施例。本公开的数个实施例的范围包含使用上述结构及方法的其它应用。因此，应参考所附权利要求书以及此权利要求书所享有的等效物的全范围确定本公开的数个实施例的范围。
在前述具体实施方式中，出于简化本公开的目的，将一些特征群组在单个实施例中。本公开的此方法不应解释为反映本公开的所揭示实施例必须使用多于在每一权利要求中明确叙述的特征的意图。而是，如所附权利要求书反映，发明主题存在于少于单个所揭示实施例的全部特征。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (20)

1.一种设备，其包括：
存储器，其具有多个存储器单元；及
电路系统，其经配置以通过以下操作而将所述多个存储器单元中的存储器单元编程为四种可能数据状态中的一者：
向所述存储器单元施加第一电压脉冲，其中所述第一电压脉冲具有第一极性及第一量值；及
向所述存储器单元施加第二电压脉冲，其中：
所述第二电压脉冲具有第二极性及第二量值；及
施加所述第二电压脉冲的持续时间比施加所述第一电压脉冲的持续时间短。
2.根据权利要求1所述的设备，其中所述第一极性为正极性，且所述第二极性为负极性。
3.根据权利要求1至2中任一权利要求所述的设备，其中：
向所述存储器单元施加所述第一电压脉冲将所述存储器单元编程为所述四种可能数据状态中的两者中的一者；且
向所述存储器单元施加所述第二电压脉冲将所述存储器单元编程为所述四种可能数据状态中的两者中的一者。
4.根据权利要求1所述的设备，其中所述第一极性为负极性，且所述第二极性为正极性。
5.一种设备，其包括：
存储器，其具有多个存储器单元；及
电路系统，其经配置以通过以下操作而将所述多个存储器单元中的存储器单元编程为四种可能数据状态中的一者：
向所述存储器单元施加第一电压脉冲，其中所述第一电压脉冲具有第一极性及第一量值；及
向所述存储器单元施加第二电压脉冲，其中：
所述第二电压脉冲具有与所述第一极性相反的第二极性；
所述第二电压脉冲具有小于所述第一量值的第二量值；且
施加所述第二电压脉冲的持续时间比施加所述第一电压脉冲的持续时间短。
6.根据权利要求5所述的设备，其中所述第一电压脉冲施加约10纳秒(ns)且所述第二电压脉冲施加约5纳秒(ns)。
7.根据权利要求5至6中任一权利要求所述的设备，其中所述第一脉冲的所述量值在4.5到6.5伏(V)的范围内，且所述第二脉冲的所述量值在3.5到5.5伏(V)的范围内。
8.一种设备，其包括：
存储器，其具有多个自选存储器单元；及
电路系统，其经配置以：
接收来自主机的命令以将所述自选存储器单元中的存储器单元编程为四种可能数据状态中的一者；及
通过以下操作将所述存储器单元编程为所述四种可能数据状态中的所述一者：
向所述存储器单元施加第一电压脉冲，其中所述第一电压脉冲具有正极性及第一量值；及
向所述存储器单元施加第二电压脉冲，其中：
所述第二电压脉冲具有负极性；
所述第二电压脉冲具有小于所述第一量值的第二量值；且
施加所述第二电压脉冲的持续时间比施加所述第一电压脉冲的持续时间短。
9.根据权利要求8所述的设备，其中所述第二量值为所述第一量值的70％到80％。
10.根据权利要求8所述的设备，其中所述第二电压脉冲的持续时间小于所述第一电压脉冲的持续时间的50％。
11.根据权利要求8至10中任一权利要求所述的设备，其中：
在所述第一电压脉冲被施加到所述存储器单元之后立即向所述存储器单元施加所述第二电压脉冲；或
在所述第一电压脉冲被施加到所述存储器单元之后特定时间量向所述存储器单元施加所述第二电压脉冲。
12.一种方法，其包括：
通过以下操作将存储器单元编程为四种可能数据状态中的一者：
向所述存储器单元施加第一电压脉冲，其中所述第一电压脉冲具有第一极性及第一量值；及
向所述存储器单元施加第二电压脉冲，其中：
所述第二电压脉冲具有第二极性及第二量值；及
施加所述第二电压脉冲的持续时间比施加所述第一电压脉冲的持续时间短。
13.根据权利要求12所述的方法，其进一步包括：
确定在向所述存储器单元施加所述第一电压脉冲之后是否检测到所述存储器单元的折回；及
如果检测到所述折回，那么确定所述存储器单元是处于第一状态还是第二状态。
14.根据权利要求13所述的方法，其进一步包括感测所述存储器单元的阈值电压的量值，以确定所述存储器单元是处于所述第一状态还是所述第二状态。
15.根据权利要求13所述的方法，其中所述存储器单元在被编程为所述第一状态之后被编程为所述第二状态。
16.根据权利要求13所述的方法，其进一步包括：
如果未检测到所述折回，那么确定所述存储器单元是处于第三状态还是第四状态；及
感测所述存储器单元的阈值电压的量值，以确定所述存储器单元是处于所述第三状态还是所述第四状态。
17.一种方法，其包括：
通过以下操作将存储器单元编程为四种可能数据状态中的一者：
向所述存储器单元施加第一电压脉冲，其中所述第一电压脉冲具有第一极性及第一量值；及
向存储器单元施加第二电压脉冲，其中：
所述第二电压脉冲具有与所述第一极性相反的第二极性；
所述第二电压脉冲具有小于所述第一量值的第二量值；且
施加所述第二电压脉冲的持续时间比施加所述第一电压脉冲的持续时间短。
18.根据权利要求17所述的方法，其进一步包括减小所述第二电压脉冲被施加到所述存储器单元的持续时间，以减小与所述四种可能数据状态中的第一者相关联的阈值电压(Vt)分布和与所述四种可能数据状态中的第二者相关联的Vt分布之间的差。
19.根据权利要求17所述的方法，其进一步包括增加所述第二电压脉冲被施加到所述存储器单元的持续时间，以增加与所述四种可能数据状态中的第一者相关联的阈值电压(Vt)分布和与所述四种可能数据状态中的第二者相关联的Vt分布之间的差。
20.根据权利要求17所述的方法，其中与所述四种可能数据状态中的第一者相关联的阈值电压(Vt)分布大于与所述四种可能数据状态中的第二者相关联的Vt分布。
CN202180050121.5A 2020-08-14 2021-08-11 存储器单元的多状态编程 Pending CN116134523A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/993,831 US11295822B2 (en) 2020-08-14 2020-08-14 Multi-state programming of memory cells
US16/993,831 2020-08-14
PCT/US2021/045537 WO2022035958A1 (en) 2020-08-14 2021-08-11 Multi-state programming of memory cells

Publications (1)

Publication Number Publication Date
CN116134523A true CN116134523A (zh) 2023-05-16

Family

ID=80223017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180050121.5A Pending CN116134523A (zh) 2020-08-14 2021-08-11 存储器单元的多状态编程

Country Status (3)

Country Link
US (2) US11295822B2 (zh)
CN (1) CN116134523A (zh)
WO (1) WO2022035958A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115485776A (zh) 2020-05-13 2022-12-16 美光科技公司 用于存取存储器单元的基于计数器的方法和系统
US11295822B2 (en) * 2020-08-14 2022-04-05 Micron Technology, Inc. Multi-state programming of memory cells
US11615854B2 (en) 2021-04-02 2023-03-28 Micron Technology, Inc. Identify the programming mode of memory cells during reading of the memory cells
US11664073B2 (en) 2021-04-02 2023-05-30 Micron Technology, Inc. Adaptively programming memory cells in different modes to optimize performance
US11514983B2 (en) 2021-04-02 2022-11-29 Micron Technology, Inc. Identify the programming mode of memory cells based on cell statistics obtained during reading of the memory cells
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell
US11984191B2 (en) 2022-05-09 2024-05-14 Micron Technology, Inc. Pulse based multi-level cell programming

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412326A (zh) * 2011-10-18 2015-03-11 美光科技公司 电阻性存储器的稳定
CN104662610A (zh) * 2012-08-21 2015-05-27 美光科技公司 单极存储器装置
US20170047118A1 (en) * 2013-06-10 2017-02-16 Ovonyx Memory Technology, Llc Apparatuses and methods for efficient write in a cross-point array
CN109564767A (zh) * 2016-08-08 2019-04-02 美光科技公司 包含多电平存储器单元的设备及其操作方法
CN111383687A (zh) * 2018-12-31 2020-07-07 三星电子株式会社 电阻式存储器装置及其编程方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5166095B2 (ja) * 2008-03-31 2013-03-21 株式会社東芝 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置
EP3257047A4 (en) 2015-04-15 2018-07-04 Hewlett-Packard Enterprise Development LP Resistive random access memory (rram) system
KR20170056242A (ko) 2015-11-13 2017-05-23 에스케이하이닉스 주식회사 전자 장치
US9799381B1 (en) * 2016-09-28 2017-10-24 Intel Corporation Double-polarity memory read
US10157670B2 (en) * 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10381075B2 (en) 2017-12-14 2019-08-13 Micron Technology, Inc. Techniques to access a self-selecting memory device
US10546632B2 (en) 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
US10803939B2 (en) * 2018-08-22 2020-10-13 Micron Technology, Inc. Techniques for programming a memory cell
US11295822B2 (en) * 2020-08-14 2022-04-05 Micron Technology, Inc. Multi-state programming of memory cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412326A (zh) * 2011-10-18 2015-03-11 美光科技公司 电阻性存储器的稳定
CN104662610A (zh) * 2012-08-21 2015-05-27 美光科技公司 单极存储器装置
US20170047118A1 (en) * 2013-06-10 2017-02-16 Ovonyx Memory Technology, Llc Apparatuses and methods for efficient write in a cross-point array
CN109564767A (zh) * 2016-08-08 2019-04-02 美光科技公司 包含多电平存储器单元的设备及其操作方法
CN111383687A (zh) * 2018-12-31 2020-07-07 三星电子株式会社 电阻式存储器装置及其编程方法

Also Published As

Publication number Publication date
US11295822B2 (en) 2022-04-05
US11783902B2 (en) 2023-10-10
WO2022035958A1 (en) 2022-02-17
US20220223212A1 (en) 2022-07-14
US20220051734A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
US11989228B2 (en) Multi-state programming of memory cells
US11295822B2 (en) Multi-state programming of memory cells
US11869588B2 (en) Three-state programming of memory cells
US11887665B2 (en) Memory cell programming that cancels threshold voltage drift
CN116114021B (zh) 使用非对称电流脉冲来对存储器单元进行编程
US11942139B2 (en) Performing refresh operations on memory cells
US11670367B2 (en) Two memory cells sensed to determine one data value
US11990176B2 (en) Pre-decoder circuity

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination