CN104412326A - 电阻性存储器的稳定 - Google Patents

电阻性存储器的稳定 Download PDF

Info

Publication number
CN104412326A
CN104412326A CN201280051455.5A CN201280051455A CN104412326A CN 104412326 A CN104412326 A CN 104412326A CN 201280051455 A CN201280051455 A CN 201280051455A CN 104412326 A CN104412326 A CN 104412326A
Authority
CN
China
Prior art keywords
pulse
polarity
unit
memory cell
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280051455.5A
Other languages
English (en)
Other versions
CN104412326B (zh
Inventor
陈晓楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104412326A publication Critical patent/CN104412326A/zh
Application granted granted Critical
Publication of CN104412326B publication Critical patent/CN104412326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明包含包含电阻性存储器的稳定的设备及方法。若干个实施例包含将编程信号施加到电阻性存储器单元，其中所述编程信号包含具有第一极性的第一部分及具有第二极性的第二部分，其中所述第二极性与所述第一极性相反。

Description

电阻性存储器的稳定
技术领域
本发明大体来说涉及半导体存储器设备及方法，且更特定来说，涉及电阻性存储器的稳定。
背景技术
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路及/或外部可装卸装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻性(例如，电阻可变)存储器以及其它存储器。电阻性存储器的类型包含可编程导体存储器、相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)、磁阻性随机存取存储器(MRAM；也称为电磁随机存取存储器)及导电桥接随机存取存储器(CBRAM)以及其它存储器。
存储器装置可用作需要高存储器密度、高可靠性及低功率消耗的各种各样的电子应用的易失性及非易失性存储器。举例来说，非易失性存储器可用于个人计算机、便携式存储器卡、固态驱动器(SSD)、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如MP3播放器)及电影播放器以及其它电子装置。数据(例如程序代码、用户数据及/或例如基本输入/输出系统(BIOS)的系统数据)通常存储于非易失性存储器装置中。
例如RRAM的电阻性存储器包含可基于存储元件(例如，具有可变电阻的电阻性存储器元件)的电阻状态而存储数据的电阻性存储器单元。如此，可通过使电阻性存储器元件的电阻电平变化来将电阻性存储器单元编程为存储对应于所要状态的数据。可通过将例如正或负电脉冲(例如，正或负电压或电流脉冲)的电场或能量源施加到电阻性存储器单元(例如，施加到所述单元的电阻性存储器元件)达特定持续时间而将所述单元编程到目标数据状态(例如，对应于特定电阻状态)。
可针对电阻性存储器单元设定若干个经编程状态(例如，电阻状态)中的一者。举例来说，可将单电平单元(SLC)编程到两个数据状态中的一者(例如，逻辑1或0)，此可取决于所述单元是被编程到特定电平以上还是以下的电阻。作为额外实例，可将各种电阻性存储器单元编程到对应于多个数据状态的多个不同电阻状态中的一者。此类单元可称为多状态单元、多数字单元及/或多电平单元(MLC)，且可表示多个二进制数据数字(例如，10、01、00、11、111、101、100、1010、1111、0101、0001等)。
可通过感测响应于所施加的询问电压而穿过电阻性存储器单元的电流来确定(例如，读取)所述单元的数据状态。基于单元的电阻电平而变化的所感测电流可指示所述单元的数据状态。然而，在先前电阻性存储器方法(例如，先前MLC电阻性存储器方法)中，由于电阻性存储器单元经历随时间的感测及/或来自对邻近单元的编程及/或擦除操作的干扰，因此所述单元(例如，单元的电阻存储器元件)的电阻电平可由于(举例来说)电阻存储器元件中的弱导电细丝的形成而移位。此电阻移位可导致穿过单元的所感测(例如，读取)电流的漂移，此可导致对单元的数据状态的错误确定。举例来说，所感测电流漂移可导致如下确定：所述单元处于不同于所述单元被编程到的目标数据状态的数据状态。
附图说明
图1是根据本发明的一或多个实施例的电阻性存储器单元阵列的一部分的框图。
图2A是图解说明与根据先前方法编程的电阻性存储器单元相关联的读取电流的曲线图。
图2B是图解说明与根据本发明的一或多个实施例编程的电阻性存储器单元相关联的读取电流的曲线图。
图3图解说明根据本发明的一或多个实施例与操作电阻性存储器单元相关联的时序图。
图4图解说明根据本发明的一或多个实施例与操作电阻性存储器单元相关联的时序图。
图5图解说明根据本发明的一或多个实施例与操作电阻性存储器单元相关联的时序图。
图6图解说明根据本发明的一或多个实施例与操作电阻性存储器单元相关联的时序图。
图7图解说明根据本发明的一或多个实施例的呈存储器装置的形式的设备的框图。
具体实施方式
本发明包含包含电阻性存储器的稳定的设备及方法。若干个实施例包含将编程信号施加到电阻性存储器单元，其中所述编程信号包含具有第一极性的第一部分及具有第二极性的第二部分，其中所述第二极性与所述第一极性相反。
本发明的若干个实施例可使电阻性存储器单元的经编程电阻状态稳定，使得所述单元在若干个读取操作之后可不经历或可经历减少的所感测(例如，读取)电流漂移(如在一些先前方法中)。举例来说，本发明的若干个实施例可减少及/或防止与单元相关联的弱导电细丝的形成。如此，本发明的实施例可提供例如增加的准确度及/或可靠性(例如，减小的错误率)及/或增加的存储器寿命的益处以及其它益处。
在本发明的以下详细描述中，参考形成本发明的一部分的附图，且其中以图解说明的方式展示可如何实践本发明的若干个实施例。充分详细地描述这些实施例以使所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可做出过程、电及/或结构改变，此并不背离本发明的范围。
如本文中所使用，“若干个”某物可指代一或多个此种事物。举例来说，若干个存储器单元可指一或多个存储器单元。另外，如本文中所使用的标示符“M”及“N”(特别是相对于图式中的参考编号)指示本发明的若干个实施例可包含如此标示的若干个特定特征。
本文中的图遵循其中第一个数字或前几个数字对应于图式的图编号且剩余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，100可在图1中指代元件“00”，且类似元件在图6中可指代为600。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，如将了解，所述图中所提供的元件的比例及相对比例尺打算图解说明本发明的实施例而不应以限制意义来理解。
图1是根据本发明的一或多个实施例的电阻性存储器单元106的阵列100的一部分的框图。在图1中所图解说明的实例中，阵列100为具有位于第一数目个导电线102-0、102-1、...、102-N(例如，存取线，其在本文中可称为字线)与第二数目个导电线104-0、104-1、...、104-M(例如，数据/感测线，其在本文中可称为位线)的相交点处的电阻性存储器单元106的交叉点阵列。如图1中所图解说明，字线102-0、102-1、...、102-N彼此实质上平行且实质上正交于位线104-0、104-1、...、104-M，位线104-0、104-1、...、104-M彼此实质上平行；然而，实施例并不限于此。在图1中所图解说明的实施例中，电阻性存储器单元106可以双端子架构起作用(例如，其中特定字线102-0、102-1、...、102-N及位线104-0、104-1、...、104-M用作单元的底部及顶部电极)。
每一电阻性存储器单元106可包含耦合(例如，串联地)到选择装置(例如，存取装置)的存储元件(例如，电阻性存储器元件)。举例来说，所述存取装置可为二极管或晶体管(例如，场效应晶体管(FET)或双极结晶体管(BJT))以及其它装置。举例来说，所述存储元件可包含可具有可变电阻的可编程部分。举例来说，所述存储元件可包含一或多种电阻可变材料(例如，可编程到可表示多个不同数据状态的多个不同电阻状态的材料)，例如，过渡金属氧化物材料或包含两种或两种以上金属(例如，过渡金属、碱土金属及/或稀土金属)的钙钛矿。可包含于电阻性存储器单元106的存储元件中的电阻可变材料的其它实例可包含采用经陷获电荷来修改或更改导电性的各种材料、由各种经掺杂或未掺杂材料形成的硫属化物、二元金属氧化物材料、巨磁阻材料及/或各种基于聚合物的电阻性可变材料以及其它材料。实施例并不限于特定电阻可变材料。如此，电阻性存储器单元106可为单电平及/或多电平电阻性随机存取存储器(RRAM)单元、可编程导体存储器单元、相变随机存取存储器(PCRAM)单元、磁阻性随机存取存储器单元及/或导电桥接随机存取存储器(CBRAM)单元以及各种其它类型的电阻性存储器单元。
在操作中，可经由编程信号(例如，写入电压及/或电流脉冲)来编程阵列100的电阻性存储器单元106，所述编程信号经由选定字线102-0、102-1、...、102-N及位线104-0、104-1、...、104-M施加到所述单元(例如，所述单元的存储元件)。举例来说，可调整(例如，变化)施加到电阻性存储器单元106的振幅(例如，量值)、持续时间(例如，宽度)及/或编程脉冲数目以便将所述单元编程到对应于特定数据状态的若干个不同电阻状态中的一者。本文中将进一步描述(例如，结合图3-6)根据本发明的一或多个实施例的编程脉冲。
可使用感测(例如，编程验证及/或读取)操作以通过如下量值来确定电阻性存储器单元106的数据状态(例如，电阻性存储器单元106的存储元件的电阻状态)：响应于施加到选定单元所耦合到的选定字线102-0、102-1、...、102-N的特定电压而(举例来说)在对应于相应单元的位线104-0、104-1、...、104-M上的感测(例如，读取)电流的量值。感测操作还可包含以特定电压偏置未选字线及位线以便确定选定单元的数据状态。本文中将进一步描述根据本发明的一或多个实施例的感测(例如，编程验证)脉冲。
图2A是图解说明与根据先前方法编程的电阻性存储器单元相关联的读取电流的曲线图201。在图2A中所展示的实例中，已根据先前方法将所述电阻性存储器单元编程到四个不同状态(例如，高电阻状态、低电阻状态及在所述高与低电阻状态之间的两个不同相应目标窗内的两个不同中间电阻状态)中的一者。
如图2A中所展示，在对根据先前方法编程到中间状态的电阻性存储器单元执行特定数目个读取操作之后，这些单元可展现读取电流漂移(例如，与这些单元相关联的读取电流可移动到单元的目标窗之外)。举例来说，读取电流漂移可由这些单元的由于(举例来说)读取干扰及/或所述单元中的弱导电细丝的形成以及其它原因所致的电阻电平移位(例如，从经编程电阻电平的改变)。由于读取电流漂移，对这些单元执行的读取操作可导致对单元的数据状态的错误确定(例如，单元处于除所述单元被编程到的目标数据状态以外的数据状态的确定)。
图2B是图解说明与根据本发明的一或多个实施例编程的电阻性存储器单元相关联的读取电流的曲线图203。在图2B中所展示的实例中，已根据本发明的一或多个实施例(例如，使用本文中进一步描述的编程信号中的一或多者)将电阻性存储器单元编程到四个数据不同状态(例如，高电阻状态、低电阻状态及两个不同中间电阻状态)中的一者。
如图2B中所展示，根据本发明的一或多个实施例编程的电阻性存储器单元在对所述单元执行读取操作时不展现或展现减少的读取电流漂移(例如，与单元相关联的读取电流保持在单元的目标窗内)。举例来说，所述单元可不经历读取干扰及/或单元中的弱导电细丝的形成，此可减少及/或防止单元的电阻电平的移位。由于单元不展现读取电流漂移或展现减少的读取电流漂移，因此所述单元可具有增加的准确度、可靠性及/或单元寿命以及其它益处。
图3图解说明根据本发明的一或多个实施例与操作电阻性存储器单元相关联的时序图310。时序图310包含编程信号311。在此实例中，编程信号311包含脉冲312及314。作为一实例，编程信号311可与编程例如先前结合图1所描述的阵列100的电阻性存储器单元106的电阻性存储器单元相关联地使用。
可将编程脉冲312及314施加到选定电阻性存储器单元以便将所述单元编程到对应于目标数据状态的电阻状态。在此实例中，信号311的脉冲312具有正极性(例如，脉冲312为正脉冲)、大致2.0伏(V)的振幅及大致1.0微秒(μs)的持续时间(例如，宽度)。然而，本发明的实施例并不限于用于可称为编程脉冲312的脉冲312的特定振幅或持续时间。作为一实例，脉冲312可为设定编程脉冲(例如，用于将单元从高电阻复位状态编程到在复位状态与低电阻设定状态之间的若干个较低电阻状态中的一者的脉冲)。
编程信号311包含可称为稳定脉冲314的脉冲314。在图3中所图解说明的实施例中，在将编程脉冲312施加到选定电阻性存储器单元之后立即将稳定脉冲314施加到所述单元。也就是说，可将编程脉冲312及稳定脉冲314作为组合脉冲施加到选定电阻性存储器单元。
如图3中所展示，稳定脉冲314的极性与编程脉冲312的极性相反(例如，稳定脉冲314为负脉冲)。作为一实例，稳定脉冲314可具有大致-0.5V的振幅及大致10.0μs的持续时间，如图3中所图解说明。也就是说，稳定脉冲314可具有比编程脉冲312小的振幅及/或长的持续时间。然而，本发明的实施例并不限于用于稳定脉冲314的特定振幅或持续时间。在若干个实施例中，稳定脉冲314的振幅及持续时间可取决于若干因素，例如电阻性存储器单元的类型以及其它因素。作为一实例，在若干个实施例中，稳定脉冲314的振幅可随着稳定脉冲314的持续时间减小而增加，且反之亦然。
将稳定脉冲314施加到选定电阻性存储器单元可提供单元的经编程电阻状态的稳定。举例来说，将稳定脉冲314施加到选定电阻性存储器单元可减少及/或防止单元的由于(举例来说)读取干扰所致的电阻电平的移位(例如，从经编程目标电阻状态的改变)。举例来说，如先前结合图2A所描述，各种电阻性存储器单元可在对单元执行的特定数目个读取操作之后展现读取电流漂移。本发明的包含例如脉冲314的稳定脉冲的施加的若干个实施例可提供益处，例如减少与读取操作相关联的读取电流漂移，此可增加电阻性存储器单元的准确度及/或可靠性(例如，减小错误率)，以及其它益处。
在若干个实施例中，信号311可包含用于确定选定电阻性存储器单元是否已达到目标状态的编程验证脉冲(图3中未展示)。如果未达到，那么可将后续编程脉冲及/或稳定脉冲施加到选定电阻性存储器单元，之后施加另一编程验证脉冲，直到单元达到目标状态为止。
虽然在图3中展示电压脉冲，但本发明的实施例并不限于此。举例来说，编程信号311可包含电流脉冲。
图4图解说明根据本发明的一或多个实施例与操作电阻性存储器单元相关联的时序图420。时序图420包含编程信号411。在此实例中，编程信号411包含脉冲422、424、426及428。作为一实例，编程信号411可与编程例如先前结合图1所描述的阵列100的电阻性存储器单元106的电阻性存储器单元相关联地使用。
可将编程脉冲422、424、426及428施加到选定电阻性存储器单元以便将所述单元编程到对应于目标数据状态的电阻状态。在此实例中，信号421的脉冲422可类似于先前结合图3所描述的编程脉冲312。
编程信号421包含可称为编程验证脉冲424的脉冲424。在图4中所图解说明的实施例中，在将编程脉冲422施加到选定电阻性存储器单元之后将编程验证脉冲424施加到所述单元。
如图4中所展示，作为一实例，编程验证脉冲424可具有比编程脉冲422小的振幅及/或长的持续时间。然而，本发明的实施例并不限于用于编程验证脉冲424的特定振幅或持续时间。
编程验证脉冲424可用于确定选定电阻性存储器单元是否已达到目标状态。如果未达到，那么可将后续编程脉冲施加到选定电阻性存储器单元，且之后施加另一编程验证脉冲，直到单元达到目标状态为止。
编程信号421包含可称为稳定脉冲426的脉冲426。在图4中所图解说明的实施例中，在将编程验证脉冲424施加到选定电阻性存储器单元之后将稳定脉冲426施加到所述单元。也就是说，可将编程脉冲422及稳定脉冲426作为单独脉冲施加到选定电阻性存储器单元。
稳定脉冲426可类似于先前结合图3所描述的稳定脉冲314。将稳定脉冲426施加到选定电阻性存储器单元可以类似于先前结合图3所描述的方式的方式提供单元的经编程电阻状态的稳定。
编程信号421包含可称为编程验证脉冲428的脉冲428。在图4中所图解说明的实施例中，在将稳定脉冲426施加到选定电阻性存储器单元之后将编程验证脉冲428施加到所述单元。
如图4中所展示，编程验证脉冲428的极性与编程验证脉冲424的极性相同(例如，编程验证脉冲428为正脉冲)。作为一实例，编程验证脉冲428可具有比编程脉冲422小的振幅及/或长的持续时间，如图4中所图解说明(例如，编程验证脉冲428可具有与编程验证脉冲424相同的振幅及/或持续时间)。然而，本发明的实施例并不限于用于编程验证脉冲428的特定振幅或持续时间。
编程验证脉冲428可用于确定选定电阻性存储器单元是否已保持于目标状态中。举例来说，编程验证脉冲428可用于确定单元的电阻状态是否已从目标电阻状态切换(例如，从低电阻状态到高电阻状态)。
如果选定电阻性存储器单元未保持于目标状态中(例如，如果单元的电阻状态已从低状态切换到高状态)，那么单元的经编程电阻状态可不稳定。在此类情况中，可将额外编程脉冲及额外稳定脉冲施加到单元(例如，在将编程验证脉冲428施加到单元之后)以再次编程并使单元稳定。额外稳定脉冲(图4中未展示)的极性可与稳定脉冲426的极性相同(例如，额外稳定脉冲可为负脉冲)。作为一实例，额外稳定脉冲可具有与稳定脉冲426不同的振幅及/或不同的持续时间。
如果选定电阻性存储器单元已保持于目标状态中(例如，如果单元的电阻状态尚未切换)，那么单元的经编程电阻状态可被稳定。在此类情况中，可不必将额外稳定脉冲施加到单元(例如，可不将额外稳定脉冲施加到单元)。
虽然在图4中展示电压脉冲，但本发明的实施例并不限于此。举例来说，编程信号421可包含电流脉冲。
图5图解说明根据本发明的一或多个实施例与操作电阻性存储器单元相关联的时序图530。时序图530包含编程信号531。在此实例中，编程信号531包含脉冲532及534。作为一实例，编程信号531可与编程例如先前结合图1所描述的阵列100的电阻性存储器单元106的电阻性存储器单元相关联地使用。
可将编程脉冲532及534施加到选定电阻性存储器单元以便将所述单元编程到对应于目标数据状态的电阻状态。在此实例中，信号531的脉冲532具有负极性(例如，脉冲532为负脉冲)、大致-2.0伏(V)的振幅及大致1.0微秒(μs)的持续时间(例如，宽度)。然而，本发明的实施例并不限于用于脉冲312的特定振幅或持续时间。举例来说，脉冲532可具有大致-1.5V到大致-2.0V的振幅。
脉冲532可称为编程脉冲532。作为一实例，脉冲532可为复位编程脉冲(例如，用于将单元从低电阻设定状态编程到在设定状态与高电阻复位状态之间的若干个较高电阻状态中的一者的脉冲)。
编程信号531包含可称为稳定脉冲534的脉冲534。在图5中所图解说明的实施例中，在将编程脉冲532施加到选定电阻性存储器单元之后立即将稳定脉冲534施加到所述单元。也就是说，可将编程脉冲532及稳定脉冲534作为组合脉冲施加到选定电阻性存储器单元。
如图5中所展示，稳定脉冲534的极性与编程脉冲532的极性相反(例如，稳定脉冲534为正脉冲)。作为一实例，稳定脉冲534可具有大致1.4V的振幅及大致1.0μs的持续时间，如图5中所图解说明。也就是说，稳定脉冲534可具有比编程脉冲532小的振幅及/或与其相同的持续时间。然而，本发明的实施例并不限于用于稳定脉冲534的特定振幅或持续时间。在若干个实施例中，稳定脉冲534的振幅及持续时间可取决于若干因素，例如电阻性存储器单元的类型以及其它因素。作为一实例，在若干个实施例中，稳定脉冲534的振幅可随着稳定脉冲534的持续时间减小而增加，且反之亦然。
将稳定脉冲534施加到选定电阻性存储器单元可以类似于先前结合图3所描述的方式的方式提供单元的经编程电阻状态的稳定。
在若干个实施例中，信号531可包含用于确定选定电阻性存储器单元是否已达到目标状态的编程验证脉冲(图5中未展示)。如果未达到，那么可将后续编程脉冲及/或稳定脉冲施加到选定电阻性存储器单元，之后施加另一编程验证脉冲，直到单元达到目标状态为止。
虽然在图5中展示电压脉冲，但本发明的实施例并不限于此。举例来说，编程信号531可包含电流脉冲。
图6图解说明根据本发明的一或多个实施例与操作电阻性存储器单元相关联的时序图640。时序图640包含编程信号641。在此实例中，编程信号641包含脉冲642、644、646及648。作为一实例，编程信号641可与编程例如先前结合图1所描述的阵列100的电阻性存储器单元106的电阻性存储器单元相关联地使用。
可将编程脉冲642、644、646及648施加到选定电阻性存储器单元以便将所述单元编程到对应于目标数据状态的电阻状态。在此实例中，信号641的脉冲642可类似于先前结合图5所描述的编程脉冲532。
编程信号641包含可称为编程验证脉冲644的脉冲644。在图6中所图解说明的实施例中，在将编程脉冲642施加到选定电阻性存储器单元之后将编程验证脉冲644施加到所述单元。
如图6中所展示，作为一实例，编程验证脉冲644可具有比编程脉冲642小的振幅及/或长的持续时间。然而，本发明的实施例并不限于用于编程验证脉冲644的特定振幅或持续时间。
编程验证脉冲644可用于确定选定电阻性存储器单元是否已达到目标状态。如果未达到，那么可将后续编程脉冲施加到选定电阻性存储器单元，且之后施加另一编程验证脉冲，直到单元达到目标状态为止。
编程信号641包含可称为稳定脉冲646的脉冲646。在图6中所图解说明的实施例中，在将编程验证脉冲644施加到选定电阻性存储器单元之后将稳定脉冲646施加到所述单元。也就是说，可将编程脉冲642及稳定脉冲646作为单独脉冲施加到选定电阻性存储器单元。
稳定脉冲646可类似于先前结合图5所描述的稳定脉冲534。将稳定脉冲646施加到选定电阻性存储器单元可以类似于先前结合图3所描述的方式的方式提供单元的经编程电阻状态的稳定。
编程信号641包含可称为编程验证脉冲648的脉冲648。在图6中所图解说明的实施例中，在将稳定脉冲646施加到选定电阻性存储器单元之后将编程验证脉冲648施加到所述单元。
如图6中所展示，编程验证脉冲648的极性与编程验证脉冲644的极性相同(例如，编程验证脉冲648为负脉冲)。作为一实例，编程验证脉冲648可具有比编程脉冲642小的振幅及/或长的持续时间，如图6中所图解说明(例如，编程验证脉冲648可具有与编程验证脉冲644相同的振幅及/或持续时间)。然而，本发明的实施例并不限于用于编程验证脉冲648的特定振幅或持续时间。
编程验证脉冲648可用于确定选定电阻性存储器单元是否已保持于目标状态中。举例来说，编程验证脉冲648可用于确定单元的电阻状态是否已从目标电阻状态切换(例如，从高电阻状态到低电阻状态)。
如果选定电阻性存储器单元尚未保持于目标状态中(例如，如果单元的电阻状态已从高状态切换到低状态)，那么单元的经编程电阻状态可不稳定。在此类情况中，可将额外编程脉冲及额外稳定脉冲施加到单元(例如，在将编程验证脉冲648施加到单元之后)以再次编程并使单元稳定。额外稳定脉冲(图6中未展示)的极性可与稳定脉冲646的极性相同(例如，额外稳定脉冲可为正脉冲)。作为一实例，额外稳定脉冲可具有与稳定脉冲646不同的振幅及/或不同的持续时间。
如果选定电阻性存储器单元已保持于目标状态中(例如，如果单元的电阻状态尚未切换)，那么单元的经编程电阻状态可被稳定。在此类情况中，可不必将额外稳定脉冲施加到单元(例如，可不将额外稳定脉冲施加到单元)。
虽然在图6中展示电压脉冲，但本发明的实施例并不限于此。举例来说，编程信号641可包含电流脉冲。
图7图解说明根据本发明的一或多个实施例的呈存储器装置760的形式的设备的框图。如图7中所展示，存储器装置760包含存储器阵列700及耦合到存储器阵列700的控制器762。
举例来说，存储器阵列700可为先前结合图1所描述的存储器阵列100。虽然图7中展示一个存储器阵列，但本发明的实施例并不限于此(例如，存储器装置760可包含耦合到控制器762的多于一个存储器阵列)。
举例来说，控制器762可包含控制电路及/或固件。控制器762可与存储器阵列700包含于相同物理装置(例如，相同裸片)上或可包含于通信地耦合到包含存储器阵列700的物理装置的单独物理装置上。
控制器762可将根据本发明的一或多个实施例的若干个脉冲施加到存储器阵列700中的存储器单元。举例来说，控制器762可将先前结合图3、4、5及/或6所描述的编程、稳定及/或编程验证脉冲施加到存储器阵列700中的存储器单元。
图7中所图解说明的实施例可包含未图解说明以便不使本发明的实施例模糊的额外电路。举例来说，存储器装置760可包含地址电路以锁存经由I/O电路在I/O连接器上提供的地址信号。地址信号可由行解码器及列解码器接收及解码以存取存储器阵列700。所属领域的技术人员将了解，地址输入连接器的数目可取决于存储器装置760及/或存储器阵列700的密度及架构。
结论
本发明包含包含电阻性存储器的稳定的设备及方法。若干个实施例包含将编程信号施加到电阻性存储器单元，其中所述编程信号包含具有第一极性的第一部分及具有第二极性的第二部分，其中所述第二极性与所述第一极性相反。
虽然本文中已图解说明及描述了特定实施例，但所属领域的一般技术人员将了解可用旨在实现相同结果的布置来替代所展示的特定实施例。本发明打算涵盖本发明的若干个实施例的修改或变化形式。应理解，已以说明方式而非限定方式做出以上描述。在审阅以上描述之后，所属领域的一般技术人员将即刻明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的若干个实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同授权此权利要求书的等效物的全部范围来确定本发明的若干个实施例的范围。
在前述具体实施方式中，出于简化本发明的目的而将一些特征一起集合在单个实施例中。本发明的此方法不应被解释为反映本发明所揭示实施例必须使用比明确陈述于每一权利要求中多的特征的意图。而是，如所附权利要求书反映，发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (32)

1.一种操作电阻性存储器单元的方法，其包括：
将编程信号施加到所述电阻性存储器单元；
其中所述编程信号包含具有第一极性的第一部分及具有第二极性的第二部分，其中所述第二极性与所述第一极性相反。
2.根据权利要求1所述的方法，其中所述第一部分的持续时间比所述第二部分的持续时间短。
3.根据权利要求1到2中任一权利要求所述的方法，其中所述第一部分包含编程脉冲且所述第二部分包含稳定脉冲。
4.根据权利要求3所述的方法，其中所述稳定脉冲经配置以诱发与所述电阻性存储器单元的目标数据状态相关联的稳定。
5.根据权利要求3所述的方法，其中所述编程脉冲的振幅大于所述稳定脉冲的振幅。
6.根据权利要求1到2中任一权利要求所述的方法，其中所述编程信号包含在所述第一部分与所述第二部分之间的编程验证脉冲。
7.根据权利要求1到2中任一权利要求所述的方法，其中所述第一极性为正的。
8.根据权利要求1所述的方法，其中所述第一极性为负的。
9.一种设备，其包括：
电阻性存储器单元阵列；及
控制器，其耦合到所述阵列，所述控制器经配置以：
将具有第一极性的编程脉冲施加到所述阵列的选定存储器单元；及
在将所述编程脉冲施加到所述选定存储器单元之后，立即将具有第二极性的稳定脉冲施加到所述选定存储器单元，其中所述第二极性与所述第一极性相反。
10.根据权利要求9所述的设备，其中所述编程脉冲为设定脉冲。
11.根据权利要求9所述的设备，其中所述编程脉冲为复位脉冲。
12.根据权利要求9到11中任一权利要求所述的设备，其中所述稳定脉冲具有比所述编程脉冲小的振幅。
13.根据权利要求9到10中任一权利要求所述的设备，其中所述稳定脉冲具有比所述编程脉冲长的持续时间。
14.一种操作电阻性随机存取存储器RRAM单元的方法，其包括：
将具有第一极性的编程脉冲施加到所述RRAM单元以将所述RRAM单元编程到目标电阻状态；
在将所述编程脉冲施加到所述RRAM单元之后，将编程验证脉冲施加到所述RRAM单元；及
在将所述编程验证脉冲施加到所述RRAM单元之后，将具有第二极性的稳定脉冲施加到所述RRAM单元，其中所述第二极性与所述第一极性相反。
15.根据权利要求14所述的方法，其中：
所述第一极性为正极性；且
所述第二极性为负极性。
16.根据权利要求14所述的方法，其中：
所述第一极性为负极性；且
所述第二极性为正极性。
17.根据权利要求14到16中任一权利要求所述的方法，其中所述方法包含：在将所述稳定脉冲施加到所述RRAM单元之后，将额外编程验证脉冲施加到所述RRAM单元以确定所述RRAM单元的电阻状态是否为所述目标电阻状态。
18.根据权利要求17所述的方法，其中所述方法包含：如果所述RRAM单元的所述电阻状态不是所述目标电阻状态，那么在将所述额外编程验证脉冲施加到所述RRAM单元之后，将具有所述第一极性的额外编程脉冲及具有所述第二极性的额外稳定脉冲施加到所述RRAM单元。
19.根据权利要求18所述的方法，其中所述额外稳定脉冲具有与所述稳定脉冲不同的振幅及/或不同的持续时间。
20.一种设备，其包括：
电阻性存储器单元阵列；及
控制器，其经配置以：
将负编程脉冲施加到所述阵列的选定单元；及
在将所述负编程脉冲施加到所述选定单元之后，将正稳定脉冲施加到所述选定单元。
21.一种设备，其包括：
电阻性存储器单元阵列；及
控制器，其经配置以：
将正编程脉冲施加到所述阵列的选定存储器单元；及
在将所述正编程脉冲施加到所述选定单元之后，将负稳定脉冲施加到所述选定单元。
22.根据权利要求21所述的设备，其中所述控制器经配置以将所述正编程脉冲及所述负稳定脉冲作为组合脉冲施加到所述选定单元。
23.根据权利要求21所述的设备，其中所述控制器经配置以在将所述正编程脉冲施加到所述选定单元之后且在将所述负稳定脉冲施加到所述选定单元之前将正编程验证电压施加到所述选定单元。
24.根据权利要求21到23中任一权利要求所述的设备，其中所述正编程脉冲为设定编程脉冲。
25.根据权利要求21到23中任一权利要求所述的设备，其中所述选定单元为多电平电阻性随机存取存储器单元。
26.一种操作电阻性随机存取存储器RRAM单元的方法，其包括：
将负编程脉冲施加到所述RRAM单元；及
在将所述负编程脉冲施加到所述RRAM单元之后，将正稳定脉冲施加到所述RRAM单元。
27.根据权利要求26所述的方法，其中所述方法包含将所述负编程脉冲及所述正稳定脉冲作为组合脉冲施加到所述RRAM单元。
28.根据权利要求26所述的方法，其中所述方法包含：在将所述负编程脉冲施加到所述RRAM单元之后且在将所述正稳定脉冲施加到所述RRAM单元之前，将负编程验证电压施加到所述RRAM单元。
29.根据权利要求26到28中任一权利要求所述的方法，其中所述负编程脉冲为复位编程脉冲。
30.一种编程电阻性存储器单元的方法，其包括：
将若干个编程脉冲施加到所述电阻性存储器单元；
在所述若干个编程脉冲中的每一者之间将编程验证脉冲施加到所述电阻性存储器单元；及
将具有与所述若干个编程脉冲的极性相反的极性的稳定脉冲施加到所述电阻性存储器单元；
其中在所述若干个编程脉冲中的每一者及对应编程验证脉冲之后施加所述稳定脉冲。
31.一种将电阻性存储器单元编程到目标状态的方法，其包括：
将若干个编程脉冲施加到所述电阻性存储器单元；
在所述若干个编程脉冲中的每一者之后将编程验证脉冲施加到所述电阻性存储器单元，直到所述电阻性存储器单元被确定为已达到所述目标状态为止；及
在所述电阻性存储器单元达到所述目标状态后，将稳定脉冲施加到所述单元；
其中所述稳定脉冲在极性上与所述若干个编程脉冲相反。
32.根据权利要求31所述的方法，其中所述方法包含：在施加所述稳定脉冲后，将另一编程验证脉冲施加到所述电阻性存储器单元。
CN201280051455.5A 2011-10-18 2012-10-10 操作和编程电阻性存储器单元的方法和设备 Active CN104412326B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/275,901 US8958233B2 (en) 2011-10-18 2011-10-18 Stabilization of resistive memory
US13/275,901 2011-10-18
PCT/US2012/059543 WO2013059047A1 (en) 2011-10-18 2012-10-10 Stabilization of resistive memory

Publications (2)

Publication Number Publication Date
CN104412326A true CN104412326A (zh) 2015-03-11
CN104412326B CN104412326B (zh) 2016-08-17

Family

ID=48085877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280051455.5A Active CN104412326B (zh) 2011-10-18 2012-10-10 操作和编程电阻性存储器单元的方法和设备

Country Status (5)

Country Link
US (2) US8958233B2 (zh)
KR (1) KR101460954B1 (zh)
CN (1) CN104412326B (zh)
GB (1) GB2509040B (zh)
WO (1) WO2013059047A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158016A (zh) * 2015-05-13 2016-11-23 旺宏电子股份有限公司 集成电路与其相关的方法
CN108665933A (zh) * 2016-11-02 2018-10-16 旺宏电子股份有限公司 非易失性存储器元件的操作方法及其应用
US10490275B2 (en) 2017-08-16 2019-11-26 Winbond Electronics Corp. Resistive memory storage apparatus and writing method thereof including disturbance voltage
CN110998733A (zh) * 2017-07-26 2020-04-10 美光科技公司 存储器内的编程操作
US10783962B2 (en) 2017-09-01 2020-09-22 Winbond Electronics Corp. Resistive memory storage apparatus and writing method thereof including disturbance voltage
CN116134523A (zh) * 2020-08-14 2023-05-16 美光科技公司 存储器单元的多状态编程

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099174B2 (en) 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
US8848438B2 (en) * 2010-10-05 2014-09-30 Stec, Inc. Asymmetric log-likelihood ratio for MLC flash channel
KR101942274B1 (ko) * 2012-02-13 2019-01-28 삼성전자주식회사 저항성 메모리 장치
US9218876B2 (en) 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
US9183929B2 (en) 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
US9230685B2 (en) * 2012-10-23 2016-01-05 Micron Technology, Inc. Memory programming methods and memory systems
KR102077604B1 (ko) * 2012-12-24 2020-02-17 에스케이하이닉스 주식회사 저항성 메모리 장치의 라이트 방법 및 그 저항성 메모리 장치
US9047944B2 (en) * 2013-04-24 2015-06-02 Micron Technology, Inc. Resistance variable memory sensing
US9490011B2 (en) * 2013-07-10 2016-11-08 Hewlett Packard Enterprise Development Lp Storage device write pulse control
WO2015065415A1 (en) 2013-10-31 2015-05-07 Hewlett-Packard Development Company, L.P. Memristive device switching by alternating polarity pulses
US9001573B1 (en) 2013-12-06 2015-04-07 Micron Technology, Inc. Method and apparatuses for programming memory cells
KR102157357B1 (ko) 2014-06-16 2020-09-17 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
CN105225691A (zh) * 2014-07-04 2016-01-06 华邦电子股份有限公司 电阻式随机存取存储单元的工作方法
US20160055906A1 (en) * 2014-08-19 2016-02-25 Winbond Electronics Corp. Operation method of resistive random access memory cell
US9990990B2 (en) 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
US9484094B2 (en) * 2015-01-21 2016-11-01 Ememory Technology Inc. Control method of resistive random-access memory
KR102298607B1 (ko) 2015-02-17 2021-09-06 삼성전자주식회사 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법
US9443587B1 (en) * 2015-07-21 2016-09-13 Winbond Electronics Corp. Resistive memory apparatus and writing method thereof
ITUB20154864A1 (it) * 2015-11-02 2017-05-02 Micron Technology Inc Apparati e metodi per l'accesso a dispositivi di memoria a resistenza variabile.
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
SG10201601703UA (en) * 2016-03-04 2017-10-30 Silicon Storage Tech Inc Multi-step voltage for forming resistive random access memory (rram) cell filament
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
KR102668728B1 (ko) 2016-08-10 2024-05-24 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20180035981A (ko) * 2016-09-29 2018-04-09 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10157670B2 (en) * 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US9959928B1 (en) * 2016-12-13 2018-05-01 Macronix International Co., Ltd. Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses
US9947403B1 (en) * 2017-03-27 2018-04-17 Macronix International Co., Ltd. Method for operating non-volatile memory device and applications thereof
TWI642057B (zh) * 2017-04-28 2018-11-21 旺宏電子股份有限公司 非揮發性記憶體元件的操作方法及其應用
KR102040103B1 (ko) 2017-05-25 2019-11-05 한국화학연구원 가변 저항 메모리 장치 및 그것의 동작 방법
TWI627630B (zh) * 2017-07-03 2018-06-21 華邦電子股份有限公司 電阻式記憶體裝置及其電阻式記憶胞的設定方法
US10706920B2 (en) 2017-11-02 2020-07-07 Samsung Electronics Co., Ltd. Memory device
US10354729B1 (en) * 2017-12-28 2019-07-16 Micron Technology, Inc. Polarity-conditioned memory cell write operations
US10269442B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Drift mitigation with embedded refresh
US10872009B2 (en) * 2018-02-08 2020-12-22 Micron Technology, Inc. Mitigating a voltage condition of a memory cell in a memory sub-system
US10825514B2 (en) 2018-04-20 2020-11-03 International Business Machines Corporation Bipolar switching operation of confined phase change memory for a multi-level cell memory
US11309024B2 (en) * 2020-08-28 2022-04-19 Micron Technology, Inc. Memory cell programming that cancels threshold voltage drift

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541869A (en) * 1991-10-22 1996-07-30 British Telecommunications, Plc Resistive memory element
CN1246709A (zh) * 1998-08-28 2000-03-08 半导体理工学研究中心股份有限公司 铁电非易失存储器中的存储器结构及其读出方法
WO2004084229A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Programmable resistance memory device
CN101414483A (zh) * 2007-08-20 2009-04-22 三星电子株式会社 用于非易失性存储器的编程和擦除方法
US20090109737A1 (en) * 2007-10-31 2009-04-30 Ovonyx, Inc Method of restoring variable resistance memory device
US20110026300A1 (en) * 2009-07-29 2011-02-03 Sony Corporation Resistive memory device and operating method thereof
CN102067234A (zh) * 2009-04-27 2011-05-18 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法和电阻变化型非易失性存储装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043538A (ja) 2000-07-27 2002-02-08 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6930909B2 (en) 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
TWI355661B (en) 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
EP1726017A1 (en) 2003-12-26 2006-11-29 Matsushita Electric Industries Co., Ltd. Memory device, memory circuit and semiconductor integrated circuit having variable resistance
US7227783B2 (en) * 2005-04-28 2007-06-05 Freescale Semiconductor, Inc. Memory structure and method of programming
JP4701862B2 (ja) 2005-06-22 2011-06-15 ソニー株式会社 記憶装置の初期化方法
KR100738092B1 (ko) * 2006-01-05 2007-07-12 삼성전자주식회사 상전이 메모리 소자의 멀티-비트 동작 방법
JP4203506B2 (ja) * 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
JP4594878B2 (ja) 2006-02-23 2010-12-08 シャープ株式会社 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
US7499304B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc Systems for high bandwidth one time field-programmable memory
KR100801082B1 (ko) 2006-11-29 2008-02-05 삼성전자주식회사 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
US7796424B2 (en) 2007-06-21 2010-09-14 Qimonda North America Corp. Memory device having drift compensated read operation and associated method
KR101308549B1 (ko) 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
KR101311499B1 (ko) 2007-08-23 2013-09-25 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
JP5100292B2 (ja) 2007-10-05 2012-12-19 株式会社東芝 抵抗変化メモリ装置
JP2009099206A (ja) 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置
JP5170107B2 (ja) 2007-12-07 2013-03-27 富士通株式会社 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
US8194433B2 (en) * 2008-02-20 2012-06-05 Ovonyx, Inc. Method and apparatus for accessing a bidirectional memory
US7826248B2 (en) 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
WO2009145308A1 (ja) 2008-05-30 2009-12-03 日本電気株式会社 半導体装置、素子再生回路および素子再生方法
IT1391466B1 (it) * 2008-07-09 2011-12-23 Micron Technology Inc Rilevamento di una cella di memoria tramite tensione negativa
US7903457B2 (en) * 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7835173B2 (en) 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
IT1392578B1 (it) 2008-12-30 2012-03-09 St Microelectronics Rousset Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi
US20100284211A1 (en) * 2009-05-05 2010-11-11 Michael Hennessey Multilevel Nonvolatile Memory via Dual Polarity Programming
US8441847B2 (en) 2009-09-23 2013-05-14 International Business Machines Corporation Programming multi-level phase change memory cells
JP2011146111A (ja) 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
WO2011121970A1 (ja) 2010-03-30 2011-10-06 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
US8355271B2 (en) * 2010-11-17 2013-01-15 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternate polarity
US8462580B2 (en) 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity
JP5313413B2 (ja) 2011-06-13 2013-10-09 パナソニック株式会社 抵抗変化素子の駆動方法、及び不揮発性記憶装置
CN103081019B (zh) 2011-08-10 2015-08-19 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法
KR101858930B1 (ko) * 2011-09-01 2018-05-17 삼성전자주식회사 상변화 메모리 장치 및 이를 포함하는 컴퓨팅 시스템
US8699273B2 (en) * 2012-07-31 2014-04-15 Spansion Llc Bitline voltage regulation in non-volatile memory
US8861258B2 (en) * 2013-02-21 2014-10-14 Sandisk 3D Llc Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541869A (en) * 1991-10-22 1996-07-30 British Telecommunications, Plc Resistive memory element
CN1246709A (zh) * 1998-08-28 2000-03-08 半导体理工学研究中心股份有限公司 铁电非易失存储器中的存储器结构及其读出方法
WO2004084229A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Programmable resistance memory device
CN101414483A (zh) * 2007-08-20 2009-04-22 三星电子株式会社 用于非易失性存储器的编程和擦除方法
US20090109737A1 (en) * 2007-10-31 2009-04-30 Ovonyx, Inc Method of restoring variable resistance memory device
CN102067234A (zh) * 2009-04-27 2011-05-18 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法和电阻变化型非易失性存储装置
US20110026300A1 (en) * 2009-07-29 2011-02-03 Sony Corporation Resistive memory device and operating method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158016A (zh) * 2015-05-13 2016-11-23 旺宏电子股份有限公司 集成电路与其相关的方法
CN106158016B (zh) * 2015-05-13 2019-01-29 旺宏电子股份有限公司 集成电路与其相关的方法
CN108665933A (zh) * 2016-11-02 2018-10-16 旺宏电子股份有限公司 非易失性存储器元件的操作方法及其应用
CN108665933B (zh) * 2016-11-02 2020-10-16 旺宏电子股份有限公司 非易失性存储器元件的操作方法及其应用
CN110998733A (zh) * 2017-07-26 2020-04-10 美光科技公司 存储器内的编程操作
US10490275B2 (en) 2017-08-16 2019-11-26 Winbond Electronics Corp. Resistive memory storage apparatus and writing method thereof including disturbance voltage
US10783962B2 (en) 2017-09-01 2020-09-22 Winbond Electronics Corp. Resistive memory storage apparatus and writing method thereof including disturbance voltage
CN116134523A (zh) * 2020-08-14 2023-05-16 美光科技公司 存储器单元的多状态编程

Also Published As

Publication number Publication date
KR20140072207A (ko) 2014-06-12
WO2013059047A1 (en) 2013-04-25
US8958233B2 (en) 2015-02-17
GB2509040B (en) 2015-01-07
GB2509040A (en) 2014-06-18
CN104412326B (zh) 2016-08-17
US9224471B2 (en) 2015-12-29
US20150138875A1 (en) 2015-05-21
US20130094275A1 (en) 2013-04-18
KR101460954B1 (ko) 2014-11-13
GB201406753D0 (en) 2014-05-28

Similar Documents

Publication Publication Date Title
CN104412326B (zh) 操作和编程电阻性存储器单元的方法和设备
US9548335B2 (en) Apparatuses and operation methods associated with resistive memory cell arrays with separate select lines
KR101622817B1 (ko) 저항 메모리 센싱 방법 및 디바이스
US9001561B2 (en) Performing forming processes on resistive memory
TW201805947A (zh) 包含多階記憶體單元之裝置及操作該裝置之方法
JP7471422B2 (ja) メモリセルの三状態プログラミング
TWI543160B (zh) 電阻可變記憶體感測
US9036398B2 (en) Vertical resistance memory device and a read method thereof
US10699784B2 (en) Resistive memory sensing
JP2016100032A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant