JP4701862B2 - 記憶装置の初期化方法 - Google Patents
記憶装置の初期化方法 Download PDFInfo
- Publication number
- JP4701862B2 JP4701862B2 JP2005182364A JP2005182364A JP4701862B2 JP 4701862 B2 JP4701862 B2 JP 4701862B2 JP 2005182364 A JP2005182364 A JP 2005182364A JP 2005182364 A JP2005182364 A JP 2005182364A JP 4701862 B2 JP4701862 B2 JP 4701862B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage pulse
- voltage
- variable resistance
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
Description
本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置に対して、初期化を行う方法に係わる。
従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。
このようなフラッシュメモリを用いた記憶装置においては、データの書き込み動作の速度が遅いという問題がある(例えば、非特許文献1参照。)。
日経エレクトロニクス,2002.11.18号,p.130
ところで、本出願人は、先に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を提案している。
この可変抵抗素子の膜構成は、例えば、図9の断面図に示すように、2つの電極101,102の間に導体膜103と絶縁体膜104を持つ膜構成になっている。導体膜103から絶縁体膜104に向かって電流Iが流れるように電圧をかけると、可変抵抗素子105が低抵抗に変化してデータが書き込まれ、絶縁体膜104から導体膜103に向かって電流が流れるように電圧をかけると、可変抵抗素子105が高抵抗に変化してデータが消去される。
この可変抵抗素子の膜構成は、例えば、図9の断面図に示すように、2つの電極101,102の間に導体膜103と絶縁体膜104を持つ膜構成になっている。導体膜103から絶縁体膜104に向かって電流Iが流れるように電圧をかけると、可変抵抗素子105が低抵抗に変化してデータが書き込まれ、絶縁体膜104から導体膜103に向かって電流が流れるように電圧をかけると、可変抵抗素子105が高抵抗に変化してデータが消去される。
この構成の可変抵抗素子105は、フラッシュメモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。
また、抵抗変化によるデータ書き込み速度を例えば5ナノ秒程度と速くすることができ、また低電圧(例えば1V程度)かつ低電流(例えば20μA程度)で動作させることができるという利点を有する。
また、抵抗変化によるデータ書き込み速度を例えば5ナノ秒程度と速くすることができ、また低電圧(例えば1V程度)かつ低電流(例えば20μA程度)で動作させることができるという利点を有する。
この可変抵抗素子105では、初回のデータの書き込みに先立って、所謂初期化を行う必要がある。
この初期化では、具体的には、データを書き込む際よりも長い時間の書き込み電圧パルスを印加した後、データを消去する際よりも長い時間の消去電圧パルスを印加する。
この初期化では、具体的には、データを書き込む際よりも長い時間の書き込み電圧パルスを印加した後、データを消去する際よりも長い時間の消去電圧パルスを印加する。
しかしながら、初期化の条件によっては、その後のデータの書き込みや消去の速度が遅くなる場合がある。
上述した問題の解決のために、本発明においては、初期化後のデータの書き込みや消去を高速で行うことを可能にする、記憶装置の初期化方法を提供するものである。
本発明の記憶装置の初期化方法は、2つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、この可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、メモリセルに初めて情報を記録する前に初期化を行う際に、可変抵抗素子に、振幅と時間との積が大きい電圧パルスから、徐々に振幅と時間との積が小さくなるようにして、異なる極性の電圧パルスを交互に印加するものである。
上述の本発明の記憶装置の初期化方法によれば、可変抵抗素子に、振幅と時間との積が大きい電圧パルスから、徐々に振幅と時間との積が小さくなるようにして、異なる極性の電圧パルスを交互に印加することにより、比較的長い電圧パルスを印加しないと抵抗値が変化しない状態から、徐々に、より短い電圧パルスの印加によって抵抗値が変化する状態へと状態を遷移させることができ、最終的に比較的短い電圧パルスで抵抗値が変化する状態へと遷移する。
これにより、初期化を行った後には、メモリセルの可変抵抗素子に対して、短い電圧パルスを印加することによっても、可変抵抗素子の抵抗値を変化させて、データの書き込み・消去を行うことが可能になる。
これにより、初期化を行った後には、メモリセルの可変抵抗素子に対して、短い電圧パルスを印加することによっても、可変抵抗素子の抵抗値を変化させて、データの書き込み・消去を行うことが可能になる。
上述の本発明によれば、短い電圧パルスでデータの書き込み・消去を行うことができるようになるため、初期化後のデータの書き込み・消去を、高速で、かつ安定して行うことが可能になる。
従って、高速にかつ安定して動作する記憶装置を実現することができる。
従って、高速にかつ安定して動作する記憶装置を実現することができる。
本発明に係る可変抵抗素子の一形態の概略断面図を、図1に示す。
この可変抵抗素子5は、2つの電極1,2の間に導体膜3と絶縁体膜4を持つ膜構成になっている。即ち、図9に示した可変抵抗素子105と同様の膜構成である。
この可変抵抗素子5は、2つの電極1,2の間に導体膜3と絶縁体膜4を持つ膜構成になっている。即ち、図9に示した可変抵抗素子105と同様の膜構成である。
導体膜3の材料としては、例えば、Cu,Ag,Znから選ばれる1つ以上の金属元素を含有する金属膜、合金膜(例えばCuTe合金膜)、金属化合物膜等が挙げられる。
また、絶縁体膜4の材料としては、例えば、アモルファスGd2O3や、SiO2等の絶縁体が挙げられる。
また、絶縁体膜4の材料としては、例えば、アモルファスGd2O3や、SiO2等の絶縁体が挙げられる。
このような材料を用いた場合、導体膜3に含まれるCu,Ag,Znが、イオン化して陰極側に引き寄せられる性質を有する。なお、同様にイオン化しやすい性質を有する、Cu,Ag,Zn以外の金属元素を用いてもよい。
従って、電極1,2間に、絶縁体膜4側の電極2が低電位になるように電圧を加えると、金属元素のイオンが電極2に引き寄せられて、絶縁体膜4内に入っていく。そして、イオンが電極2まで到達すると、上下の電極1,2間が導通して抵抗値が下がることになる。このようにして、可変抵抗素子5へのデータ(情報)の書き込みが行われる。
一方、電極1,2間に、導体膜3側の電極1が低電位になるように電圧を加えると、金属元素がイオン化して電極1に引き寄せられて、絶縁体膜4から抜けていくため、上下の電極1,2間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子5に対してデータ(情報)の消去が行われる。
従って、電極1,2間に、絶縁体膜4側の電極2が低電位になるように電圧を加えると、金属元素のイオンが電極2に引き寄せられて、絶縁体膜4内に入っていく。そして、イオンが電極2まで到達すると、上下の電極1,2間が導通して抵抗値が下がることになる。このようにして、可変抵抗素子5へのデータ(情報)の書き込みが行われる。
一方、電極1,2間に、導体膜3側の電極1が低電位になるように電圧を加えると、金属元素がイオン化して電極1に引き寄せられて、絶縁体膜4から抜けていくため、上下の電極1,2間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子5に対してデータ(情報)の消去が行われる。
上述した変化を繰り返すことにより、可変抵抗素子5の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。
実際には、絶縁体膜4中の金属元素のイオンの量によって、絶縁体膜4の抵抗値が変化しているので、絶縁体膜4を情報が記憶・保持される記憶層とみなすことができる。
実際には、絶縁体膜4中の金属元素のイオンの量によって、絶縁体膜4の抵抗値が変化しているので、絶縁体膜4を情報が記憶・保持される記憶層とみなすことができる。
可変抵抗素子5の具体的な膜構成としては、例えば、導体膜3としてCuTe膜を膜厚20nmで形成し、その上に絶縁体膜4としてアモルファスGd2O3膜を膜厚5nmで形成する。
この可変抵抗素子5を用いてメモリセルを構成し、メモリセルを多数設けることにより、メモリ(記憶装置)を構成することができる。
ところで、この可変抵抗素子5では、初回のデータの書き込みに先立って、所謂初期化を行う必要がある。
この初期化では、前述したように、データを書き込む際よりも長い時間の書き込み電圧パルスを印加した後、データを消去する際よりも長い時間の消去電圧パルスを印加する。
この場合に、初期化の際に印加する電圧パルスの波形を、図2に示す。
初期化の際に印加する、書き込み電圧パルスPWのパルス幅(時間)TW及び消去電圧パルスPEのパルス幅(時間)TEは、通常、例えば100m秒程度である。
この初期化では、前述したように、データを書き込む際よりも長い時間の書き込み電圧パルスを印加した後、データを消去する際よりも長い時間の消去電圧パルスを印加する。
この場合に、初期化の際に印加する電圧パルスの波形を、図2に示す。
初期化の際に印加する、書き込み電圧パルスPWのパルス幅(時間)TW及び消去電圧パルスPEのパルス幅(時間)TEは、通常、例えば100m秒程度である。
このようにして初期化を行うことにより、金属元素のイオンのコンダクションパス(伝導路)を形成しやすくする作用がある。
しかしながら、前述したように、初期化の条件によっては、その後のデータの書き込みや消去の速度が遅くなってしまう。
例えば、図2に示した初期化の電圧パルスPW,PEのパルス幅TW,TEと比較して、大幅に短いパルス幅でデータの書き込みを行おうとしても、可変抵抗素子5の抵抗値が変化せず、データの書き込みを行うことができないことがある。
この場合には、ある程度大きいパルス幅で、データの書き込みや消去を行う必要があり、データの書き込みや消去の速度が遅くなってしまう。
例えば、図2に示した初期化の電圧パルスPW,PEのパルス幅TW,TEと比較して、大幅に短いパルス幅でデータの書き込みを行おうとしても、可変抵抗素子5の抵抗値が変化せず、データの書き込みを行うことができないことがある。
この場合には、ある程度大きいパルス幅で、データの書き込みや消去を行う必要があり、データの書き込みや消去の速度が遅くなってしまう。
そこで、短いパルス幅でデータの書き込みを実行することが可能になるように、初期化の方法を工夫する必要がある。
ここで、図2に示した初期化の電圧パルスPW,PEを印加して、初期化を行った後に、パルス幅を徐々に変化させて、書き込み電圧パルスと消去電圧パルスとを交互に印加して、各電圧パルスを印加した後の抵抗値を測定することによって、周波数特性を調べた。
パルス幅の変化は、長い幅から短い幅に変化させていく降順と、短い幅から長い幅に変化させていく昇順との2通りとして、それぞれの場合における周波数特性を調べた。
測定結果として、パルス幅を降順に変化させた場合の周波数特性を図3に示し、パルス幅を昇順に変化させた場合の周波数特性を図4に示す。図3及び図4においては、各測定値を、書き込み電圧パルスを印加した後の抵抗値(低抵抗状態の抵抗値RL)と、消去電圧パルスを印加した後の抵抗値(高抵抗状態の抵抗値RH)とで、それぞれ曲線で結んでおり、具体的な測定値の点は省略している。また、パルス幅を変化させる方向を、図の下部に矢印で示している。
パルス幅の変化は、長い幅から短い幅に変化させていく降順と、短い幅から長い幅に変化させていく昇順との2通りとして、それぞれの場合における周波数特性を調べた。
測定結果として、パルス幅を降順に変化させた場合の周波数特性を図3に示し、パルス幅を昇順に変化させた場合の周波数特性を図4に示す。図3及び図4においては、各測定値を、書き込み電圧パルスを印加した後の抵抗値(低抵抗状態の抵抗値RL)と、消去電圧パルスを印加した後の抵抗値(高抵抗状態の抵抗値RH)とで、それぞれ曲線で結んでおり、具体的な測定値の点は省略している。また、パルス幅を変化させる方向を、図の下部に矢印で示している。
図4より、パルス幅を昇順に変化させた場合には、あるパルス幅以下(図中鎖線よりも左の領域)では、電圧パルスを印加しても抵抗値が変化しないため、もっと大きいパルス幅にしないと、抵抗値を変化させてデータの書き込みを行うことができない。
これに対して、図3より、パルス幅を降順に変化させた場合には、図4ではデータの書き込みができなかった、非常に小さいパルス幅の領域でも、電圧パルスの印加により抵抗値を変化させて、データの書き込みを行うことができる。
このような現象が発生するメカニズムを、図5を参照して説明する。
図5中Aの状態は、図2に示したように初期化を行った後の抵抗値の高い消去状態(以後、強消去状態とする)である。
書き込み電圧パルスを印加した後の抵抗値、即ち低抵抗状態の抵抗値RLは、パルス幅が短いほど抵抗値が高くなる。また、消去電圧パルスを印加した後の抵抗値、即ち高抵抗状態の抵抗値RHは、パルス幅が短いほど抵抗値が低くなる。
図5中Aの状態は、図2に示したように初期化を行った後の抵抗値の高い消去状態(以後、強消去状態とする)である。
書き込み電圧パルスを印加した後の抵抗値、即ち低抵抗状態の抵抗値RLは、パルス幅が短いほど抵抗値が高くなる。また、消去電圧パルスを印加した後の抵抗値、即ち高抵抗状態の抵抗値RHは、パルス幅が短いほど抵抗値が低くなる。
そして、強消去状態Aから、bやcのように、比較的パルス幅の長い領域にあって、抵抗値の低い書き込み状態(以後、強書き込み状態とする)には、直接遷移できるが、dやeのように、比較的パルス幅の短い領域にあって、抵抗値の高い書き込み状態(以後、弱書き込み状態とする)には、直接遷移できない。
dやeのような弱書き込み状態には、抵抗値の低い消去状態(以後、弱消去状態とする)C,Dからしか直接遷移できない。
逆に、弱消去状態のDやEには、強書き込み状態b,cからは直接遷移できず、弱書き込み状態d,eからしか遷移できない。
dやeのような弱書き込み状態には、抵抗値の低い消去状態(以後、弱消去状態とする)C,Dからしか直接遷移できない。
逆に、弱消去状態のDやEには、強書き込み状態b,cからは直接遷移できず、弱書き込み状態d,eからしか遷移できない。
従って、長い幅から短い幅に、パルス幅を降順に変化させた場合は、遷移を繰り返して、書き込みと消去を行っていくことができる。
一方、強消去状態Aに、短いパルス幅の電圧パルスを印加しても直接遷移できないため、パルス幅を昇順に変化させた場合には、ある程度パルス幅が大きくなるまで、書き込みや消去を行うことができない。
一方、強消去状態Aに、短いパルス幅の電圧パルスを印加しても直接遷移できないため、パルス幅を昇順に変化させた場合には、ある程度パルス幅が大きくなるまで、書き込みや消去を行うことができない。
続いて、本発明の一実施の形態として、図1に示した可変抵抗素子5を用いてメモリセルを構成した記憶装置(メモリ)に対して、初期化を行う方法を説明する。
本実施の形態の初期化パルス波形を図6に示す。
本実施の形態では、図2に示したように初期化を1組の書き込み電圧パルスと消去電圧パルスによって行うのではなく、図6に示すように、初期化に最低限必要な数100m秒程度の長いパルスから、データの書き込み・消去を行う所望のパルス幅まで、徐々にパルス幅が短くなっていくように変化させて、書き込みと消去を交互に繰り返す。
本実施の形態の初期化パルス波形を図6に示す。
本実施の形態では、図2に示したように初期化を1組の書き込み電圧パルスと消去電圧パルスによって行うのではなく、図6に示すように、初期化に最低限必要な数100m秒程度の長いパルスから、データの書き込み・消去を行う所望のパルス幅まで、徐々にパルス幅が短くなっていくように変化させて、書き込みと消去を交互に繰り返す。
即ち、1組目の書き込み電圧パルスPW1及び消去電圧パルスPE1を、数100m秒程度の長いパルスとする。
2組目の書き込み電圧パルスPW2及び消去電圧パルスPE2は、1組目のパルスPW1,PE1よりもパルス幅を少し短くする。
3組目の書き込み電圧パルスPW3及び消去電圧パルスPE3は、さらにパルス幅を短くする。
そして、4組目の書き込み電圧パルスPW4及び消去電圧パルスPE4は、その後のデータの書き込み及び消去を行う電圧パルスと同じパルス幅としている。
2組目の書き込み電圧パルスPW2及び消去電圧パルスPE2は、1組目のパルスPW1,PE1よりもパルス幅を少し短くする。
3組目の書き込み電圧パルスPW3及び消去電圧パルスPE3は、さらにパルス幅を短くする。
そして、4組目の書き込み電圧パルスPW4及び消去電圧パルスPE4は、その後のデータの書き込み及び消去を行う電圧パルスと同じパルス幅としている。
このようにして初期化を行うことにより、図5に示したような遷移を繰り返して、弱書き込み状態・弱消去状態へ遷移させることができるため、データの書き込み・消去を短いパルス幅で実行することが可能になる。
この初期化パルスを印加する、初期化過程は、初回のデータの書き込みに先立って、1回行えばよい。
また、記憶装置の工場出荷時に行っても良いし、出荷後にユーザーが行っても良い。
また、記憶装置の工場出荷時に行っても良いし、出荷後にユーザーが行っても良い。
上述の本実施の形態によれば、パルス幅が徐々に短くなるように変化させて、パルス電圧を印加することにより、強消去状態から、弱書き込み状態・弱消去状態に遷移させることが可能になる。
これにより、短いパルス幅のパルス電圧で、データの書き込みや消去を行うことが可能になる。
従って、高速で安定して動作する記憶装置(メモリ)を実現することができる。
これにより、短いパルス幅のパルス電圧で、データの書き込みや消去を行うことが可能になる。
従って、高速で安定して動作する記憶装置(メモリ)を実現することができる。
上述の実施の形態では、パルス幅を変化させて初期化を行ったが、パルス幅を変化させる代わりに、パルス電圧の電圧値(パルスの振幅)を変化させても、同様に弱書き込み状態・弱消去状態に遷移させることが可能である。これにより、メモリの動作を高速かつ安定したものとすることができる。
この場合の初期化のパルス波形の一形態を図7に示す。
この場合の初期化のパルス波形の一形態を図7に示す。
図7に示す初期化のパルスの形態では、最初のパルスPW1,PE1から4つ目のパルスPW4,PE4まで、同じパルス幅としている。
また、最初のパルスPW1,PE1から、2組目のパルスPW2,PE2、3組目のパルスPW3,PE3といくに従い、パルスの電圧値(振幅)を徐々に小さくしていき、4組目のパルスPW4,PE4を所望の書き込み・消去のパルス幅及び電圧値としている。
このように、パルス振幅を徐々に小さくなるように変化させて、パルス電圧を印加することにより、強消去状態から、弱書き込み状態・弱消去状態に遷移させることが可能になる。
また、最初のパルスPW1,PE1から、2組目のパルスPW2,PE2、3組目のパルスPW3,PE3といくに従い、パルスの電圧値(振幅)を徐々に小さくしていき、4組目のパルスPW4,PE4を所望の書き込み・消去のパルス幅及び電圧値としている。
このように、パルス振幅を徐々に小さくなるように変化させて、パルス電圧を印加することにより、強消去状態から、弱書き込み状態・弱消去状態に遷移させることが可能になる。
なお、図7では、最初のパルスPW1,PE1から3組目のパルスPW3,PE3までを、所望の書き込み・消去のパルスPW4,PE4と同じパルス幅としている。
しかし、このように書き込み・消去のパルスと同じパルス幅とすると、電圧値(振幅)を大きくしても、弱書き込み状態・弱消去状態に遷移しない場合もある。
その場合は、所望の書き込み・消去のパルスよりも長いパルス幅(例えば数倍程度)として、電圧値(振幅)を徐々に小さくしていけば、弱書き込み状態・弱消去状態に遷移させることが可能になる。
しかし、このように書き込み・消去のパルスと同じパルス幅とすると、電圧値(振幅)を大きくしても、弱書き込み状態・弱消去状態に遷移しない場合もある。
その場合は、所望の書き込み・消去のパルスよりも長いパルス幅(例えば数倍程度)として、電圧値(振幅)を徐々に小さくしていけば、弱書き込み状態・弱消去状態に遷移させることが可能になる。
さらに、パルス幅の変化とパルス振幅の変化とを組み合わせても良い。
この場合の初期化のパルス波形の一形態を図8に示す。
この場合の初期化のパルス波形の一形態を図8に示す。
図8に示す初期化のパルスの形態では、最初のパルスPW1,PE1を、パルス幅が長く、かつ電圧値(振幅)の大きいパルスとしている。そして、2組目のパルスPW2,PE2、3組目のパルスPW3,PE3といくに従い、パルス幅を短く、かつ電圧値を小さくしていき、4組目のパルスPW4,PE4を所望の書き込み・消去のパルス幅及び電圧値としている。
このように、パルス幅及びパルス振幅を変化させて、パルス電圧を印加することにより、強消去状態から、弱書き込み状態・弱消去状態に遷移させることが可能になる。
このように、パルス幅及びパルス振幅を変化させて、パルス電圧を印加することにより、強消去状態から、弱書き込み状態・弱消去状態に遷移させることが可能になる。
図8に示すように、パルス幅の変化とパルス振幅の変化とを組み合わせることにより、最初のパルスPW1,PE1の電圧値をあまり大きくしなくても済み、また最初のパルスPW1,PE1のパルス幅をある程度長くすることができる。
これにより、例えば、大きい電圧値を印加するために駆動回路を複雑にする必要がなく、また最初のパルスPW1,PE1による遷移が容易になる、という利点を有する。
これにより、例えば、大きい電圧値を印加するために駆動回路を複雑にする必要がなく、また最初のパルスPW1,PE1による遷移が容易になる、という利点を有する。
なお、図6〜図8では、4回で所望の書き込み・消去のパルス幅及び電圧値としているが、2回以上の他の回数とすることが可能である。
ただし、遷移が順次進行していくために必要となる回数は少なくとも確保し、また回数が多過ぎないようにする。
ただし、遷移が順次進行していくために必要となる回数は少なくとも確保し、また回数が多過ぎないようにする。
また、図6〜図8では、電圧パルスの振幅と時間との積を、書き込み電圧パルスと消去電圧パルスの1組毎に順次変化させているが、振幅及び時間が同一の電圧パルスを2組連続して印加することも可能である。このように2組連続させた場合には、初期化過程の期間が長くなるが、取りこぼしなく確実に状態を遷移させることができる利点を有する。
なお、取りこぼしなく確実に状態を遷移させるためには、この他に、書き込み電圧パルスを2回連続させたり、消去電圧パルスを2回連続させたりすることも考えられる。
即ち、本発明において、異なる極性の電圧パルスを交互に印加する際の、各極性の電圧パルスの回数は1回ずつに限定されず、途中の任意の箇所を複数回とすることが可能である。
即ち、本発明において、異なる極性の電圧パルスを交互に印加する際の、各極性の電圧パルスの回数は1回ずつに限定されず、途中の任意の箇所を複数回とすることが可能である。
図6〜図8では、1組の書き込み電圧パルスと消去電圧パルスのパルス幅が同一になっているが、例えば、同じ組内で消去電圧パルスを書き込み電圧パルスよりも短くすることも可能である。電圧パルスの振幅についても、同様に異ならせることが可能である。
本発明において、可変抵抗素子は、図1に示した可変抵抗素子5の構成に限定されるものではなく、その他の構成も可能である。
例えば、(1)図1とは積層順序を逆にして、絶縁体膜の上に導体膜を積層した構成、(2)導体膜が電極を兼ねる構成、(3)導体膜を設ける代わりに、導体膜に用いられる金属元素を絶縁体膜に含有させた構成等が考えられる。
また、可変抵抗素子としては、イオン化しやすい金属元素と絶縁体膜とを有する可変抵抗素子以外にも、様々な構成がある。
その他の構成の可変抵抗素子であっても、図1の可変抵抗素子5と同様に、印加する電圧パルスの幅により印加後の抵抗値が変化する周波数特性を有し、初回の書き込みをパルス幅の短い電圧パルスによって行うことが困難である可変抵抗素子であれば、本発明を適用することが可能である。
その他の構成の可変抵抗素子であっても、図1の可変抵抗素子5と同様に、印加する電圧パルスの幅により印加後の抵抗値が変化する周波数特性を有し、初回の書き込みをパルス幅の短い電圧パルスによって行うことが困難である可変抵抗素子であれば、本発明を適用することが可能である。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
1,2 電極、3 導体膜、4 絶縁体膜、5 可変抵抗素子
Claims (5)
- 2つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、
前記可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、
前記メモリセルに初めて情報を記録する前に、初期化を行う方法であって、
前記可変抵抗素子に、振幅と時間との積が大きい電圧パルスから、徐々に振幅と時間との積が小さくなるようにして、前記異なる極性の電圧パルスを交互に印加する
ことを特徴とする記憶装置の初期化方法。 - 電圧パルスの振幅を固定して、時間が長い電圧パルスから、徐々に時間が短くなるようにして、電圧パルスを印加することを特徴とする請求項1に記載の記憶装置の初期化方法。
- 電圧パルスの時間を固定して、振幅が大きい電圧パルスから、徐々に振幅が小さくなるようにして、電圧パルスを印加することを特徴とする請求項1に記載の記憶装置の初期化方法。
- 前記可変抵抗素子が、前記2つの電極の間に、絶縁体から成る記憶層を有し、前記記憶層に接する層内に、或いは、前記記憶層内に、イオン化が容易な金属元素が含有されている構成であることを特徴とする請求項1に記載の記憶装置の初期化方法。
- 前記金属元素が、Cu,Ag,Znから選ばれる1つ以上の元素であることを特徴とする請求項4に記載の記憶装置の初期化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182364A JP4701862B2 (ja) | 2005-06-22 | 2005-06-22 | 記憶装置の初期化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182364A JP4701862B2 (ja) | 2005-06-22 | 2005-06-22 | 記憶装置の初期化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007004873A JP2007004873A (ja) | 2007-01-11 |
JP4701862B2 true JP4701862B2 (ja) | 2011-06-15 |
Family
ID=37690343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005182364A Expired - Fee Related JP4701862B2 (ja) | 2005-06-22 | 2005-06-22 | 記憶装置の初期化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4701862B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4816088B2 (ja) * | 2006-01-11 | 2011-11-16 | ソニー株式会社 | 記憶装置の初期化方法 |
WO2008153124A1 (ja) * | 2007-06-15 | 2008-12-18 | Nec Corporation | 半導体装置及びその駆動方法 |
US8125818B2 (en) | 2008-02-25 | 2012-02-28 | Panasonic Corporation | Method of programming variable resistance element and variable resistance memory device using the same |
WO2009145308A1 (ja) * | 2008-05-30 | 2009-12-03 | 日本電気株式会社 | 半導体装置、素子再生回路および素子再生方法 |
WO2010038442A1 (ja) * | 2008-09-30 | 2010-04-08 | パナソニック株式会社 | 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置 |
CN102301425B (zh) | 2010-02-02 | 2013-10-30 | 松下电器产业株式会社 | 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置 |
CN102804278B (zh) * | 2010-03-30 | 2014-10-01 | 松下电器产业株式会社 | 电阻变化型非易失性存储元件的塑造方法及电阻变化型非易失性存储装置 |
US8385102B2 (en) * | 2010-05-11 | 2013-02-26 | Sandisk 3D Llc | Alternating bipolar forming voltage for resistivity-switching elements |
JP4972238B2 (ja) * | 2010-09-28 | 2012-07-11 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子のフォーミング方法 |
JP5404683B2 (ja) | 2011-03-23 | 2014-02-05 | 株式会社東芝 | 抵抗変化メモリ |
US8958233B2 (en) | 2011-10-18 | 2015-02-17 | Micron Technology, Inc. | Stabilization of resistive memory |
CN103890851B (zh) | 2011-10-28 | 2016-10-26 | 国际商业机器公司 | 调节相变存储器单元 |
TWI488347B (zh) * | 2014-04-08 | 2015-06-11 | Winbond Electronics Corp | 記憶體元件的形成方法 |
US9524776B2 (en) | 2015-04-28 | 2016-12-20 | Panasonic Intellectual Property Management Co., Ltd. | Forming method for variable-resistance nonvolatile memory element |
CN111145811B (zh) * | 2019-12-31 | 2021-11-09 | 清华大学 | 阻变存储阵列及其操作方法、阻变存储器电路 |
CN111091858B (zh) * | 2019-12-31 | 2021-11-09 | 清华大学 | 阻变存储阵列的操作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09245485A (ja) * | 1996-03-06 | 1997-09-19 | Hitachi Ltd | 強誘電体記憶装置 |
JPH10241374A (ja) * | 1997-02-24 | 1998-09-11 | Hitachi Ltd | 半導体記憶装置と誘電体膜回復方法 |
JP2002093151A (ja) * | 2000-09-08 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
WO2004084229A1 (en) * | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Programmable resistance memory device |
-
2005
- 2005-06-22 JP JP2005182364A patent/JP4701862B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09245485A (ja) * | 1996-03-06 | 1997-09-19 | Hitachi Ltd | 強誘電体記憶装置 |
JPH10241374A (ja) * | 1997-02-24 | 1998-09-11 | Hitachi Ltd | 半導体記憶装置と誘電体膜回復方法 |
JP2002093151A (ja) * | 2000-09-08 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
WO2004084229A1 (en) * | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Programmable resistance memory device |
Also Published As
Publication number | Publication date |
---|---|
JP2007004873A (ja) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4701862B2 (ja) | 記憶装置の初期化方法 | |
JP4742696B2 (ja) | 記憶装置 | |
JP5250726B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
JP5012312B2 (ja) | 記憶装置の駆動方法 | |
US8345465B2 (en) | Driving method of variable resistance element, initialization method of variable resistance element, and nonvolatile storage device | |
JP4475098B2 (ja) | 記憶素子及びその駆動方法 | |
JP5209151B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法 | |
JP4696715B2 (ja) | 記憶装置及び記憶装置の駆動方法 | |
CN102301425B (zh) | 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置 | |
JP5400253B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
TW201503127A (zh) | 感測電阻式切換記憶體裝置中之資料 | |
US7583525B2 (en) | Method of driving storage device | |
JP6425137B2 (ja) | データ記録方法および不揮発性記憶装置 | |
JP2014211937A (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
JP4816088B2 (ja) | 記憶装置の初期化方法 | |
JP4742824B2 (ja) | 記憶装置の初期化方法 | |
JP5312782B2 (ja) | ナノギャップスイッチング素子の駆動方法及びナノギャップスイッチング素子を備える記憶装置 | |
JP2006032867A (ja) | 記憶素子及びその駆動方法 | |
JP2009104715A (ja) | 可変抵抗素子の駆動方法および駆動装置 | |
JP2006179560A (ja) | 記憶素子の再生方法およびメモリ回路 | |
JP2008010035A (ja) | 記憶装置 | |
JP2008112945A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |