CN103890851B - 调节相变存储器单元 - Google Patents

调节相变存储器单元 Download PDF

Info

Publication number
CN103890851B
CN103890851B CN201280052438.3A CN201280052438A CN103890851B CN 103890851 B CN103890851 B CN 103890851B CN 201280052438 A CN201280052438 A CN 201280052438A CN 103890851 B CN103890851 B CN 103890851B
Authority
CN
China
Prior art keywords
pulse
pcm cell
feature
regulation
predefined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280052438.3A
Other languages
English (en)
Other versions
CN103890851A (zh
Inventor
N·帕潘德雷奥
C·波齐迪斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103890851A publication Critical patent/CN103890851A/zh
Application granted granted Critical
Publication of CN103890851B publication Critical patent/CN103890851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

建议了一种用于调节至少一个相变存储器PCM单元的方法。该PCM单元的特征在于多个预定义的特征或特质。针对预调节，向PCM施加至少一个调节脉冲，使得该多个预定义特征中的至少一个选定特征被改变至期望值。

Description

调节相变存储器单元
技术领域
本发明涉及用于调节具有多个预定义特征的至少一个相变存储器(PCM)单元的方法和设备。
背景技术
相变存储器(PCM)是非易失性固态存储器技术，其利用不同导电率的某些状态之间特定硫属化合物的可逆、热辅助切换。
PCM主要归因于其突出的特点(包括低延迟、高稳定性、长持久性和高可缩放性)，成为有前途的、先进的新兴非易失性存储器技术。PCM可视为针对闪速替换、嵌入式/混合式存储器和储存类存储器的主要候选。对于PCM技术竞争力的关键要求可以是多层级单元功能性(尤其对于每位(bit)的低成本而言)，以及高速读取/写入操作(尤其对于高带宽而言)。多层级功能性(即，针对每个PCM单元的多个位)可以是增大容量以及由此降低成本的方式。
多层级PCM是以存储最低(SET)电阻值和最高(RESET)电阻值之间的多个电阻水平为基础的。多个电阻水平或水平对应于PCM单元的部分非结晶的和部分结晶的相位分布。相位变换(即，存储器编程)可以通过焦耳加热来启用。就此而言，焦耳加热可受控于编程电流或电压脉冲。在PCM单元中存储多个电阻水平是挑战性的任务。
例如，图1示出了用于对PCM单元进行编程的RESET脉冲和SET脉冲的图示。图1图示的x轴示出了时间t，并且y轴示出了温度T和电流I。RESET脉冲短于SET脉冲，但是其具有较高的电流幅度。此外，RESET脉冲超过融化温度T_melt。相反，SET脉冲落入融化温度T_melt和玻璃化温度T_glass之间。
此外，可能要注意的是，理想的非易失性存储器技术拥有多个特征或特点，这些特征或特点使得其能够在多个不同应用中、跨差异巨大的工作负荷进行使用。这种特征包括高编程速度、低编程功率、每位的低成本、可靠性，就所存储信息随时间和/或温度的稳定性方面而言，针对低误差率的较大噪声裕度(margin)和高循环持久性。对于单元编程特征的持久性影响在参考文献[1]到[4]中进行报道。
关于高编程速度，快速读取和写入对于传统上主要由DRAM服务的高性能主存储器应用而言是关键的。关于低编程功率，该方式是最小化每个存储位的能量。这可能对于嵌入式应用和缩放至将来技术节点而言是关键的。关于每个位的低成本，这可能至少部分由多层级单元(MLC)储存器实现。
传统的非易失性存储器技术仅具有上述特点的子集，该子集使得这些技术不适合于通用存储器。具体地，闪存受到非常长的写入/擦除延迟和低持久性的困扰，这可能使其不能用作主存储器乃至混合存储器，例如，与作为高速缓存的DRAM一起，或者充当DRAM的高速缓存。PCM继而针对写入表现出每个位的相对高的能量，并且可能具有可靠性问题，这主要是由于短期电阻漂移引起的。
另一方面，电阻式RAM(尤其是基于离子的)无论是持久性方面还是单元状态退化方面可能受困于低可靠性。
典型地，可以以另一期待特征的退化为代价，实现上述期待特征中一个或多个的改进。传统的折衷(trade-off)是增大低电阻状态(SET)和高电阻状态(RESET)之间的电阻裕度(R-裕度)，这以较高的编程功率(其典型的有害于单元持久性)为代价支持MLC存储。
因此，本发明的一个方面在于定制PCM单元的特征。
发明内容
根据本发明第一方面的实施方式，提供了一种用于调节至少一个相变存储器(PCM)单元的方法。该PCM单元的特征在于多个预定义特征、特质、特点或属性。为了调节或预调节，向PCM单元施加至少一个调节脉冲，使得多个预定义特征的至少一个选定特征改变至期望值。
根据某些实现，可以定制PCM单元的特征(尤其是PCM单元的编程特征)以适合于不同的应用乃至多个应用。具体地，也可以提供PCM单元性能的同时增强，以及MLC能力的增强和编程功率的降低。由此，可以提供通用存储器，其可以根据选择的应用进行调整或定制。
根据某些实现，可以根据目标应用或选择的应用、实现期待的特征或属性之间的若干有利折衷，尤其是通过改变调节脉冲的参数实现。由此，PCM单元可以接近类DRAM行为，包括快速读取/写入和高可靠性。此外，通过施加不同的调节脉冲，PCM单元可以接近类储存器行为，尤其是归因于较高MLC能力的每位低开销。这是可以实现的，因为对单元特征的影响可依赖于所施加调节脉冲的能量。
根据某些实现，可以提供带有单元循环的PCM单的SET电阻(R-SET)的降低和编程(电阻与电压，或R-V)曲线的快速扩展。具体地，在适当电流处的短持续时间DC调节脉冲可以模仿此效果。此外，预调节的PCM单元的单元持续时间可以不受损害。
如前所述，若干有利的折衷都是可行的，尤其就定制的或通用的存储器特征方面。例如，可以提供针对给定编程延迟和功率的较高R-裕度。较高的R-裕度继而可以支持更多层级或更高噪音裕度的储存与更好漂移容忍之间的折衷。
根据另一示例，可以针对固定R-裕度和固定编程功率提供短程序延迟。此处，高性能存储器应用可以是可行的。
根据另一示例，可以针对固定R-裕度和固定程序延迟提供较低编程功率。由此，可以提供每位低能量和高持续时间，这使得PCM单元可以用于技术扩展。
根据另一示例，R窗口可以在相同的R-裕度和编程功率处向下位移。对于快速传感存储器应用而言，这可能是期待的。此外，可以提供较低的漂移和较低的电阻。
根据某些实现，特征或属性的各种期待组合都是可行的，尤其是关于将存储器特征针对多种不同应用进行定制而言，或者接近可以在存储器储存等级体系中起各种作用的储存器类存储器而言。
在一个实施方式中，该方法包括：从多个预定义特征中选择待改变的至少一个特征，选择用于将选择的特征改变至期望值或以定义的方式改变的至少一个调节脉冲，以及向PCM单元施加至少一个调节脉冲，使得选择的特征被改变至期望的值或定义的方式。
该调节脉冲可以根据待改变的所选特征(以及，具体的是根据所选特征的期望值)进行选择。
在其他实施方式中，该方法包括：从针对PCM单元预定的行为集合中选择特定行为，依据选择的特定行为来选择至少一个调节脉冲，以及向PCM单元施加至少一个调节脉冲，使得该PCM单元获得选择的特定行为。此处，依据针对PCM单元选择的特定行为来选择或生成调节脉冲。
在另一实施方式中，该方法包括：从针对PCM单元的预定行为集合中选择特定行为，根据选择的特定行为，从多个预定义特征中选择待改变的至少一个特征，选择用于将选择的至少一个特征改变为期望值的至少一个调节脉冲，以及向PCM单元施加至少一个调节脉冲，使得选择的至少一个特征改变至期望值。
在另一实施方式中，多个预定义特征包括PCM单元的最低(SET)电阻值和最高(RESET)电阻值之间的某个电阻裕度，定义为将PCM单元带至确定(definite)低电阻状态所需编程脉冲的持续期间的特定编程速度，以及定义为将该单元带至确定高电阻状态所需编程脉冲功率的特定编程功率。
如上所述，通过利用某个持续时间的特定电流或电压脉冲偏置PCM单元来实现PCM单元的调节。调节脉冲的形状、持续时间和幅度可以取决于调节之后存储器的目标特征来进行调整。
在其他实施方式中，该方法包括：选择预定义特征中的两个并固定这两个特征，以及通过至少一个调节脉冲来改变非固定第三预定义特征。此处，两个特征是固定的，例如，电阻裕度和编程速度，而第三特征(此处例如是编程功率)以选择的特定方式改变。
在其他实施方式中，该方法包括：选择预定义特征中的一个并固定该特征，以及通过至少一个调节脉冲将另外两个预定义特征改变为期望值。此处，一个特征是固定的，例如电阻裕度，而另外两个特征(此处，例如编程功率和编程速度)以选择的特定方式改变。
在其他实施方式中，调节脉冲具有至少是用于编程PCM单元以具有最高(RESET)电阻值的RESET编程脉冲至少104倍(尤其是105倍)长的持续时间，其中RESET编程脉冲的持续时间短于100ns。
在其他实施方式中，调节脉冲由单个长脉冲实现，或者由一系列短脉冲实现，其中短脉冲的每一个是方形脉冲，即，具有非常短上升沿和下降沿的矩形脉冲。具体地，短脉冲具有与RESET脉冲类似的持续时间。例如，长脉冲具有等于RESET脉冲持续时间至少104倍的持续时间。
在其他实施方式中，在PCM单元用于针对PCM单元的多个应用中特定应用之前、向PCM单元施加一次调节脉冲。由此，PCM单元在其被制造出之后、在特定应用中使用之前被预调节。
具体地，PCM单元受控于连接至位线的第一端子和连接至字线的第二端子。调节脉冲可以是施加至字线以及由此施加至第二端子的调节脉冲。备选地，调节脉冲可以是施加至位线和第一端子的调节脉冲。备选地，PCM单元可以受控于单个端子，与二极管选择器器件中的典型情况相同。在此情况中，调节脉冲是施加至此单个端子的脉冲。
在其他实施方式中，根据针对PCM单元的多个应用中的选定应用来调整调节脉冲的持续时间、幅度和形状的至少一个。
例如，调节脉冲可以是定义的形状(例如，矩形、三角形或不规则四边形)的DC脉冲。
在其他实施方式中，该方法包括：选择PCM单元阵列的子集，以及向选择的子集的PCM单元施加至少一个调节脉冲，使得多个预定义特征的至少一个选定特征得以改变。
在其他实施方式中，该方法包括：标识阵列中针对其的预定义特征不具有期望值的那些PCM单元，以及向标识的PCM单元施加至少一个调节脉冲，使得标识的PCM单元的特征获得期望值。
第一方面的任何实施方式可以与第一方面的任何实施方式组合，以获得第一方面的另一实施方式。
根据第二方面的实施方式，本发明涉及一种包括程序代码的计算机程序，用于当在至少一个计算机上运行时、执行用于调节至少一个PCM单元的第一方面的方法。
根据第三方面的实施方式，提供了一种用于调节至少一个相变存储器(PCM)单元的设备。该PCM单元的特征在于多个预定义特征或特性。该设备包括预调节器，被配置用于向PCM单元施加至少一个调节脉冲，使得多个预定义特征的至少一个选择特征改变至期望值。
预调节器也可以称为偏置器。预调节器或偏置器可以是任何偏置装置。
各个装置，尤其是预调节器或偏置器，可以以硬件或软件实现。如果所述装置以硬件实现，则其可以实现为设备，例如，计算机或处理器或系统(例如，计算机系统)的一部分。如果所述装置以软件实现，则其可以实现为计算机程序产品，功能，例程，程序代码或可执行对象。
在下文中，参考附图来描述本发明的示例性实施方式。
附图说明
图1示出了用于对PCM单元进行编程的RESET脉冲和SET脉冲的图；
图2示出了用于调节PCM单元的方法步骤序列的第一实施方式；
图3-8示出了针对不同脉冲宽度的PCM单元的R-V曲线示例；
图9示出了用于调节PCM单元的方法步骤序列的第二实施方式；
图10示出了在调节PCM单元之前、PCM单元的R-V曲线的第一示例；
图11示出了在调节PCM单元之后、针对1.5V调节脉冲的R-V曲线的第一示例；
图12示出了在调节PCM单元之后、针对2.5V调节脉冲的R-V曲线的第一示例；
图13示出了在调节PCM单元之后、针对3.0V调节脉冲的R-V曲线的第一示例；
图14示出了示意电阻裕度、编程速度和编程功率的三角关系的示例图示；
图15示出了在调节PCM单元之前、PCM单元的R-V曲线的第二示例；
图16示出了在调节PCM单元之后、针对1.5V调节脉冲的R-V曲线的第二示例；
图17示出了在调节PCM单元之后、针对2.5V调节脉冲的R-V曲线的第二示例；
图18示出了在调节PCM单元之后、针对3.0V调节脉冲的R-V曲线的第二示例；
图19示出了在调节PCM单元之前、PCM单元R-V曲线的第三示例；
图20示出了在调节PCM单元之后、针对1.5V调节脉冲的R-V曲线的第三示例；
图21示出了在调节PCM单元之后、针对2.5V调节脉冲的R-V曲线的第三示例；
图22示出了在调节PCM单元之后、针对3.0V调节脉冲的R-V曲线的第三示例；
图23示出了在调节PCM单元之前、PCM单元的R-V曲线的第四示例；
图24示出了在调节PCM单元之后、针对1.5V调节脉冲的R-V曲线的第四示例；
图25示出了在调节PCM单元之后、针对2.5V调节脉冲的R-V曲线的第四示例；
图26示出了在调节PCM单元之后、针对3.0V调节脉冲的R-V曲线的第四示例；
图27示出了用于调节PCM单元的设备实施方式的框图；以及
图28示出了适用于执行用以调节PCM单元的方法的系统实施方式的示意框图。
在附图中，如无相反指示，类似的元素或功能类似的元素已经分配了相同的附图标记。
具体实施方式
在图2中，描述了用于调节PCM单元的方法步骤序列的第一实施方式。
在步骤201中，提供PCM单元，其具有多个预定义特征，例如，用于编程PCM单元的某个编程功率和某个编程速度，以及某个R-裕度。具体地，提供PCM单元作为PCM单元阵列的一部分。具体地，PCM单元是多层级PCM单元，其被配置用于存储位于最低(SET)和最高(RESET)电阻值之间的多个电阻水平。
相应的PCM单元可受控于连接至位线的第一端子和连接至字线的第二端子。备选地，可以采用具有控制PCM单元的一个端子的选择设备，如同二极管的情况那样。
在步骤202中，向PCM单元施加至少一个调节脉冲，使得该多个预定义特征的至少一个选定特征改变为期望值。
具体地，所述步骤202可以包括从该多个预定义特征中选择待改变的至少一个特征，选择用于以预定方式改变选定特征的至少一个调节脉冲，以及通过选定的至少一个调节脉冲偏置该PCM单元，使得选定的特征以定义的方式改变。
例如，该调节脉冲具有这样的持续时间，该持续时间是用于对PCM单元进行编程以具有RESET电阻值的编程脉冲的至少104倍长。
具体地，在针对PCM单元的多个应用中的某个应用中使用PCM单元之前，向PCM单元施加一次调节脉冲。因而，通用PCM单元借助于选定的调节脉冲而针对某个应用进行调整。所述调节脉冲可以是施加至字线(或位线)、以及由此施加至第二(或第一)端子的字线(或位线)脉冲。此外，所述步骤202可以包括选择PCM单元阵列的子集，以及通过至少一个调节脉冲来偏置选定子集的PCM单元，使得以特定方式改变该多个预定义特征的至少一个选定特征。PCM单元的子集可以以等同方式进行调整，以用于使用的等同应用。
典型单元的单元特征可能对于多层级存储而言不够理想，这是由于其较小的RESET/SET对比以及较高的SET电阻。由此，需要增大RESET/SET对比以及实现较低的SET电阻。这例如可以通过图2的方法实现，其中DC脉冲对R-V曲线的影响(其中IDC为160μA)在图3-图8的示例中示出。
就此而言，图3示出了在DC调节之前、PCM单元集合的多个平均R-V曲线。在图3中，曲线401,402,403和404分别利用脉冲宽度为100ns，200ns，500ns和1000ns的电压脉冲、通过将电压脉冲的幅度从0.2伏改变至4.0伏而生成。
此外，图4示出了在利用持续时间等于10ms、幅度等于160μA的DC电流脉冲进行调节之后、相同单元的平均R-V曲线。类似地，图5，6，7和8示出了在振幅等于160μA、持续时间分别等于100ms，1s，10s和100s的DC电流脉冲调节之后、相同单元的平均R-V曲线。
此外，在图4-图8中，图4-图8的曲线501，502，503和504分别利用脉冲宽度为100ns，200ns，500ns和1000ns的电压脉冲、将电压脉冲的幅度从0.2伏改变为4.0伏而生成。
对图4-图8进行比较示出了电阻裕度在DC脉冲持续期间、从图4向图8增大。由此，在图8中，示出了图4-图8中最高的电阻裕度。
在图9中，描绘了用于调节PCM单元的方法步骤序列的第二实施方式。在步骤901中，提供了参考图2示意性说明的、具有多个预定义特征的PCM单元。
在步骤902中，选择了针对PCM单元的多个应用的某个行为或应用。一个应用可以是混合式存储器应用，其中速度和持久性是关键，以及另一应用可以是储存应用，其中高MLC容量是关键。
在步骤903中，选择用于根据选定的应用、将PCM单元的预定义特征集合中选定的至少一个特征改变为期望值的至少一个调节脉冲。
此外，在步骤904中，向PCM单元施加至少一个调节脉冲，使得选定的至少一个特征改变为期望值。
而且，图9的方法可以包括选择针对PCM单元的多个应用的某个应用，选择预定义特征的两个特征，以及固定这两个特征，和通过至少一个调节脉冲改变非固定第三预定义特征使得PCM单元的编程行为变得更适合于选定应用这些步骤。例如，三个预定义特征可以包括确定的编程速度，确定的编程功率和确定的R-裕度。
图10-图13示出了在利用调节脉冲调节之前和之后的、PCM单元R-V曲线的第一示例。就此而言，图10示出了在调节之前、PCM单元的R-V曲线。图11示出了在调节PCM单元之后、针对1.5V调节脉冲的R-V曲线。
图12示出了在调节PCM单元之后、针对2.5V调节脉冲的R-V曲线。此外，图13示出了在调节PCM单元之后、针对3.0V调节脉冲的R-V曲线。
就此而言，在图10中，利用脉冲宽度为100ns的脉冲来生成曲线1001，利用脉冲宽度为200ns的脉冲来生成曲线1002，利用脉冲宽度为500ns的脉冲来生成曲线1003，以及利用脉冲宽度为1000ns的脉冲来生成曲线1004。此外，在图11-图13中，分别利用脉冲宽度为30ns，50ns，100ns，200ns和400ns的脉冲生成曲线1101,1102,1103,1104和1105。
图14示出了示意电阻裕度1401，编程速度1402和编程功率1403的“三角”关系(trade-off“triangle”)的示例性图示。例如，可以选择这些预定义特征(例如，电阻裕度1401和编程速度1402)中的两个，并将其固定。非固定的第三预定义特征(此处是编程功率1403)可以由至少一个调节脉冲改变。
针对这种方法的三个对应示例在图15-图18，图19-图22和图23-图26中进行描述。
在图15-图18的示例中，固定了编程速度和编程功率，而PCM单元的R-裕度由调节脉冲改变。
就此而言，在图15中，分别利用脉冲宽度为100ns，200ns，500ns和1000ns的脉冲来生成曲线1501,1502,1503和1504。此外，在图16-图18中，分别利用脉冲宽度为30ns，50ns，100ns，200ns和400ns的脉冲来生成曲线1601,1602,1603,1604和1605。
参考图15以及针对为100ns的脉冲宽度示例(参见曲线1501)，在调节PCM单元之前，R-裕度是对数电阻比例尺中的0.8，而R-裕度被定义为在固定编程电压处(在此情况中等于3.0伏)获取的电阻与最低电阻之间的差值。参考图16和曲线1603(也对应于100ns脉冲宽度)，在调节之后、针对为1.5V的调节脉冲，R-裕度增大至1.1。
R-裕度通过分别将调节脉冲增大至2.5V(参见图17)和3.0V(参见图18)而进一步增大至1.5和1.7。
参考图15-图18，R-裕度在相同的编程功率和编程速度下急剧增大。由此，PCM单元或者可以提供更多的级别，或者具有较高的噪音裕度以及由此容忍更多的漂移，并且具有较小的R-SET，导致较少的漂移和更快速的读出。具体地，较之于图15和图18，R-裕度改进了101.7-0.8＝7.94的因数。
在图19-图22的示例中，R-裕度和编程速度是固定的，而编程功率由调节脉冲改变。
就此而言，在图19中，分别利用宽度为100ns，200ns，500ns和1000ns的脉冲来生成曲线1901,1902,1903和1904。此外，在图20-图22中，分别利用脉冲宽度为30ns，50ns，100ns，200ns和400ns的脉冲来生成曲线2001,2002,2003,2004和2005。
对于R-裕度为0.8以及编程脉冲宽度为100ns的示例中，图19示出了对应于3.0V的编程功率，图20示出了对应于2.5V的编程功率，图21示出了对应于2.2V的编程功率，以及图22示出了对应于2.3V的编程功率。
概括图19-图22，编程功率在相同的编程速度和R-裕度处急剧增大。这导致了较低的能量/每位和较高的持久性。而且，R-裕度向低电阻的漂移导致了高速读取和较少的漂移。
在图23-图26的示例中，R-裕度和编程功率是固定的，而PCM单元的编程速度由调节脉冲进行改变。
就此而言，在图23中，分别利用脉冲宽度为100ns，200ns，500ns和1000ns的脉冲来生成曲线2301,2302,2303和2304。此外，在图24-图26中，分别利用脉冲宽度为30ns，50ns，100ns，200ns和400ns的脉冲来生成曲线2401,2402,2403,2404和2405。
对于编程功率对应于3.0V和R-裕度为1.2的示例，图23示出了宽度为200ns的所需编程脉冲(参见曲线2302)，图24示出了宽度为100ns的所需编程脉冲(参见曲线2403)，图25示出了宽度小于100ns的所需编程脉冲(参见曲线2403)和图26也示出了宽度小于100ns的所需编程脉冲(参见曲线2403)。
由此，单元调节可能导致相同R-裕度和编程功率处、编程延迟的急剧减小。因此，高性能应用(具体地，存储器应用)可以是可能的。
图27示出了用于调节PCM单元的设备10的实施方式的框图。设备10包括提供器11和预调节器12。提供器11被配置用于提供或制造具有多个预定义特征的PCM单元。具体地，提供器提供多个PCM单元的阵列。
预调节器12被配置用于利用至少一个调节脉冲来偏置PCM单元，使得多个预定义特征的至少一个选定特征得到改变。预调节器12可以被调整以偏置PCM单元阵列选定子集的PCM单元。
计算机化的设备可以针对实现此处描述的本发明实施方式进行适当设计。在该方面，可以理解，此处描述的方法主要是非交互式且自动化的。在示例性实施方式中，此处描述的方法可以以交互式、部分交互式或非交互式系统实现。此处描述的方法可以实现在软件(例如，固件)、硬件或其组合中。在示例性实施方式中，此处描述的方法实现在软件中，作为可执行程序，后者由适当的数字处理设备执行。在其他示例性实施方式中，图2或图9的上述方法的至少一个步骤或所有步骤可以以软件实现，作为可执行程序，后者由适当的数字处理设备执行。更一般而言，本发明的实施方式可以实现，其中使用通用数字计算机，诸如个人计算机，工作台等。
例如，图28中描述的系统800示意性地代表计算机化的单元801，例如，通用计算机。例如，系统800可以实现图27所示的设备10。在示例性实施方式中，在如图28所示的硬件架构方面，单元801包括处理器805，耦合至存储器控制器815的存储器810，和经由本地输入/输出控制器835可通信耦合的一个或多个输入和/或输出(I/O)设备840,845,850,855(或外设)。输入/输出控制器835可以是但不限于本领域已知的一个或多个总线，或其他有线或无线连接。输入/输出控制器835可以具有附加的元素(省略以简化)，诸如控制器，缓冲器(高速缓存)，驱动器，中继器和接收器，以支持通信。此外，本地接口可以包括地址、控制和/或数据连接，以支持在前述部件之间的适当通信。
处理器805是用于执行软件(尤其是存储在存储器810中的软件)的硬件设备。处理器805可以是任何定制或商业可购买的处理器，中央处理单元(CPU)，与计算机801关联的若干处理器中的辅助处理器，基于半导体的微处理器(采用微芯片或芯片集的形式)，或者更通用的用于执行软件指令的任何设备。
存储器810可以包括易失性存储器元件(例如，随机访问存储器)和非易失性存储器元件的任一或其组合。而且，存储器810可以并入电的、磁的、光的和/或其他类型存储介质。注意，存储器810可以具有分布式架构，而各种部件彼此远离，但是可以由处理器805访问。
存储器810中的软件可以包括一个或多个单独的程序，每个程序包括用于实现逻辑功能的可执行指令有序列表。在图28的示例中，存储器810中的软件包括此处根据示例性实施方式描述的方法和适当的操作系统(OS)811。OS811实质上控制其他计算机程序的执行，诸如此处描述的方法(例如，图2或图9)，以及提供调度、输入-输出控制、文件和数据管理、存储器管理和通信控制及相关服务。
此处描述的方法可以采用源程序、可执行程序(目标代码)、脚本或包括待执行指令集的任何其他实体的形式。当采用源程序形式时，程序需要经由编译器、汇编器、解释器等(本身是已知的)进行转译，其可以包括在也可以不包括在存储器810中，以便结合OS811进行适当操作。此外，这些方法可以编写为面向对象的编程语言，其具有数据和方法的类，或者过程编程语言，其具有例程、子例程和/或功能。
可能的是，传统键盘850和鼠标855可以耦合至输入/输出控制器835。其他I/O设备840-855可以包括传感器(尤其在网络元件的情况下)，即，以在物理状况(例如温度或压力(待监测的物理数据))改变时、产生可测量响应的硬件设备。典型地，传感器产生的模拟信号由模数转换器数字化，并且发送至控制器835以做进一步处理。传感器节点理想情况下是小型、低能耗的，并且是自动且无需干预地操作。
此外，I/O设备840-855可以进一步包括传达输入和输出二者的设备。系统800可以进一步包括耦合至显示器830的显示器控制器825。在示例性实施方式中，系统800可以进一步包括用于耦合至网络865的网络接口或收发器860。
网络865在单元801和外部系统之间传输和接收数据。网络865有可能以无线方式(例如，使用诸如IEEE802.15.4或类似的无线协议和技术)实现。网络865可以是固定无线网络，无线局域网(LAN)，无线广域网(WAN)，个人局域网(PAN)，虚拟私有网络(VPN)，内联网或其他适当网络系统，并且包括用于接收和发射信号的设备。
当单元801运转时，处理器805被配置用于执行存储在存储器810中的软件，与存储器810传送数据，以及一般情况下依照该软件来控制计算机801的操作。此处描述的方法和OS811整体或部分由处理器805读取，典型地缓冲在处理器805内，并继而执行。当此处描述的方法(例如，参考图2或图9)以软件实现时，该方法可以存储在任何计算机可读介质(诸如，储存器820)上，供任何计算机相关系统或方法使用或与之结合。
所属技术领域的技术人员知道，本发明的各个方面可以实现为系统、方法或计算机程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、驻留软件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。此外，在一些实施例中，本发明的各个方面还可以实现为在一个或多个计算机可读介质中的计算机程序产品的形式，该计算机可读介质中包含计算机可读的程序代码。可以采用一个或多个计算机可读介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括——但不限于——电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括——但不限于——无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如”C”语言或类似的程序设计语言。程序代码可以完全地在单元801上执行、部分地在单元801上执行、类似地部分地在一个单元801上并且部分地在另一单元801上执行。
下面将参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机程序指令实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些计算机程序指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。
也可以把计算机程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机或其它可编程装置上执行的指令能够提供实现流程图和/或框图中的方框中规定的功能/操作的过程。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
更一般而言，尽管已经参照特定实施例描述了本发明，但本领域技术人员将理解可以进行各种变化以及替换各种等效物而不背离本发明的范围。此外，可以进行许多修改以将特定情形适配到本发明的教导而不背离其范围。因此，本发明并不旨在局限于所公开的特定实施例，而是本发明将包括落入所附权利要求范围内的所有实施例。
参考文献
[1]“Evolution of phase change memory characteristics with operatingcycles:Electrical characterization and physical modeling”,J.Sarkar和B.Gleixner,Apl.Phys.Lett.,91,233506(2007).
[2]“Set of electrical characteristics parameters suitable forreliability analysis of multimegabit phase change memory arrays”,A.Chimenton等人,NVSMW2008,pp.49-51.
[3]“SET switching effects on PCM endurance”,V.Della Marca等人,ESSDERC2010,pp.321-324.
[4]“Empirical investigation of SET seasoning effects in phase changememory arrays”,C.Zambelli等人,Solid State Electronics,Vol.58,Iss.1,pp.23-27,2011年4月。

Claims (12)

1.一种用于调节具有多个预定义特征(1401,1402,1403)的至少一个相变存储器PCM单元的方法，所述方法包括：
从所述多个预定义特征选择待改变的至少一个特征，其中所述多个预定义特征(1401,1402,1403)包括所述PCM单元的最低SET电阻值和最高RESET电阻值之间的某个电阻裕度(1401)、被定义为将所述PCM单元带至确定低电阻状态所需的编程脉冲的持续期间的特定编程速度(1403)以及被定义为将所述单元带至确定高电阻状态所需的编程脉冲功率的特定编程功率；
选择用于将选择的所述至少一个特征改变至期望值的至少一个调节脉冲，其中所述调节脉冲具有至少是用于将所述PCM单元编程为具有最高RESET电阻值的RESET编程脉冲至少104倍长的持续时间，其中所述RESET编程脉冲具有短于100ns的持续时间，以及，
向所述PCM单元施加(202,904)至少一个调节脉冲，使得选择的所述至少一个特征被改变至期望值。
2.如权利要求1所述的方法，还包括：
从针对所述PCM单元的预定行为集合选择特定行为，
根据选择的所述特定行为来选择至少一个调节脉冲，以及
向所述PCM单元施加至少一个调节脉冲，使得所述PCM单元获得选择的所述特定行为。
3.如权利要求1所述的方法，进一步包括：从针对所述PCM单元的预定行为集合选择(901)特定行为，
其中，从所述多个预定义特征选择待改变的至少一个特征包括根据选择的所述特定行为，从所述多个预定义特征选择(902)待改变的至少一个特征。
4.如权利要求1所述的方法，包括：
选择所述预定义特征中的两个预定义特征并固定这两个特征，以及
通过所述至少一个调节脉冲来改变非固定的第三预定义特征。
5.如权利要求1所述的方法，包括：
选择所述预定义特征中的一个预定义特征并固定该特征，以及
通过所述至少一个调节脉冲将另外两个预定义特征改变至期望值。
6.如权利要求1-5中任一所述的方法，
其中所述调节脉冲由单个长脉冲实现，或者由一系列短脉冲实现，其中所述短脉冲中的每一个是方形脉冲。
7.如权利要求1-5中任一所述的方法，
其中在所述PCM单元在针对所述PCM单元的多个应用中的特定应用中使用之前，向所述PCM单元施加一次所述调节脉冲。
8.如权利要求1-5中任一所述的方法，
其中所述PCM单元可受控于连接至位线的第一端子和连接至字线的第二端子，其中所述调节脉冲是施加至所述字线和所述第二端子的脉冲，或者所述调节脉冲是施加至所述位线和所述第一端子的脉冲。
9.如权利要求1-5中任一所述的方法，
其中根据所述PCM单元所述至少一个选择的特征的所述期望值来调整所述调节脉冲的持续时间、幅度和形状的至少一个。
10.如权利要求1-5中任一所述的方法，包括：
选择PCM单元阵列的子集，以及
向选择的所述子集的所述PCM单元施加至少一个调节脉冲，使得所述多个预定义特征的至少一个选择的特征被改变。
11.如权利要求10所述的方法，包括：
标识所述阵列中针对其的所述预定义特征不具有所述期望值的那些PCM单元；以及
向标识的所述PCM单元施加至少一个调节脉冲，使得标识的所述PCM单元的所述特征获得所述期望值。
12.一种用于调节具有多个预定义特征(1401,1402,1403)的至少一个相变存储器PCM单元的设备(10)，所述设备(10)包括：
从所述多个预定义特征选择待改变的至少一个特征的模块，其中所述多个预定义特征(1401,1402,1403)包括所述PCM单元的最低SET电阻值和最高RESET电阻值之间的某个电阻裕度(1401)、被定义为将所述PCM单元带至确定低电阻状态所需的编程脉冲的持续期间的特定编程速度(1403)以及被定义为将所述单元带至确定高电阻状态所需的编程脉冲功率的特定编程功率；
选择用于将选择的所述至少一个特征改变至期望值的至少一个调节脉冲的模块，其中所述调节脉冲具有至少是用于将所述PCM单元编程为具有最高RESET电阻值的RESET编程脉冲至少104倍长的持续时间，其中所述RESET编程脉冲具有短于100ns的持续时间，以及
预调节器(12)，用于向所述PCM单元施加至少一个调节脉冲，使得选择的所述至少一个特征被改变至期望值。
CN201280052438.3A 2011-10-28 2012-10-10 调节相变存储器单元 Active CN103890851B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11187118.2 2011-10-28
EP11187118 2011-10-28
PCT/IB2012/055466 WO2013061191A1 (en) 2011-10-28 2012-10-10 Conditioning phase change memory cells

Publications (2)

Publication Number Publication Date
CN103890851A CN103890851A (zh) 2014-06-25
CN103890851B true CN103890851B (zh) 2016-10-26

Family

ID=47221495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280052438.3A Active CN103890851B (zh) 2011-10-28 2012-10-10 调节相变存储器单元

Country Status (3)

Country Link
US (1) US9558817B2 (zh)
CN (1) CN103890851B (zh)
WO (1) WO2013061191A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013061191A1 (en) 2011-10-28 2013-05-02 International Business Machines Corporation Conditioning phase change memory cells
WO2021111155A1 (en) * 2019-12-03 2021-06-10 Micron Technology, Inc. Systems and methods for stabilizing cell threshold voltage

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664953A (zh) * 2004-02-04 2005-09-07 三星电子株式会社 相变存储器件和写相变存储器件的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3598008B2 (ja) * 1998-12-25 2004-12-08 富士通株式会社 半導体装置
JP4701862B2 (ja) * 2005-06-22 2011-06-15 ソニー株式会社 記憶装置の初期化方法
US7679950B2 (en) * 2005-08-24 2010-03-16 Infineon Technologies Ag Integrated circuit having a switch
US7916524B2 (en) * 2007-06-26 2011-03-29 Qimonda Ag Program method with locally optimized write parameters
US7646625B2 (en) * 2007-06-29 2010-01-12 Qimonda Ag Conditioning operations for memory cells
CN101770807B (zh) * 2009-12-29 2013-03-27 中国科学院上海微系统与信息技术研究所 相变存储器的写优化电路及其写优化方法
TW201135731A (en) * 2010-02-18 2011-10-16 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
US8861259B2 (en) * 2010-10-29 2014-10-14 Rambus Inc. Resistance change memory cell circuits and methods
WO2013061191A1 (en) 2011-10-28 2013-05-02 International Business Machines Corporation Conditioning phase change memory cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664953A (zh) * 2004-02-04 2005-09-07 三星电子株式会社 相变存储器件和写相变存储器件的方法

Also Published As

Publication number Publication date
US9558817B2 (en) 2017-01-31
WO2013061191A1 (en) 2013-05-02
US20130107619A1 (en) 2013-05-02
CN103890851A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN105843553A (zh) 包括能够进行重写操作的存储装置的存储系统的操作方法
CN105280221B (zh) 电阻型存储器装置及其操作方法
US9190171B2 (en) Method and apparatus for read measurement of a plurality of resistive memory cells
US20190108119A1 (en) Non-volatile memory with adaptive wear leveling
CN103137191B (zh) 用于对相变存储器单元编程的方法和装置
US10395734B2 (en) Method and apparatus for determining a cell state of a resistive memory cell
US9953706B2 (en) Method and apparatus for faster determination of cell state of a resistive memory cell using a parallel resistor
US11847591B2 (en) Short-term load forecasting
CN105244055A (zh) 电阻型存储器装置和电阻型存储器装置的操作方法
US10037803B2 (en) Apparatus and method for programming a multi-level phase change memory (PCM) cell based on an actual resistance value and a reference resistance value
JP7179850B2 (ja) 畳み込みニューラル・ネットワークの完全なカーネルを近似するためのスパース・カーネルの融合
US20190303002A1 (en) Optimization of Memory Systems based on Performance Goals
Ruan et al. Patrolling in a stochastic environment
Leibowicz The cost of policy uncertainty in electric sector capacity planning: Implications for instrument choice
CN103890851B (zh) 调节相变存储器单元
US20140211541A1 (en) Read measurement of a plurality of resistive memory cells
Rogers et al. Special issue on 3D printing: Opportunities and applications for supply chain management
Müller et al. Anticipation-induced social tipping: can the environment be stabilised by social dynamics?
KR102458380B1 (ko) 신재생 발전소의 에너지 저장 장치를 제어하는 방법 및 서버
CN104599705B (zh) 存储器件
Anvari-Moghaddam et al. Feasibility study of a novel methodology for solar radiation prediction on an hourly time scale: A case study in Plymouth, United Kingdom
US10783970B2 (en) Consolidation of copy-back and write in PRAM blocks
KR20120072756A (ko) 불휘발성 메모리 장치 및 그 프로그램 방법
US20160163384A1 (en) Page programming sequences and assignment schemes for a memory device
KR102144536B1 (ko) 리키지 전류를 감소시키는 상변화 메모리 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant