CN101770807B - 相变存储器的写优化电路及其写优化方法 - Google Patents

相变存储器的写优化电路及其写优化方法 Download PDF

Info

Publication number
CN101770807B
CN101770807B CN 200910247484 CN200910247484A CN101770807B CN 101770807 B CN101770807 B CN 101770807B CN 200910247484 CN200910247484 CN 200910247484 CN 200910247484 A CN200910247484 A CN 200910247484A CN 101770807 B CN101770807 B CN 101770807B
Authority
CN
China
Prior art keywords
circuit
write
control circuit
current source
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910247484
Other languages
English (en)
Other versions
CN101770807A (zh
Inventor
陈后鹏
蔡道林
陈小刚
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN 200910247484 priority Critical patent/CN101770807B/zh
Publication of CN101770807A publication Critical patent/CN101770807A/zh
Application granted granted Critical
Publication of CN101770807B publication Critical patent/CN101770807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示了一种相变存储器的写优化电路及其写优化方法，写优化电路包括写优化控制电路、脉冲控制电路、可变电流源电路、数据读出电路、修调电路、振荡器电路、相变存储器电路；在存储器上电初始化阶段，存储器的译码控制电路选择一个存储器块，对其中一个存储单元在脉冲控制电路和修调电路的控制下，控制可变电流源电路进行写Reset操作，操作结果由数据读出电路读出；数据读出电路的读出结果一方面控制写优化控制电路的状态，控制脉冲控制电路是否还要发写脉冲；另一方面控制修调电路是否要对电流源进行修调，修调后该存储器块的写Reset电流则固定下来。本发明通过可变电流源电路调节存储器的电流，优化写Reset电流，在很大程度上减小系统的功耗。

Description

相变存储器的写优化电路及其写优化方法
技术领域
本发明属于微电子技术领域，涉及一种相变存储器，尤其涉及一种相变存储器的写优化电路；另外，本发明还涉及上述写优化电路的写优化方法。
背景技术
相变存储器利用相变材料的晶态和非晶态的特性来存储数据。这种相变材料，如Ge-Sb-Tb(GST)，是硫系化物的半导体。相变存储器使用电流加热，使相变材料GST从非晶态转化为结晶态，也就是GST从高阻状态变为低阻状态，称之为：set；或者GST从结晶态转换为非结晶态，也就是GST从低阻状态变为高阻状态，称之为：reset。这种状态的变化就可以表示一个bit的数据，“0”或“1”。
当给相变材料GST充入一个高速、短时间的大电流脉冲时，相变材料GST就转化为高阻的非结晶态。这个高阻的非结晶状态认为是reset状态，对应数据“1”。
当给相变材料GST充入一个比reset电流小，脉冲宽度更宽的电流脉冲时，相变材料GST就转化为低阻的结晶态。这个低阻的结晶状态认为是set状态，对应数据“0”。
图1给出了PCRAM一个单元的等效电路图。相变存储器GST等效为一个可变电阻R。晶体管TR作开关用。我们称这种单元为：“1T1R”。字线WL连到晶体管TR的栅极，控制TR的开启和关闭。相变存储器GST的一端接晶体管TR的漏极，另一端接位线BL。在字线选通，TR开启后，驱动电流通过位线注入到相变存储器GST。使相变存储器发生相变。
每个PCRAM单元写“1”的电流都比较大，目前的水平是1mA～2mA。如果8个bit同时写，电流源提供的电流为8mA～16mA。如果是多个PCRAM存储器块同时写“1”操作，电流将非常大。
由于工艺水平的限制，一块Wafer上的PCRAM存储器单元之间有很大的差异，同时一块存储器不同位置的PCRAM单元之间也有一定的差异。这些差异大都反应在写“1”所需要的电流大小的不同。因此，优化写Reset电流，可以在很大程度上减小系统的功耗。
发明内容
本发明所要解决的技术问题是：提供一种相变存储器的写优化电路，可减小系统的功耗。
此外，本发明还提供上述写优化电路的写优化方法。
为解决上述技术问题，本发明采用如下技术方案：
11、一种相变存储器的写优化电路，所述写优化电路包括：写优化控制电路、脉冲控制电路、可变电流源电路、数据读出电路、修调电路、振荡器电路以及相变存储器电路；所述写优化控制电路与脉冲控制电路、修调电路连接，修调电路与脉冲控制电路、可变电流源电路连接，脉冲控制电路与振荡器电路、可变电流源电路连接，可变电流源电路与相变存储器电路连接，数据读出电路与相变存储器电路、修调电路连接；在存储器上电初始化阶段，存储器的译码控制电路选择一个存储器块，对其中一个存储单元在脉冲控制电路和修调电路的控制下，控制可变电流源电路进行写Reset操作，操作的结果由数据读出电路读出；数据读出电路的读出结果一方面控制写优化控制电路的状态，控制脉冲控制电路是否还要发写脉冲；另一方面是控制修调电路是否要对电流源进行修调，修调后该存储器块的写Reset电流则固定下来。
作为本发明的一种优选方案，所述可变电流源电路的电流由脉冲控制电路发出的脉冲、修调电路的输出控制；所述可变电流源电路的电流是逐次增加的。
作为本发明的一种优选方案，所述修调电路包括逻辑修调电路、电荷泵电路；所述修调电路的主要控制信号是数据读出电路的读出结果；所述逻辑修调电路由数据读出电路的输出结果和读出脉冲延迟共同控制电荷泵电路进行修调；如果相变存储器电路写Reset成功，数据读出电路发出一个高电平，控制电荷泵发出一个高压脉冲使修调电路发生修调。
作为本发明的一种优选方案，所述脉冲控制电路包括计数器电路和编码电路；所述修调电路发生修调后输出信号控制编码电路，编码电路的输出控制可变电流源电路。
作为本发明的一种优选方案，所述写优化控制电路控制所述计数器电路；在修调电路没有修调前，写优化控制电路使脉冲控制电路和振荡器电路工作，脉冲控制电路发出脉冲控制电流源电路；修调发生后，写优化控制电路发出的信号使脉冲控制电路和振荡器电路不再工作，系统的优化已经完成。作为本发明的一种优选方案，所述写优化控制电路包括开关S1、开关S2、反相器，开关S1与开关S2串联，反相器的输入端接入开关S1与开关S2之间。
12、上述写优化电路的写优化方法，所述方法包括如下步骤：在存储器上电初始化阶段，存储器的译码控制电路选择一个存储器块，对其中一个存储单元在脉冲控制电路和修调电路的控制下，控制可变电流源电路进行写Reset操作，操作的结果由数据读出电路读出；数据读出电路的读出结果一方面控制写优化控制电路的状态，控制脉冲控制电路是否还要发写脉冲；另一方面是控制修调电路是否要对电流源进行修调，修调后该存储器块的写Reset电流则固定下来。
作为本发明的一种优选方案，所述写优化控制电路包括开关S1、开关S2、反相器，开关S1与开关S2串联，反相器的输入端接入开关S1与开关S2之间；在相变存储器初次上电时，修调电路中的编码器输出高电平S控制写优化控制电路；开关S1打开，开关S2闭合；反相器的输出Reset为高电平，使脉冲控制电路和振荡器电路开始工作；修调电路的输出Ki全部是低电平“0”，其中i为1至n的整数，n为修调电路的输出信号数量；所述脉冲控制电路包括计数器电路和编码电路；计数器电路发出的第一个脉冲和修调电路的第一个输出K1的缓冲“或非”运算；脉冲控制电路的输出B1为低电平“0”脉冲，其余输出为高电平“1”；脉冲控制电路的输出信号B1使电流源的第一个电流源接通，其余电流源断开；一个电流脉冲Is1通过相变存储器，进行写Reset；然后，数据读出电路读出该相变存储器写入的数据；如果写Reset成功，则数据读出电路的输出信号Dr为高电平“1”；该信号Dr是修调电路的使能信号，信号Dr和信号P1联合使电荷泵电路发出一个高压脉冲，熔丝T1被烧断，K1由低电平“0”变为高电平“1”；其中信号P1为修调电路的第一输入信号；脉冲控制电路的输出信号B1一直为低电平“0”，写Reset则一直用电流源Is1，其它电流源依然是在断开状态；此时，数据读出电路输出的高电平信号Dr，将使写优化控制电路的开关S2打开，而S1闭合；反相器的输出为低电平“0”，脉冲控制电路和振荡器电路都停止工作；计数器电路输出全部是低电平“0”，修调电路的输出除去已经修调的输出K1＝“1”外，其余输出都是“0”；那么脉冲控制电路的编码输出除去B1＝“0”外，其余输出都是高电平“1”。
作为本发明的一种优选方案，在下次上电时，由于熔丝T1已经修调，修调电路的输出逻辑S＝“0”，使写优化控制电路的开关S2断开，而S1接通；反相器的输出Set为低电平；脉冲控制电路和振荡器电路都不工作；可变电流源的控制开关除B＝“0”外，其余都是高电平“1”；这一过程选中了电流源Is1作为相变存储器写Reset的电流；如果第一次写Reset没有成功，那么写优化控制电路的状态不会发生变化；计数器电路发出第二个脉冲，使编码输出B2＝“0”，其余为“1”；那么选中电流源Is2作为相变存储器写Reset的电流；如果该次写Reset成功，修调电路的熔丝T2支路发生修调，K2＝“1”，修调电路的其余输出都是“0”，同时信号Dr＝“1”，写优化控制电路的状态发生变化，脉冲控制电路和振荡器电路都停止工作；计数器电路的输出都是低电平，与修调电路的输出运算后，除去B2＝“0”外，其余输出都是高电平“1”；这一过程选中了电流源Is2作为相变存储器写Reset的电流。上述过程一直持续到寻找到一个合适的电流源。
本发明的有益效果在于：本发明提出的相变存储器的写优化电路及其写优化方法，通过可变电流源电路调节相变存储器的电流，优化写Reset电流，可以在很大程度上减小系统的功耗。
附图说明
图1为现有技术中一个PCRAM单元的等效电路图。
图2为PCRAM相变存储器功耗的优化电路图。
图3为修调电路图。
图4为脉冲控制电路图。
图5为可变电流源及其控制的PC-RAM单元电路图。
图6为读出脉冲以及对应电荷泵控制波形示意图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
实施例一
请参阅图2，本发明揭示了一种相变存储器的写优化电路，所述写优化电路包括：写优化控制电路100、脉冲控制电路200、可变电流源电路300、数据读出电路500、修调电路600、振荡器电路700以及相变存储器电路(PC-RAM)400。所述写优化控制电路100与脉冲控制电路200、修调电路600连接，修调电路600与脉冲控制电路200、可变电流源电路300连接，脉冲控制电路200与振荡器电路700、可变电流源电路300连接，可变电流源电路300与相变存储器电路400连接，数据读出电路500与相变存储器电路400、修调电路600连接。
在存储器上电初始化阶段，存储器译码控制电路选择一个存储器块，对其中一个存储单元(cell)在脉冲控制电路200和修调电路600的控制下，控制可变电流源电路300进行写Reset操作，操作的结果由读(Read)电路500读出。读出电路的读出结果一方面控制写Reset优化控制电路100的状态，控制脉冲控制电路200电路是否还要发写脉冲；另一方面是控制修调电路是否要对电流源进行修调。修调后该存储器块的写Reset电流就固定了下来。相变存储器中其它存储器块也按同样的方法操作，使整个存储器的写Reset电流得到优化。
其中，所述写优化控制电路100控制所述计数器电路；在修调电路没有修调前，写优化控制电路使脉冲控制电路和振荡器电路工作，脉冲控制电路发出脉冲控制电流源电路；修调发生后，写优化控制电路发出的信号使脉冲控制电路和振荡器电路不再工作，系统的优化已经完成。本实施例中，如图2所示，所述写优化控制电路100包括开关S1、开关S2、反相器，开关S1与开关S2串联，反相器的输入端接入开关S1与开关S2之间。
所述脉冲控制电路200包括计数器电路201和编码电路；所述修调电路发生修调后输出信号控制编码电路，编码电路的输出控制可变电流源电路。本实施例中，如图3所示，编码电路包括若干或非门。
所述可变电流源电路300的电流由脉冲控制电路发出的脉冲、修调电路的输出控制；所述可变电流源电路的电流是逐次增加的。可变电流源电路300的组成可参阅图5。
所述修调电路600包括逻辑修调电路、电荷泵电路；所述修调电路600的主要控制信号是数据读出电路500的读出结果；所述逻辑修调电路由数据读出电路500的输出结果和读出脉冲延迟共同控制电荷泵电路进行修调；如果相变存储器电路写Reset成功，数据读出电路发出一个高电平，控制电荷泵发出一个高压脉冲使修调电路发生修调。本实施例中，修调电路600如图3所示，修调电路600包括n个并联的P沟道MOS管(MP1、MP2、......、MPn)、n个并联的N沟道MOS管(MN1、MN2、......、MNn)，N沟道MOS管还连有熔丝Ti(i为1至n的整数)。
以上介绍了本发明相变存储器的写优化电路，本发明在揭示上述相变存储器的写优化电路的组成，本发明在揭示上述写优化电路的同时还揭示了上述写优化电路的写优化方法。
上述写优化电路的写优化方法包括如下步骤：在存储器上电初始化阶段，存储器的译码控制电路选择一个存储器块，对其中一个存储单元在脉冲控制电路和修调电路的控制下，控制可变电流源电路进行写Reset操作，操作的结果由数据读出电路读出；数据读出电路的读出结果一方面控制写优化控制电路的状态，控制脉冲控制电路是否还要发写脉冲；另一方面是控制修调电路是否要对电流源进行修调，修调后该存储器块的写Reset电流则固定下来。
所述写优化控制电路包括开关S1、开关S2、反相器，开关S1与开关S2串联，反相器的输入端接入开关S1与开关S2之间；在相变存储器初次上电时，修调电路中的编码器输出高电平S控制写优化控制电路；开关S1打开，开关S2闭合；反相器的输出Reset为高电平，使脉冲控制电路和振荡器电路开始工作；修调电路的输出Ki全部是低电平“0”，其中i为1至n的整数，n为修调电路的输出信号数量；所述脉冲控制电路包括计数器电路和编码电路；计数器电路发出的第一个脉冲和修调电路的第一个输出K1的缓冲“或非”运算；脉冲控制电路的输出B1为低电平“0”脉冲，其余输出为高电平“1”；脉冲控制电路的输出信号B1使电流源的第一个电流源接通，其余电流源断开；一个电流脉冲Is1通过相变存储器，进行写Reset；然后，数据读出电路读出该相变存储器写入的数据；如果写Reset成功，则数据读出电路的输出信号Dr为高电平“1”；该信号Dr是修调电路的使能信号，信号Dr和信号P1联合使电荷泵电路发出一个高压脉冲，熔丝T1被烧断，K1由低电平“0”变为高电平“1”；其中信号P1为修调电路的第一输入信号；脉冲控制电路的输出信号B1一直为低电平“0”，写Reset则一直用电流源Is1，其它电流源依然是在断开状态；此时，数据读出电路输出的高电平信号Dr，将使写优化控制电路的开关S2打开，而S1闭合；反相器的输出为低电平“0”，脉冲控制电路和振荡器电路都停止工作；计数器电路输出全部是低电平“0”，修调电路的输出除去已经修调的输出K1＝“1”外，其余输出都是“0”；那么脉冲控制电路的编码输出除去B1＝“0”外，其余输出都是高电平“1”。
在下次上电时，由于熔丝T1已经修调，修调电路的输出逻辑S＝“0”，使写优化控制电路的开关S2断开，而S1接通；反相器的输出Set为低电平；脉冲控制电路和振荡器电路都不工作；可变电流源的控制开关除B＝“0”外，其余都是高电平“1”；这一过程选中了电流源Is1作为相变存储器写Reset的电流；如果第一次写Reset没有成功，那么写优化控制电路的状态不会发生变化；计数器电路发出第二个脉冲，使编码输出B2＝“0”，其余为“1”；那么选中电流源Is2作为相变存储器写Reset的电流；如果该次写Reset成功，修调电路的熔丝T2支路发生修调，K2＝“1”，修调电路的其余输出都是“0”，同时信号Dr＝“1”，写优化控制电路的状态发生变化，脉冲控制电路和振荡器电路都停止工作；计数器电路的输出都是低电平，与修调电路的输出运算后，除去B2＝“0”外，其余输出都是高电平“1”；这一过程选中了电流源Is2作为相变存储器写Reset的电流。上述过程一直持续到寻找到一个合适的电流源。
由于电流源是从小到大寻找的，即Is1＜Is2＜...＜Isn，所以该技术可以根据工艺的变化为同一片PC-RAM存储器的不同分块，选择不同的写Reset电流，优化了电流的配置。同样不同存储器片之间以及不同wafer之间所需要的写Reset电流也有不同的写Reset电流配置。优化了写电流，使PC-RAM的功耗得到了优化。
综上所述，本发明提出的相变存储器的写优化电路及其写优化方法，通过可变电流源电路调节相变存储器的电流，优化写Reset电流，可以在很大程度上减小系统的功耗。
实施例二
本实施例中，如图2所示，本实施例揭示了一种PCRAM写优化Reset电路。在PCRAM初次上电时，修调电路600(如图3所示)中的编码器输出高电平S控制写Reset优化控制电路100。开关S1打开，S2闭合。反相器101的输出Reset为高电平，使脉冲控制电路和振荡器电路开始工作。修调电路输出Ki全部是低电平“0”，如图3所示。计数器201发出的第一个脉冲和修调电路的第一个输出K1的缓冲“或非”运算，如图4所示。输出B1为低电平“0”脉冲。其余输出为高电平“1”，如图4所示。B1使电流源的第一个电流源接通，其余电流源断开。一个电流脉冲Is1通过PC-RAM单元，进行写Reset。然后，数据读出电路500读出该PC-RAM单元写入的数据。如果写Reset成功，则读出电路500的输出为高电平“1”。也就是Dr＝“1”，该信号是修调电路的使能信号，该信号和P1信号联合使电荷泵电路发出一个高压脉冲，熔丝T1被烧断，K1由低电平“0”变为高电平“1”。读数据脉冲和电荷泵控制脉冲的波形如图6所示。那么B1就一直是低电平“0”，写Reset就一直用电流源Is1。其它电流源依然是在断开状态。此时，数据读出电路500输出的高电平Dr，将使写Reset优化控制电路100的开关S2打开，而S1闭合。反相器101的输出为低电平“0”，脉冲控制电路和振荡器电路都停止工作。计数器201输出全部是低电平“0”，修调电路600的输出除去已经修调的输出K1＝“1”外，其余输出都是“0”。那么脉冲控制电路的编码输出除去B1＝“0”外，其余输出都是高电平“1”。
在下次上电时，由于T1已经修调，修调电路的输出逻辑S＝“0”，使写Reset优化控制电路100的开关S2断开，而S1接通。101的输出Set为低电平。脉冲控制电路和振荡器电路都不工作。可变电流源的控制开关除B＝“0”外，其余都是高电平“1”。这一过程选中了电流源Is1作为PC-RAM写Reset的电流。
如果第一次写Reset没有成功，那么写Reset优化控制电路100的状态不会发生变化。计数器电路201发出第二个脉冲，使编码输出B2＝“0”，其余为“1”。那么选中电流源Is2作为PC-RAM写Reset的电流。如果该次写Reset成功，修调电路的T2支路发生修调，K2＝“1”，修调电路的其余输出都是“0”。同时Dr＝“1”，写Reset优化控制电路100的状态发生变化，脉冲控制电路和振荡器电路都停止工作。计数器201的输出都是低电平，与修调电路的输出运算后，除去B2＝“0”外，其余输出都是高电平“1”。这一过程选中了电流源Is2作为PC-RAM写Reset的电流。
这一过程一直持续到寻找到一个合适的电流源。由于电流源是从小到大寻找的，即Is1＜Is2＜...＜Isn，所以该技术可以根据工艺的变化为同一片PC-RAM存储器的不同分块，选择不同的写Reset电流，优化了电流的配置。同样不同存储器片之间以及不同wafer之间所需要的写Reset电流也有不同的写Reset电流配置。优化了写电流，使PC-RAM的功耗得到了优化。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (4)

1.一种相变存储器的写优化电路，其特征在于，所述写优化电路包括：写优化控制电路、脉冲控制电路、可变电流源电路、数据读出电路、修调电路、振荡器电路以及相变存储器电路；
所述写优化控制电路与脉冲控制电路、修调电路连接，修调电路与脉冲控制电路、可变电流源电路连接，脉冲控制电路与振荡器电路、可变电流源电路连接，可变电流源电路与相变存储器电路连接，数据读出电路与相变存储器电路、修调电路连接；
在存储器上电初始化阶段，存储器的译码控制电路选择一个存储器块，对其中一个存储单元在脉冲控制电路和修调电路的控制下，控制可变电流源电路进行写Reset操作，操作的结果由数据读出电路读出；
数据读出电路的读出结果控制写优化控制电路的状态，控制脉冲控制电路是否还要发写脉冲；数据读出电路的读出结果同时控制修调电路是否要对电流源进行修调，修调后该存储器块的写Reset电流则固定下来；
所述修调电路包括逻辑修调电路、电荷泵电路；
所述逻辑修调电路由数据读出电路的输出结果和读出脉冲延迟共同控制电荷泵电路进行修调；
如果相变存储器电路写Reset成功，数据读出电路发出一个高电平，控制电荷泵发出一个高压脉冲使修调电路发生修调；
其中，所述Reset是指相变材料GST从低阻状态变为高阻状态；
所述可变电流源电路的电流由脉冲控制电路发出的脉冲、修调电路的输出控制；所述可变电流源电路的电流是逐次增加的。
2.根据权利要求1所述的相变存储器的写优化电路，其特征在于：
所述脉冲控制电路包括计数器电路和编码电路；
所述修调电路发生修调后输出信号控制编码电路，编码电路的输出控制可变电流源电路。
3.根据权利要求2所述的相变存储器的写优化电路，其特征在于：
所述写优化控制电路控制所述计数器电路；
在修调电路没有修调前，写优化控制电路使脉冲控制电路和振荡器电路工作，脉冲控制电路发出脉冲控制电流源电路；
修调发生后，写优化控制电路发出的信号使脉冲控制电路和振荡器电路不再工作，系统的优化已经完成。
4.根据权利要求1所述的相变存储器的写优化电路，其特征在于：
所述写优化控制电路包括开关S1、开关S2、反相器，开关S1与开关S2串联，反相器的输入端接入开关S1与开关S2之间。
CN 200910247484 2009-12-29 2009-12-29 相变存储器的写优化电路及其写优化方法 Active CN101770807B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910247484 CN101770807B (zh) 2009-12-29 2009-12-29 相变存储器的写优化电路及其写优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910247484 CN101770807B (zh) 2009-12-29 2009-12-29 相变存储器的写优化电路及其写优化方法

Publications (2)

Publication Number Publication Date
CN101770807A CN101770807A (zh) 2010-07-07
CN101770807B true CN101770807B (zh) 2013-03-27

Family

ID=42503620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910247484 Active CN101770807B (zh) 2009-12-29 2009-12-29 相变存储器的写优化电路及其写优化方法

Country Status (1)

Country Link
CN (1) CN101770807B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102831931B (zh) * 2011-06-17 2015-04-08 中国科学院上海微系统与信息技术研究所 具有掉电数据保持功能的触发器
CN103890851B (zh) * 2011-10-28 2016-10-26 国际商业机器公司 调节相变存储器单元
CN104715792B (zh) * 2013-12-11 2017-12-15 中国科学院上海微系统与信息技术研究所 具有初始化功能的相变存储器写擦电路及其快速写擦方法
CN103760392B (zh) * 2014-01-22 2016-05-25 西安电子科技大学 用于dc-dc转换器的调节修正信号产生电路
CN103839580B (zh) * 2014-02-25 2016-08-17 中国科学院计算技术研究所 一种相变存储器写加速方法及其系统
CN106128508B (zh) * 2016-06-22 2023-04-07 拓尔微电子股份有限公司 一种ic参数一次可编程熔丝修调电路
CN108683167B (zh) * 2018-07-03 2024-04-09 苏州锴威特半导体股份有限公司 一种pd设备的防浪涌电路
CN112614525B (zh) * 2020-12-16 2023-12-29 中国科学院上海微系统与信息技术研究所 一种提高电阻一致性的低功耗相变存储器写驱动电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664953A (zh) * 2004-02-04 2005-09-07 三星电子株式会社 相变存储器件和写相变存储器件的方法
CN1992079A (zh) * 2005-12-28 2007-07-04 株式会社日立制作所 半导体器件
CN101329907A (zh) * 2008-07-24 2008-12-24 中国科学院上海微系统与信息技术研究所 一种降低相变存储器编程功耗的系统及方法
CN101471133A (zh) * 2007-12-27 2009-07-01 株式会社日立制作所 半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664953A (zh) * 2004-02-04 2005-09-07 三星电子株式会社 相变存储器件和写相变存储器件的方法
CN1992079A (zh) * 2005-12-28 2007-07-04 株式会社日立制作所 半导体器件
CN101471133A (zh) * 2007-12-27 2009-07-01 株式会社日立制作所 半导体装置
CN101329907A (zh) * 2008-07-24 2008-12-24 中国科学院上海微系统与信息技术研究所 一种降低相变存储器编程功耗的系统及方法

Also Published As

Publication number Publication date
CN101770807A (zh) 2010-07-07

Similar Documents

Publication Publication Date Title
CN101770807B (zh) 相变存储器的写优化电路及其写优化方法
CN104051003B (zh) 用于存储器写数据操作的电路
US20050117388A1 (en) Write driver circuit in phase change memory device and method for applying write current
CN102737711B (zh) 相变存储器结构和写入相变存储器结构的方法
CN101548335A (zh) 非易失性存储装置
CN209625798U (zh) 存储器设备和电子装置
CN103310841B (zh) 非易失fpga编程点电路
CN102543185B (zh) 集成电路高电压切换装置及其切换方法
US10593400B2 (en) Row decoding architecture for a phase-change non-volatile memory device and corresponding row decoding method
CN104821179A (zh) 记忆体驱动电路
CN102270505A (zh) 相变存储单元及相变存储器
WO2021051551A1 (zh) 忆阻器存储芯片及其操作方法
ITTO20080647A1 (it) Decodificatore di colonna per dispositivi di memoria non volatili, in particolare del tipo a cambiamento di fase
CN103165181A (zh) 一种用于相变存储器的直接数据读取电路
CN103646668B (zh) 一次性可编程存储器及其编程方法与读取方法
CN102426852A (zh) 一种存储阵列单元信息读取方法及系统
CN101694779A (zh) 一种存储器的选通方法及实现该方法的电路结构
US8942033B2 (en) Driving stage for phase change non-volatile memory devices provided with auto-calibration feature
CN101335045B (zh) 相变存储器的写入电路
US10186317B2 (en) Phase change memory device and method of operation
CN105897253B (zh) 一种非易失性查找表电路的实现方法
CN102426856B (zh) 基于相变存储单元的非易失性d触发器电路及实现方法
CN105869672A (zh) 一种基于rram的非易失fpga编程点电路及其操作方法
CN101552603B (zh) 相变存储单元的读写驱动电路
US20170131910A1 (en) Register having non-volatile memory for backing up and restoring volatile memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant