CN101552603B - 相变存储单元的读写驱动电路 - Google Patents
相变存储单元的读写驱动电路 Download PDFInfo
- Publication number
- CN101552603B CN101552603B CN2009100509148A CN200910050914A CN101552603B CN 101552603 B CN101552603 B CN 101552603B CN 2009100509148 A CN2009100509148 A CN 2009100509148A CN 200910050914 A CN200910050914 A CN 200910050914A CN 101552603 B CN101552603 B CN 101552603B
- Authority
- CN
- China
- Prior art keywords
- circuit
- read
- write
- phase
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种相变存储单元的读写驱动电路,其包括:用于提供待读写的相变存储单元所需电流的电流源电路;用于将电流源电路所提供的电流转换为多路镜像电流的镜像电路;与多个脉冲信号输入端相连接且用于根据待读写的相变存储单元当前所要进行的操作选择相应输入的脉冲信号的脉冲选择电路;用于根据所选择的脉冲信号选取所述镜像电路输出的一路镜像电流,并将其输出至待读写的相变存储单元的电流控制电路;与写信号输入端相连接且用于监视写入的数据是否正确的写监视电路;用于根据待读写的相变存储单元的电流确定所述待读写的相变存储单元的电压降,进而确定所述待读写的相变存储单元所存储的数据的读数据电路,由此实现对相变存储单元的读写驱动。
Description
技术领域
本发明涉及一种读写驱动电路,特别涉及一种相变存储单元的读写驱动电路。
背景技术
相变存储器(PCRAM)是利用相变材料的晶态和非晶态的特性来存储数据。对于相变材料,如Ge-Sb-Tb(GST),是硫系化物的非晶半导体,对其使用电流加热,能使其从非晶态转化为结晶态,也就是GST从高阻状态变为低阻状态,称之为:set;或者GST从结晶态转换为非结晶态,也就是GST从低阻状态变为高阻状态,称之为:reset。这种状态的变化就可以表示一个bit的数据,“0”或“1”。
当给相变材料GST充入一个高速、短时间的大电流脉冲时,相变材料GST就转化为高阻的非结晶态。这个高阻的非结晶状态认为是reset状态,对应数据“1”。
当给相变材料GST充入一个比reset电流小,脉冲宽度更宽的电流脉冲时,相变材料GST就转化为低阻的结晶态。这个低阻的结晶状态认为是set状态,对应数据“0”。
请参见图1,其为PCRAM一个单元的等效电路图。PCRAM单元等效为一个可变电阻R,晶体管T作开关用,此种等效电路被称为:“1T1R”。字线WL连到晶体管T的栅极,控制晶体管T的开启和关闭,可变电阻R(即PCRAM单元)的一端接晶体管T的漏极,另一端接位线BL。当字线WL选通,晶体管T开启,驱动电流通过位线BL注入到PCRAM单元,使相变材料GST发生相变。
再请参见图2,其为相变存储器发生相变的时间(Time)、温度Temperature)、电流三者之间的关系图。在写操作模式下,如果数据是“1”,字线WL选通,写电流通过位线BL注入相变存储器,加热相变材料。相变材料的温度大于融化(melting)温度Tm,相变材料变为非结晶态,此时需要的电流Ir(即Amorphizing RESET Pulse)为相变的reset电流,然后迅速减小注入电流,使相变材料的温度迅速下降,相变材料来不及变为结晶态,因此锁定在非晶态,处于高阻状态(即High R,大于100千欧姆),把信号“1”存储在非结晶的状态。如果数据是“0”,字线WL选通,写电流Is通过位线BL注入相变存储器,加热相变材料。相变材料的温度大于结晶(crystallization)温度Tc,并保持一段时间,相变材料变为结晶态。相变材料锁定在结晶态,处于低阻状态(即Low R,1千欧姆以内),把信号“0”存储在结晶的状态,这个电流Is(即Crystallizing SET Pulse)称为set电流,Is比Ir要小,而Is的脉冲宽度却要比Ir的宽一些。在读操作时,字线(WL)和位线(BL)选通PCRAM中的一个PCRAM单元,如图1所示,注入一个小电流,测试PCRAM单元(即可变电阻R)的压降,由于“0”和“1”的电阻相差很大,依据这个压降就可以确定是“0”或“1”的信息。
因此,根据上述原理,如何为PCRAM单元提供读写驱动电流实已成为本领域技术人员亟待解决的技术课题。
发明内容
本发明的目的在于提供一种相变存储单元的读写驱动电路,以向相变存储单元提供其所需的电流脉冲。
为了达到上述目的及其他目的,本发明提供的相变存储单元的读写驱动电路,包括:用于提供待读写的相变存储单元所需电流的电流源电路;与所述电流源电路相连接且用于将所述电流源电路所提供的电流转换为多路镜像电流的镜像电路;与多个脉冲信号输入端相连接且用于根据所述待读写的相变存储单元当前所要进行的操作选择相应输入的脉冲信号的脉冲选择电路,其中,脉冲信号输入端包括写信号输入端和读信号输入端;与所述镜像电路和脉冲选择电路相连接且用于根据所选择的脉冲信号选取所述镜像电路输出的一路镜像电流,并将其输出至所述待读写的相变存储单元的电流控制电路;与写信号输入端相连接且用于当所述待读写的相变存储单元当前所进行的操作为写操作时,监视写入的数据是否正确,并输出正确与否的警示信息的写监视电路;用于根据所述电流控制电路输出至所述待读写的相变存储单元的读数据电流确定所述待读写的相变存储单元的电压降,进而确定所述待读写的相变存储单元所存储的数据的读数据电路。
此外,所述相变存储单元的读写驱动电路还可包括与所述镜像电路相连接,用于调整所述多路镜像电流使其与所述电流源电路所提供的电流相匹配的匹配电路。
较佳地,所述电流源电路为电流可调电路;所述电流源电路可包括:运算放大器、连接在所述运算放大器输出端的场效应管、与所述场效应管串连的电阻;所述电阻可为可调电阻。
较佳地,所述匹配电路可包括输入端与所述镜像电路相连接的大增益的运算放大器、及与所述大增益的运算放大器输出端和所述镜像电路相连接的MOS调节管。
较佳地,所述写信号输入端可包括Reset_p信号输入端和Set_p信号输入端。
较佳地,所述写监视电路可包括用于读取当前所述待读写的相变存储单元所存储的数据的读电路、将所述读电路输出的信号与所述写信号输入端当前输入的写信号进行比较的异或电路、及与所述异或电路输出端相连接且用于对比较次数进行计数的计数器电路;所述读电路可为读取所述待读写的相变存储单元的电压的比较器。
综上所述,本发明的相变存储单元的读写驱动电路根据对相变存储单元所要进行的操作提供相应的读或写电流,从而实现对相变存储单元的读写驱动。
附图说明
图1为PCRAM单元的等效电路示意图。
图2为PCRAM相变过程温度与时间的关系示意图。
图3为本发明的相变存储单元的读写驱动电路的电路图。
图4及图5为本发明的相变存储单元的读写驱动电路的另一实施例示意图。
图6为本发明的相变存储单元的读写驱动电路应用于相变存储器的示意图。
具体实施方式
实施例一:
请参阅图3,本发明的相变存储单元的读写驱动电路至少包括:电流源电路100、镜像电路200、匹配电路300、脉冲选择电路、电流控制电路、写监视电路、及读数据电路等。
所述电流源电路100用于提供待读写的相变存储单元600所需电流,即向可变电阻R提供驱动电流,其包括运算放大器OPA1、连接在所述运算放大器OPA1输出端的场效应管Mn0、与所述场效应管Mn0串连的电阻Rext,由于运算放大器OPA1作用,Vref与Vext相等,因此,所述电流源电路提供的电流为: 显然,通过固定Vref,调节Rext可改变所述电流源电路所提供的电流Is,也可以通过固定Rext,调节Vref来调节电流Is。
所述镜像电路200与所述电流源电路100相连接,用于将所述电流源电路100所提供的电流Is转换为镜像电流Ip1、Ip2和Ip3,其包括场效应管Mp0、Mp1、Mp2和Mp3等。所述镜像电路200通过镜像把场效应管Mp0中的电流Is镜像到场效应管Mp1、场效应管Mp2和场效应管Mp3中,场效应管Mp1和场效应管Mp2中的电流Ip1、Ip2和Ip3的大小是由场效应管Mp1、场效应管Mp2和场效应管Mp3的宽长比与场效应管Mp0宽长比的比值决定的,即:
所述匹配电路300与所述镜像电路200相连接,用于调整所述镜像电流Ip1、Ip2和Ip3使其与所述电流源电路100所提供的电流Is相匹配。由于MOS管的匹配精度较差,镜像电流Ip1、Ip2、Ip3和电流Is之间存在很大的误差,为了改善镜像电流Ip1、Ip2、Ip3和电流Is之间的镜像精度,所述匹配电路300包括:输入端与所述镜像电路200相连接的大增益的运算放大器OAP2、及与所述大增益的运算放大器OAP2输出端和所述镜像电路200相连接的MOS调节管Mn1。在静态时,由于运算放大器OAP2的增益很高,它的输出调节MOS管Mn1,使场效应管Mp0和Mp1、Mp2、Mp3的漏极电压相等,从而实现场效应管Mp0和Mp1、Mp2、Mp3电流镜像之间的高精度匹配,匹配精度小于1%。
所述脉冲选择电路与多个脉冲信号输入端相连接,用于根据所述待读写的相变存储单元600当前所要进行的操作选择相应输入的脉冲信号,其中,脉冲信号输入端包括写信号输入端和读信号输入端Data,所述写信号输入端包括Reset_p信号输入端和Set_p信号输入端。所述脉冲选择电路包括与门电路And1和And2、及非门Or1和Or2等。
所述电流控制电路与所述镜像电路200和脉冲选择电路相连接,用于根据所选择的脉冲信号将所述镜像电路200输出的电流转换为所述待读写的相变存储单元600当前所需的电流,并输出至所述待读写的相变存储单元600,其包括开关Sr、Ss、Sa等。
所述写监视电路与写信号输入端Data相连接,用于当所述待读写的相变存储单元600当前所进行的操作为写操作时,监视写入的数据是否正确,并输出正确与否的警示信息,其可包括用于读取当前所述待读写的相变存储单元600所存储的数据的读电路、将所述读电路输出的信号与所述写信号输入端Data当前输入的写信号进行比较的异或电路Xor、及与所述异或电路Xor输出端相连接且用于对比较次数进行计数的计数器电路Counter,所述读电路可为读取所述待读写的相变存储单元600的电压BL的比较器Comp。
所述读数据电路用于根据所述电流控制电路输出至所述待读写的相变存储单元600的读数据电流确定所述待读写的相变存储单元600的电压降,进而确定所述待读写的相变存储单元600所存储的数据,在本实施例中,其为由电压BL处引出一输出端(图3中未示),读取所述输出端的电压即可确定所述待读写的相变存储单元600所存储的数据。
所述相变存储单元的读写驱动电路的工作原理如下:
在写数据周期,所述脉冲选择电路400根据要写入的数据是“1”还是“0”选通Reset_p或Set_p信号。若选通Reset_p,则由Reset_p信号控制Reset开关Sr,向PCRAM单元600注入Reset电流Ip1;若选通Set_p,则由Set_p信号控制Set开关Ss,向PCRAM单元600注入Set电流Ip2。同时,所述写监视电路监视数据的写入是否正确,在写入正确的情况下,比较器Comp的输出与写入的数据一致,如果写入的数据为高电平,则比较器Comp的输出也为高电平,如果写入的数据为低电平,则比较器Comp的输出也为低电平,然后比较器Comp的输出与写入的数据进行异或运算,在写入的数据正确的情况下,异或门Xor的输出为“0”,错误的情况下输出为“1”。此外,在写数据期间,读数据信号(Read信号)作为计数器Counter的Set控制信号,而异或门Xor的输出作为计数器Counter的数据输入信号和Reset信号。当数据写入错误时,计数器输出一个高电平脉冲,要求该数据重写。当重写的次数超过一定数值时,计数器Counter溢出,发出该PCRAM单元600有故障的指示。
在读数据时,读数据信号Read为高电平,写监视电路的计数器Counter不工作,读数据信号Read经过反相器Or1和Or2反相后,输入至两个与门And1和And2,与门And1和And2的输出控制开关Sr和Ss,使开关Sr和Ss断开,写功能取消,但读开关Sa闭合,向PCRAM单元600注入一个小电流Ip3。由于PCRAM单元600在非结晶态(存储数据“1”)的电阻远大于结晶态(存储数据“0”)的电阻,相同的电流在这两种电阻上的压降差别很大,因此很容易区分数据“1”和“0”。
实施例二:
请参见图4及图5,其中,图4为本发明的相变存储单元的读写驱动电路的另一实施例示意图,图5为写监视电路的具体电路示意图。本实施例中的相变存储单元的读写驱动电路与实施例一中的相变存储单元的读写驱动电路不同在于:本实施例中的相变存储单元的读写驱动电路采用电流沉的方式来实现,即脉冲选择电路、电流控制电路、及写监视电路的位置进行了调整,具体如图4所示,在此不再详述。
再请参见图6,其为本发明的相变存储单元的读写驱动电路应用于相变存储器(MemoryArray)的示意图,根据输入的行地址(Row Address)和列地址(Column Address),行选择器(Row Selector)和列选择器(Column Selector)分别选择所述相变存储器相应的行与列所对应的PCRAM单元,然后由所述相变存储单元的读写驱动电路(Write-Read Driver,即I/O Circuit)根据控制电路(Control Logic)的信号对所选择出的PCRAM单元进行读或写的操作。
综上所述,本发明的相变存储单元的读写驱动电路通过将电流源提供的电流精密转换为镜像电流后,根据对相变存储单元所要进行的读或写操作选择相应的镜像电流提供给相变存储单元,从而实现对相变存储单元的读写驱动。
Claims (7)
1.一种相变存储单元的读写驱动电路,其特征在于包括:
电流源电路,用于提供待读写的相变存储单元所需电流;
镜像电路,与所述电流源电路相连接,用于将所述电流源电路所提供的电流转换为多路镜像电流;
脉冲选择电路,与多个脉冲信号输入端相连接,用于根据所述待读写的相变存储单元当前所要进行的操作选择相应输入的脉冲信号,其中,脉冲信号输入端包括写信号输入端和读信号输入端;
电流控制电路,与所述镜像电路和脉冲选择电路相连接,用于根据脉冲选择电路所选择的脉冲信号选取所述镜像电路输出的一路镜像电流,并将其输出至所述待读写的相变存储单元;
写监视电路,与写信号输入端相连接,用于当所述待读写的相变存储单元当前所进行的操作为写操作时,监视写入的数据是否正确,并输出正确与否的警示信息;
读数据电路,用于根据所述电流控制电路输出至所述待读写的相变存储单元的读数据电流确定所述待读写的相变存储单元的电压降,进而确定所述待读写的相变存储单元所存储的数据;所述写监视电路包括用于读取当前所述待读写的相变存储单元所存储的数据的读电路、将所述读电路输出的信号与所述写信号输入端当前输入的写信号进行比较的异或电路、及与所述异或电路输出端相连接且用于对比较次数进行计数的计数器电路。
2.如权利要求1所述的相变存储单元的读写驱动电路,其特征在于:还包括与所述镜像电路相连接,用于调整所述多路镜像电流使其与所述电流源电路所提供的电流相匹配的匹配电路。
3.如权利要求1所述的相变存储单元的读写驱动电路,其特征在于:所述电流源电路为电流可调电路。
4.如权利要求1或3所述的相变存储单元的读写驱动电路,其特征在于:所述电流源电路包括:运算放大器、连接在所述运算放大器输出端的场效应管、与所述场效应管串连的电阻。
5.如权利要求4所述的相变存储单元的读写驱动电路,其特征在于:所述电阻为可调电阻。
6.如权利要求2所述的相变存储单元的读写驱动电路,其特征在于:所述匹配电路包括输入端与所述镜像电路相连接的大增益的运算放大器、及与所述大增益的运算放大器输出端和所述镜像电路相连接的MOS调节管。
7.如权利要求1所述的相变存储单元的读写驱动电路,其特征在于:所述读电路为读取所述待读写的相变存储单元的电压的比较器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100509148A CN101552603B (zh) | 2009-05-08 | 2009-05-08 | 相变存储单元的读写驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100509148A CN101552603B (zh) | 2009-05-08 | 2009-05-08 | 相变存储单元的读写驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101552603A CN101552603A (zh) | 2009-10-07 |
CN101552603B true CN101552603B (zh) | 2011-04-13 |
Family
ID=41156626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100509148A Active CN101552603B (zh) | 2009-05-08 | 2009-05-08 | 相变存储单元的读写驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101552603B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108665925B (zh) * | 2018-04-25 | 2020-08-04 | 华中科技大学 | 一种基于多级存储型相变存储器的读写方法及系统 |
US11322202B1 (en) | 2021-01-11 | 2022-05-03 | International Business Machines Corporation | Semiconductor logic circuits including a non-volatile memory cell |
CN114217105A (zh) * | 2022-02-22 | 2022-03-22 | 华中科技大学 | 一种波形可编程的超高速脉冲电流发生装置 |
CN115083475A (zh) * | 2022-06-09 | 2022-09-20 | 华中科技大学 | 高速大电流脉冲电路、相变存储器的操作电路及操作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101004948A (zh) * | 2005-12-14 | 2007-07-25 | 三星电子株式会社 | 非易失性存储器件、系统及其方法 |
CN101286363A (zh) * | 2008-04-25 | 2008-10-15 | 中国科学院上海微系统与信息技术研究所 | 相变存储器驱动电路 |
-
2009
- 2009-05-08 CN CN2009100509148A patent/CN101552603B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101004948A (zh) * | 2005-12-14 | 2007-07-25 | 三星电子株式会社 | 非易失性存储器件、系统及其方法 |
CN101286363A (zh) * | 2008-04-25 | 2008-10-15 | 中国科学院上海微系统与信息技术研究所 | 相变存储器驱动电路 |
Non-Patent Citations (1)
Title |
---|
沈菊等.相变存储器驱动电路的设计与实现.《半导体技术》.2008,第33卷(第5期),431-434. * |
Also Published As
Publication number | Publication date |
---|---|
CN101552603A (zh) | 2009-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7813167B2 (en) | Memory cell | |
US7936584B2 (en) | Reading phase change memories | |
US7885101B2 (en) | Method for low-stress multilevel reading of phase change memory cells and multilevel phase change memory | |
CN101548335B (zh) | 非易失性存储装置 | |
KR100928607B1 (ko) | 리셋 셀 임계 디바이스를 트리거하지 않는 상 변화 메모리의 판독 | |
TWI337357B (en) | Method and system for reading memory using bit specific reference level and the memory | |
CN102016811B (zh) | 用于实现pcram设备的自参考读取操作的方法和装置 | |
CN104718576A (zh) | 用于读取电阻性随机访问存储器(rram)单元的系统和方法 | |
CN104756193A (zh) | 非易失性存储器阵列逻辑 | |
CN101552603B (zh) | 相变存储单元的读写驱动电路 | |
CN105304116A (zh) | 记忆体驱动电路 | |
US20220383951A1 (en) | Read and write circuit of three-dimensional phase-change memory | |
KR101095736B1 (ko) | 비휘발성 메모리 장치 | |
CN104900261A (zh) | 可变电阻式存储器及其写入方法 | |
KR101201858B1 (ko) | 반도체 메모리 장치 | |
CN102169720A (zh) | 一种消除过写、误写现象的电阻随机存储器 | |
CN103646668B (zh) | 一次性可编程存储器及其编程方法与读取方法 | |
CN103021458B (zh) | 一种阻变存储器的写前读电路及其操作方法 | |
CN101354910A (zh) | 一种新型的相变存储器的读操作方法 | |
CN107017020B (zh) | 一种非易失性存储器数据读取方法 | |
US11049561B2 (en) | Method for programming a phase-change memory device of differential type, memory device, and electronic system | |
CN101894587A (zh) | 相变存储器的自限写入脉冲发生电路 | |
EP3913630A1 (en) | Non-volatile memory device with a program driver circuit including a voltage limiter | |
US11355191B2 (en) | Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system | |
WO2009122344A1 (en) | An electronic component, and a method of operating an electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |