CN101354910A - 一种新型的相变存储器的读操作方法 - Google Patents
一种新型的相变存储器的读操作方法 Download PDFInfo
- Publication number
- CN101354910A CN101354910A CNA2008100409357A CN200810040935A CN101354910A CN 101354910 A CN101354910 A CN 101354910A CN A2008100409357 A CNA2008100409357 A CN A2008100409357A CN 200810040935 A CN200810040935 A CN 200810040935A CN 101354910 A CN101354910 A CN 101354910A
- Authority
- CN
- China
- Prior art keywords
- phase
- phase change
- voltage
- change memory
- sensor amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明属于集成电路技术领域,具体为一种新型相变存储器的读操作方法。每个相变存储器结构的位线在多路选择器进行选择,然后分成两路分别经过第一选通开关和第二选通开关连接到读出放大器的两端。读出放大器两端接到第三开关的两端。其优点在于功耗低,静态电流小,并且由于是自参考,降低了工艺波动性对它的影响。
Description
技术领域
本发明属于微电子技术领域,具体涉及一种新型的相变存储器的读操作方法。
背景技术
相变存储器的基本存储单元为采用了相变材料的存储器件。相变材料是指可以在一般非晶体和一般晶体状态之间电切换的材料,适用于这样的应用的典型材料包括各种硫属元素化合物。通过在器件上施加一定数值的持续电激励,相变材料便会因为温度的变化而在晶体和非晶体的状态间转变。如图1所示,处于晶体和非晶体状态下的相变材料具有相当不同的I/V特性,依据此特性便可以在编程时将相变材料存储器的状态区分为“0”和“1”。我们将处于高阻台的非晶体状态定义为逻辑“0”,将处于低阻状态的晶体状态定义为逻辑“1”。
而且,在没有施加过温(比如持续超过150度)的情况下,相变材料的状态不会改变。在实际应用中,将所编程的值与相应的物理状态对应好以后,因为相变材料物理状态的稳定性,在掉电后编程的值将得到维持,不需要持续的刷新。
相变材料的相位变化是通过升高材料的温度来进行的。当低于150℃时,相变材料的物理状态会保持稳定。当温度高于200℃(图2中所示的Tx)时,相变材料会迅速的发生晶体化,并在一段时间后完全的从非晶体态转变为晶体态(图2中所示的时间t2),即完成所谓的相变,实现从“0”向“1”的变化。如果要实现“1”到“0”的变化,即晶体到非晶体的转变,则需要将相变材料加热到可以令晶体融化的温度Tm之上(大概在600℃),然后迅速冷却(图2所示的时间t1)。
以上是基于相变材料基于温度而产生的相变。具体涉及到电学操作时,因为相变材料总归具有一定的电阻,通过加上适当的电流并维持适当的时间,通过形成的焦耳热便可以完成相位变化。
存储器中,相变材料构成的器件通常会与一个开关器件一起构成一个基本单元。实际的电路设计中,开关器件可以选择MOSFET、二极管或者双极型晶体管。通过在字线WL上施加一定的电压使开关器件导通,再在位线BL上通上适当的写电流并持续一定的时间,因为持续的过温,相变材料的物理状态便会发生改变。如果事先获得了相变材料的物理变化和字线BL上写电流的关系,并规定两种物理状态为相应的“0”和“1”,便可以通过电流对存储器进行编程,这便是所谓的存储器的写操作。我们将写“0”称为reset,写“1”称为set,两种操作时电流和时间的关系如附图1所示。
读操作时,同样是通字线WL选中一个单元,再在位线BL上施加一个瞬态的电流或者电压脉冲,通过相变材料器件后,在器件两端形成一个对应的压降或者在位线BL上形成相应的电流。将这个电压信号或者电流信号送入一个比较器(因为瞬态激励很小,必要的话可以先经过放大器放大)。而在比较器的另一个输入一个合适的参考电压,通过与来自存储器的电压或者电流进行比较,从而判断读到的是逻辑电平0还是逻辑电平1,再将这个判断结果从比较器的输出端输出,于是便实现了读操作。因为读操作只有一个很小的瞬态电流,所以并不会改变相变材料存储器的状态。
相变存储器的1T1R结构如图3a,301为相变材料,他的状态代表着相应的数据。302为一个mos管。读取数据时,在302栅端(302a)加上合适的电压使302开启。这时,根据301阻值的不同(也就是数据的不同)我们就可以在302b段得到不同的电流或电压,这样就区分开了存储的数据“0”和“1”。但是对于1T1R结构有个不足之处。众所周知,mos管的驱动能力比较弱。我们常把相变材料高阻时,看作存有数据0,低阻时看作存有数据1。当301存储“1”时,阻值大概在1K ohm左右,当301存储“0”时,阻值要大于1M ohm。所以当对于301不同状态的阻值,如果希望在202b端得到的电流或电压比较有区分度(电流大小相差大)的话,我们就需要大大增大mos管的宽长比来达到。但是这样就使得存储器面积也大大增大了。
Intel的一种1B1R结构如图3b,其原理与1T1R类似。不同之处在于采用的是三极管(312)。我们在三极管基极(312a)处加上一定的电压时,三极管导通,对于311不同的电阻值我们在三极管发射极(312b)得到的电流或电压也不同。根据电流或电压的不同我们就能识别存储的是“0”还是“1”。他相对于1T1R结构的好处是三极管的驱动能力比较强,同等窗口,也就是拥有相同电流或电压区分度时,采用三极管可以使存储器面积小很多。但是1B1R结构也有不足之处。当312a(三极管基极)加上一个电压使三极管开启时,即使311处于高阻态时,通过三极管的电流也比较大,因此这个单元的功耗相对也会很大,也就是存储器的功耗会很大。而mos管由于栅端是虚断,其静态电流很小,所以功耗也相对较小。
而且,不论是1T1R还是1B1R结构,为了比较我们得出的电流是“0”还是“1”,我们都需要一个参考电流或电压。而引入参考会引入很多新的问题。从工艺方面来讲,由于工艺上的掺杂不完全均匀以及工艺技术上的偏差,参考的理想值与实际值会有一定的偏差。这个偏差就需要设计时考虑更多的因素,必将增加存储器件的面积和成本。而从器件本身角度,器件参数往往容易发生变化。比如由于温度变化带来的器件参数的变化,就需要设计时采用带隙基准或其他相关方案。这在另外一个角度又增加了存储器的面积和成本。这些也是传统相变存储器的不足之处。
发明内容
本发明提出一种读相变存储器的方法,对其读操作方法的特征为读操作时先在字线上加入第一电压,对放大器一端的电容进行充电或放电。再在位线上加入第二电压,对放大器另一端电容进行充电或放电。比较放大器两端电容的电压,读出相变存储器的数据。
本发明提出的相变存储器结构包括数条字线、数条位线、数个相变存储单元,数个相变存储单元位于一条字线和一条位线的交叉点。
本发明所述的读相变存储器的方法,其中相变存储器结构的位线在多路选择器进行选择,然后分成两路分别经过第一选通开关和第二选通开关连接到读出放大器的两端。读出放大器两端接到第三开关的两端。
本发明提出一种读相变存储器的方法,对读出放大器的操作顺序为:先闭合第三选通开关,使读出放大器两端电位相同,再依次闭合第一选通开关和第二选通开关。
本发明所述的相变存储单元,相变存储单元由选通器件和一个相变存储电阻组成,其中所述的选通器件是双极型晶体管。
本发明采用读数据时,在读出放大器里面进行比较。所以,取一个精度相对较高的读出放大器我们就可以把他的静态电流和动态电流都控制得相对很小,这样对于每个存储单元的功耗都较小。而从这个角度上来说,由于每个存储单元的电流都相对较小,所以可同时被选通的单元就相对较多,相应的速度反而又能够得到提升,而且提升的速度要远远大于多耗费的两倍的读取时间。
这个发明采用了三极管来构成主要的存储器单元。三极管相对mosfet来说,具有更大的驱动能力,也就是在相同的驱动能力下,mosfet需要用更大的面积来实现功能。
这个发明提出的读操作不需要参考电流或者电压,可以减少由于工艺多样性带来的各个存储单元之间的差异。同时如果需要参考电流和电压的话,我们就不可避免的要考虑温度变化或者其他外界因素带来的器件变化,这样我们就要在设计中使用跟多的器件和电路来保证电路的稳定运行。而本发明不需要参考电压或电流,极大的提高了器件的效率。
附图说明
本发明以实例的方式而非限定的方式被图示在附图的图形中,附图中相似的参考标记指示类似的元素。
图1示出了相变存储单元I-V特性曲线图.
图2示出了是相变存储单元操作电流电压图。
图3a示出了传统的相变存储器单元的1T1R结构的电路示意图。
图3b示出了Intel-ST提出的相变存储器单元的1B1R结构的电路示意图。
图4示出了根据本发明的一个实施例的原理图。是对于整个发明中电路关键路径和基本原理的一个描述。
图5示出了图4关键路径的等效电路图。
图6是根据本发明的一个实施例的电路结构图,其中加入了本发明提出的结构来改善存储器性能。
图中标号
Fig2是传统的相变存储单元结构,211是相变存储器reset脉冲,212是相变存储器set脉冲,300是1T1R结构存储单元,301为相变电阻,302为mos管器件。302a为mos管器件的栅极,302b为mos管器件的源极。310为相变存储器1B1R结构的电路示意图,312为三极管器件,312a为三极管基极,312b为三极管发射极。400是操作电路的关键路径。T11,T12,T21为mos管开关,C1,C2为电容,S1为读出放大器。500是更为清晰的操作原理图。T11,T12,T21为3个开关。600为使用本发明操作方法的一种存储器结构图。610是本发明外加电路,620是多路选择器,630是存储器阵列,640是行驱动模块,650是行译码器,WL1~WL4为字线,BL1~BL4为位线。R11~R44为相变电阻,B11~B44为三极管器件,T11,T21,T12为mos管开关。C1,C2为电容,S1为读出放大器。
具体实施方式
在下文中结合图示在参考实施例中更完全地描述本发明,本发明提供优选实施例,但不应该被认为仅限于在此阐述的实施例。相反,提供这些实施例以便此公开是彻底的和完全的,将本发明的范围完全传递给相关领域的技术人员。
在此参考图是本发明的理想化实施例的示意图,本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状。
本发明涉及一种新型的相变存储器的读操作的方法。
附图(1~3)在发明技术背景中进行了解释。
图4示出了本发明提出的一个实施例的原理图,包括了字线WL,位线BL,三极管器件,相变电阻,mos管开关T11,T12,T21,电容C1,C2和读出放大器S1。T11和T12两个mos开关一端和位线相连,另一端接到读出放大器S1的两个输入端口。读出放大器两个输入端各有一个电容C1和C2,读出放大器的两端还接有一个开关mos管的两端。选通三极管和相变电阻构成存储单元。当进行写操作时,WL接地,BL接一个电平,于是相变电阻就被写成了“0”或者“1”。当BL接高电平时,相变电阻呈高阻状态,被写成了“0”。当BL接一个低电平时,相变电阻呈低电阻状态,被写为了“1”。要读数据时,基极分别在两个电压状态,对应不同的基级电压,我们控制开关使他分别对C1和C2进行充放电。若所存数据为“0”,充电电流会都很小,电容所存的电压差别很小,读出放大器得到的值为0.若所存数据为“1”,充电电流差别会比较大,电容所存的电压差别较大,读出放大器得到的值为1.
图5为一个利用本发明实施的可行的原理图。图中存储单元由三极管和相变电阻构成,位线被引出,拉到第一选通开关T11和第二选通开关T12上,第一第二选通开关分别连接到读出放大器的两端。本发明提出的相变存储器读数据时的操作流程如下。
要开始读操作时,先把第一选通开关T11和第二选通开关T12打开,第三选通开关T21闭合使两个电容C1和C2上的电压相等。然后断开第三选通开关T21。开始读数据的第一个时间周期,先闭合第一选通开关T11,再在WL上加一个第一电压,使三极管上有一个电流通过。若相变电阻为高阻状态,这时电阻的阻值会很大,则流过三极管的电流会很小,所以对电容C1的充电也会很慢甚至几乎为0.若相变电阻为低阻状态,则电阻的阻值不是很大,流过三极管的电流对C1充电,在C1上就得到了一个电压。读数据的第二时间周期,先关断第一选通开关T11,再闭合选通开关T12,在WL上加一个第二电压,使三极管上有一个电流通过。若相变电阻为高阻状态,这时电阻的阻值会很大,则流过三极管的电流会很小,所以对电容C2的充电也会很慢甚至几乎为0.若相变电阻为低阻状态,则电阻的阻值不是很大,流过三极管的电流对C2充电,在C2上就得到了一个电压。由于第一电压和第二电压之间并不相等,所以对于低阻状态相变电阻的存储单元,其对电容充放电的电容也并不一致,所以导致电容C1和C2之间的电压有一个差值,所以在经过读出放大器后,就得到了存储在相变电阻里面的数据。而对于高阻状态的相变电阻,其由于电阻很大,存储单元内的电流就会很小,对于电容的充放电作用就不明显,读出放大器读出的结果就是0.
这个发明,对于存储单元来说,读取数据用了传统结构两倍的时间。但是相应的,本发明的好处在于因为是对电容充放电后,在读出放大器里面进行比较。所以,取一个精度相对较高的读出放大器我们就可以把他的静态电流和动态电流都控制得相对很小,这样对于每个存储单元的功耗都较小。而从这个角度上来说,由于每个存储单元的电流都相对较小,所以可同时被选通的单元就相对较多,相应的速度反而又能够得到提升,而且提升的空间要远远大于2倍。
这个发明的优点还在于他采用了三极管。三极管相对mosfet来说,具有更大的驱动能力,也就是在相同的驱动能力下,mosfet需要用更大的面积来实现功能。
这个发明中的读操作不需要参考电流或者电压,而是与自己比较得出需要的结果。而不需要参考电流和电压避免了由于工艺多样性带来的各个存储单元之间的差异。同时如果需要参考电流和电压的话,我们就不可避免的要考虑温度变化或者其他外界因素带来的器件变化,这样我们就要在设计中使用跟多的器件和电路来保证电路的稳定运行。而本发明不需要参考电压或电流,有很大的好处。
图6是本发明相变存储器结构的一个实施例。。610是发明电路的关键路径,620是多路选择器,630是存储器阵列,640是行驱动模块,650是行译码器,WL1~WL4为字线,BL1~BL4为位线。R11~R44为相变电阻,B11~B44为三极管器件,T11,T21,T12为mos管开关。C1,C2为电容,S1为读出放大器。存储器阵列与传统结构类似,外接行选择和列选择均与传统结构一样。本发明提出的读方法的一个可行性模块连接到列选择模块的输出端。写数据时,行选择器和列选择器选中存储器单元,对相变电阻的阻值进行设置。要读数据的时候,行选择器和列选择器选中存储器单元,先把第一选通开关T11和第二选通开关T12打开,第三选通开关T21闭合使两个电容C1和C2上的电压相等。然后断开第三选通开关T21。在第一个时间周期,第一选通开关闭合,WL为第一选中电压。若相变电阻为高阻状态,这时电阻的阻值会很大,则流过三极管的电流会很小,所以对电容C1的充电也会很慢甚至几乎为0。若相变电阻为低阻状态,则电阻的阻值不是很大,流过三极管的电流对C1充电,在C1上就得到了一个电压值。T11根据相应存储器单元中的阻值存一定的电压放在电容C1中。在第二时间周期,关断第一选通开关T11,闭合选通开关T12,在WL上加一个第二选通电压。若相变电阻为高阻状态,这时电阻的阻值会很大,则流过三极管的电流会很小,所以对电容C2的充电也会很慢甚至几乎为0.若相变电阻为低阻状态,则电阻的阻值不是很大,流过三极管的电流对C2充电,C2上也就得到了一个相应的电压。由于第一选通电压和第二选通电压之间并不相等,所以对于低阻状态相变电阻的存储单元,其对电容充放电的电容也并不一致,所以导致电容C1和C2之间的电压有一个差值,所以在经过读出放大器后,就得到了存储在相变电阻里面的数据。而对于高阻状态的相变电阻,其由于电阻很大,存储单元内的电流就会很小,对于电容的充放电作用就不明显,读出放大器读出的结果就是0.
Claims (5)
1、一种读相变存储器的方法,对其读操作方法的特征为:
读操作时先在位线上加入第一电压,对放大器一端的电容进行充电或放电。再在位线上加入第二电压,对放大器另一端电容进行充电或放电。比较放大器两端电容的电压,读出相变存储器的数据。
2.根据权利要求1所述的读相变存储器的方法,其中相变存储器结构包括数条字线、数条位线、数个相变存储单元,数个相变存储单元位于一条字线和一条位线的交叉点。
3.根据权利要求1所述的读相变存储器的方法,其中相变存储器结构的位线在多路选择器进行选择,然后分成两路分别经过第一选通开关和第二选通开关连接到读出放大器的两端。读出放大器两端接到第三开关的两端。
4.根据权利要求1所述的读相变存储器的方法,对读出放大器的操作顺序为:先闭合第三选通开关,使读出放大器两端电位相同,再依次闭合第一选通开关和第二选通开关。
5.根据权利要求2所述的相变存储单元,相变存储单元由选通器件和一个相变存储电阻组成,其中所述的选通器件是双极型晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100409357A CN101354910A (zh) | 2008-07-24 | 2008-07-24 | 一种新型的相变存储器的读操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100409357A CN101354910A (zh) | 2008-07-24 | 2008-07-24 | 一种新型的相变存储器的读操作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101354910A true CN101354910A (zh) | 2009-01-28 |
Family
ID=40307680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008100409357A Pending CN101354910A (zh) | 2008-07-24 | 2008-07-24 | 一种新型的相变存储器的读操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101354910A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479546A (zh) * | 2010-11-30 | 2012-05-30 | 中国科学院微电子研究所 | 一种对电阻存储器进行编程的电路 |
CN102750985A (zh) * | 2011-04-21 | 2012-10-24 | 中国科学院上海微系统与信息技术研究所 | 电可编程开关电路 |
CN101740099B (zh) * | 2009-12-08 | 2012-11-21 | 中国科学院声学研究所 | 一种单端位线敏感放大器 |
CN102013271B (zh) * | 2009-09-08 | 2013-04-24 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器快速读取装置及方法 |
CN115527586A (zh) * | 2022-09-22 | 2022-12-27 | 中国科学院微电子研究所 | 一种rram的读取电路及读取方法 |
-
2008
- 2008-07-24 CN CNA2008100409357A patent/CN101354910A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102013271B (zh) * | 2009-09-08 | 2013-04-24 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器快速读取装置及方法 |
CN101740099B (zh) * | 2009-12-08 | 2012-11-21 | 中国科学院声学研究所 | 一种单端位线敏感放大器 |
CN102479546A (zh) * | 2010-11-30 | 2012-05-30 | 中国科学院微电子研究所 | 一种对电阻存储器进行编程的电路 |
CN102479546B (zh) * | 2010-11-30 | 2014-05-14 | 中国科学院微电子研究所 | 一种对电阻存储器进行编程的电路 |
CN102750985A (zh) * | 2011-04-21 | 2012-10-24 | 中国科学院上海微系统与信息技术研究所 | 电可编程开关电路 |
CN102750985B (zh) * | 2011-04-21 | 2015-11-18 | 中国科学院上海微系统与信息技术研究所 | 电可编程开关电路 |
CN115527586A (zh) * | 2022-09-22 | 2022-12-27 | 中国科学院微电子研究所 | 一种rram的读取电路及读取方法 |
CN115527586B (zh) * | 2022-09-22 | 2023-03-10 | 中国科学院微电子研究所 | 一种rram的读取电路及读取方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1897156B (zh) | 具有可变驱动电压的相变随机存取存储器 | |
CN101548335B (zh) | 非易失性存储装置 | |
CN100492694C (zh) | 具有恢复功能的相变存储器和方法 | |
CN102063937B (zh) | 非易失性半导体存储器器件 | |
JP4524684B2 (ja) | メモリ読み出し回路及び方式 | |
US20080101110A1 (en) | Combined read/write circuit for memory | |
US20130033929A1 (en) | Write scheme in a phase change memory | |
US20060221678A1 (en) | Circuit for reading memory cells | |
EP2204817A1 (en) | Non-volatile memory with ovonic threshold switches | |
US8582347B2 (en) | Floating source line architecture for non-volatile memory | |
CN101271918A (zh) | 相变存储器装置 | |
CN101354910A (zh) | 一种新型的相变存储器的读操作方法 | |
WO2021051551A1 (zh) | 忆阻器存储芯片及其操作方法 | |
US8064265B2 (en) | Programming bit alterable memories | |
US10186317B2 (en) | Phase change memory device and method of operation | |
CN101419836B (zh) | 一种相变随机存储器 | |
US7889546B2 (en) | Phase-change random access memory device, system having the same, and associated methods | |
US11756614B2 (en) | Phase change memory device, system including the memory device, and method for operating the memory device | |
CN212675920U (zh) | 相变存储器设备和电子系统 | |
US10811072B2 (en) | Power-efficient programming of magnetic memory | |
US20090097307A1 (en) | Phase-change random access memory device, system having the same, and associated methods | |
CN101894587A (zh) | 相变存储器的自限写入脉冲发生电路 | |
US11355191B2 (en) | Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system | |
CN201655330U (zh) | 一种相变随机存储器 | |
CN105336375A (zh) | 存储器及编程、无冗余和冗余读取、操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090128 |