CN101894587A - 相变存储器的自限写入脉冲发生电路 - Google Patents

相变存储器的自限写入脉冲发生电路 Download PDF

Info

Publication number
CN101894587A
CN101894587A CN2010102355664A CN201010235566A CN101894587A CN 101894587 A CN101894587 A CN 101894587A CN 2010102355664 A CN2010102355664 A CN 2010102355664A CN 201010235566 A CN201010235566 A CN 201010235566A CN 101894587 A CN101894587 A CN 101894587A
Authority
CN
China
Prior art keywords
circuit
pulse
self
electrically connected
generating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102355664A
Other languages
English (en)
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2010102355664A priority Critical patent/CN101894587A/zh
Publication of CN101894587A publication Critical patent/CN101894587A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种相变存储器的自限写入脉冲发生电路，包括：存储单元，以及用以为存储单元提供写入脉冲信号和擦除脉冲信号的写驱动电路。其中，所述写驱动电路进一步包括电压源、与电压源电连接的一对PMOS管、与PMOS管漏极电连接的偏置电路，以及与偏置电路电连接的参考电路和脉冲宽度控制电路。所述参考电路包括目标电阻、与目标电阻电连接的选通管，以及向选通管输入有效控制信号的字线。本发明自限写入脉冲发生电路通过设置参考电路和脉冲宽度控制电路，在存储单元完成写入操作或擦除操作时，可以检测存储单元的状态，并调整写入脉冲的持续时间，从而提高了相变存储器的存储速度。

Description

相变存储器的自限写入脉冲发生电路
技术领域
本发明涉及相变存储器，尤其涉及相变存储器的自限写入脉冲发生电路。
背景技术
相变存储器(phase change memory)，是一种新型的电阻式非易失性半导体存储器，它以硫系化合物材料为存储介质，利用加工到纳米尺寸的相变材料在晶态与非晶态时不同的电阻状态来实现数据存储。
请参阅图4，并详述相变存储器2的写入/擦除操作过程：
写操作(set process)：施加一个长且中等强度的写入脉冲信号21使相变材料温度升到熔化温度之下、结晶温度之上后，并保持一段时间促使晶核生长，从而实现非晶态到多晶态的转换，即“1”态到“0”态的转换。
擦除操作(reset process)：施加一个短且强的擦除脉冲信号22，由于加热电极的作用，电能转换成热能，使多晶的长程有序遭到破坏，相变材料实现由多晶体到非晶态的转换，即“0”态到“1”态的转换。
读操作(read process)：施加一个对相变材料的状态不会产生影响的很弱的脉冲信号后，通过测量器件单元的电阻值来读取它的状态。
请参阅图5，图5为相变存储器2设计框图。所述相变存储器2包括接受写入脉冲信号21和擦除脉冲信号22的写脉冲发生电路23、与写脉冲发生电路23电连接的位线译码电路24和行译码电路25，以及接受位线译码电路24和行译码电路25输出信号的存储阵列26。其中，存储阵列26由若干个相变存储单元27构成。位线译码电路24和行译码电路25与由相变存储单元27组成的存储阵列25相对应，并通过选中特定的相变存储单元26，对它进行读、写操作，实现随机存取的功能。
但是，写入脉冲信号21和擦除脉冲信号22通常采用固定的脉冲宽度，而存储阵列26包含的若干相变存储单元27分别响应不同的写入脉冲信号21或擦除脉冲信号22，则脉冲信号选择的不同必将影响相变存储器2的写入速度，使相变存储器2随机存储速度变慢。
针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明相变存储器的自限写入脉冲发生电路。
发明内容
本发明的目的是针对在现有技术中，传统的相变存储器的写入脉冲信号和擦除脉冲信号具有固定的脉冲宽度，而脉冲信号选择的不同使得相变存储器随机存储速度变慢的缺陷，提供一点可以检测存储单元的状态，并调整写入脉冲的持续时间，从而提高相变存储器存储速度的自限写入脉冲发生电路。
为达到上述目的，本发明采用如下技术方案：一种相变存储器的自限写入脉冲发生电路，包括：存储单元，所述存储单元包括相变电阻、与相变电阻电连接的选通管、对相变电阻进行编程的位线，以及控制选通管开关状态的字线；写驱动电路，用以为存储单元提供写入脉冲信号和擦除脉冲信号。其中，所述写驱动电路进一步包括电压源、与电压源电连接的一对PMOS管、与PMOS管漏极电连接的偏置电路，以及与偏置电路电连接的参考电路和脉冲宽度控制电路。所述参考电路包括目标电阻、与目标电阻电连接的选通管，以及向选通管输入有效控制信号的字线。所述目标电阻是相变电阻的非晶态高阻或者相变电阻的多晶态低阻。存储单元的选通管的栅极与参考电路的栅极电连接相同的字线。所述脉冲宽度控制电路包括比较器及与比较器电连接的晶体管。所述比较器的输入端与偏置电路和参考电路的输出端电连接。当相变电阻的阻值达到目标电阻的阻值大小时，脉冲宽度控制电路的晶体管处于关断状态。
与现有技术相比，本发明具有以下优点：本发明自限写入脉冲发生电路通过设置参考电路和脉冲宽度控制电路，在存储单元完成写入操作或擦除操作时，可以检测存储单元的状态，并调整写入脉冲的持续时间，从而提高了相变存储器的存储速度。
附图说明
图1是本发明相变存储器的自限写入脉冲发生电路的框架图。
图2是本发明相变存储器的自限写入脉冲发生电路的电路设计图。
图3是本发明相变存储器的自限写入脉冲发生电路写入操作流程图。
图4是传统的相变存储器的电路框架图。
图5是传统的相变存储器的写入脉冲信号和擦除脉冲信号的编程的时序图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图1，图1为自限写入脉冲发生电路1的框架图。所述自限写入脉冲发生电路1包括进行随机存储的存储单元10，以及向存储单元10输入写入脉冲信号和擦除脉冲信号的写驱动电路11。
请参阅图1，并结合参阅图2。所述存储单元10包括相变电阻12、与相变电阻12电连接的第一选通管13、用于对存储单元10的相变电阻12进行编程的位线14，以及向所述选通管14提供有效信号并控制选通管14开关状态的字线15。
写驱动器电路11包括一对电压源111，所述电压源111包括将写入电流提供给位线14以将连接的存储单元10编程为写入状态的写入电流源和将擦除电流源提供给位线14以将连接的存储单元10编程为擦除状态的擦除电流源。
写驱动器电路11还包括与电压源111电连接的一对PMOS管112、与PMOS管112中的第一PMOS管1121的漏极电连接的第一偏置电路113、与PMOS管112中的第二PMOS管1122的漏极电连接的第二偏置电路114，以及与第一偏置电路113电连接的参考电路115和与第二偏置电路114电连接的脉冲宽度控制电路116。其中，第一PMOS管1121的栅极与漏接连通。第一PMOS管1121与第二PMOS管1122的栅极连通。第一偏置电路113是第二偏置电路114的复制电路。所述第一偏置电路113与所述第二偏置电路114用以调整写入脉冲信号和擦除脉冲信号。
所述参考电路115包括目标电阻1151、与目标电阻1151电连接的第二选通管1152，以及向第二选通管1152输入有效控制信号的字线15。所述第二选通管1152的源极接地，第二选通管1152的漏极电连接目标电阻1152。第二选通管1152的栅极与第一选通管13的栅极与相同的字线15电连接。目标电阻1152的大小为相变材料的非晶态高阻或相变材料的多晶态低阻。
所述脉冲宽度控制电路116包括比较器1161，以及由比较器1161控制关断的晶体管1162。其中，比较器1161的输入端与第一偏置电路113的输出端和第二偏置电路114的输出端电连接。同时，参考电路115的输出端与比较器1161电连接。晶体管1162的栅极与比较器1161的输出端电连接。晶体管1162的漏极连接相变电阻12的位线14。
请继续参阅图2，并结合参阅图1，详述自限写入脉冲发生电路1的工作原理。通过字线15上的有效信号允许编程电流通过存储单元10。所述有效信号施加在控制连接到位线14的第一选通管13和第二选通管1152。第一偏置电路113与第二偏置电路114及其电压源111产生的第一电流信号传输到脉冲宽度控制电路116的比较器1161的输入端。同时，由参考电路115产生的第二电流信号传输到开关电路116的比较器1161的输入端。比较器116对第一电流117和第二电流118进行比较，进而控制晶体管1162关断操作。具体而言，即当相变电阻12的阻值低于目标电阻1151的阻值时，比较器1161比较第一电流信号和第二电流信号，而根据比较信号使晶体管1162处于导通状态，并将写入脉冲信号施加在用于对存储单元10进行编程的位线14上。当相变电阻12的阻值达到目标电阻1151的阻值时，比较器1161比较第一电流信号和第二电流信号，而根据比较信号使晶体管1162处于关断状态，并去除写入脉冲信号。
请参阅图3，图3为将存储单元10编程为写入状态的操作程序119的流程图。在这这操作程序119中，步骤S1191为将写入脉冲施加在正被编程的存储单元10的位线14。在步骤S1192中检测相变电阻12的阻值，并在步骤S1193中将相变电阻12的阻值与目标电阻1151进行比较。在步骤S1191施加写入脉冲的同时，等待相变电阻12的阻值达到目标电阻1151的阻值。在步骤S1194中，当相变电阻12的阻值达到目标电阻1151的阻值时，脉冲宽度控制电路116关断。
综上所述，本发明自限写入脉冲发生电路1通过设置参考电路115和脉冲宽度控制电路116，在存储单元10完成写入操作或擦除操作时，可以检测存储单元10的状态，并调整写入脉冲的持续时间，从而提高了相变存储器的存储速度。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (8)

1.一种相变存储器的自限写入脉冲发生电路，包括：
存储单元，所述存储单元包括相变电阻、与相变电阻电连接的选通管、对相变电阻进行编程的位线，以及控制选通管开关状态的字线；
写驱动电路，用以为存储单元提供写入脉冲信号和擦除脉冲信号；
其特征在于：所述写驱动电路进一步包括电压源、与电压源电连接的一对PMOS管、与PMOS管漏极电连接的偏置电路，以及与偏置电路电连接的参考电路和脉冲宽度控制电路。
2.根据权利要求1所述的相变存储器的自限写入脉冲发生电路，其特征在于：所述参考电路包括目标电阻、与目标电阻电连接的选通管，以及向选通管输入有效控制信号的字线。
3.根据权利要求2所述的相变存储器的自限写入脉冲发生电路，其特征在于：所述目标电阻是相变电阻的非晶态高阻。
4.根据权利要求2所述的相变存储器的自限写入脉冲发生电路，其特征在于：所述目标电阻是相变电阻的多晶态低阻。
5.根据权利要求2所述的相变存储器的自限写入脉冲发生电路，其特征在于：存储单元的选通管的栅极与参考电路的栅极电连接相同的字线。
6.根据权利要求1所述的相变存储器的自限写入脉冲发生电路，其特征在于：所述脉冲宽度控制电路包括比较器及与比较器电连接的晶体管。
7.根据权利要求6所述的相变存储器的自限写入脉冲发生电路，其特征在于：所述比较器的输入端与偏置电路和参考电路的输出端电连接。
8.根据权利要求6所述的相变存储器的自限写入脉冲发生电路，其特征在于：当相变电阻的阻值达到目标电阻的阻值时，脉冲宽度控制电路的晶体管处于关断状态。
CN2010102355664A 2010-07-23 2010-07-23 相变存储器的自限写入脉冲发生电路 Pending CN101894587A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102355664A CN101894587A (zh) 2010-07-23 2010-07-23 相变存储器的自限写入脉冲发生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102355664A CN101894587A (zh) 2010-07-23 2010-07-23 相变存储器的自限写入脉冲发生电路

Publications (1)

Publication Number Publication Date
CN101894587A true CN101894587A (zh) 2010-11-24

Family

ID=43103751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102355664A Pending CN101894587A (zh) 2010-07-23 2010-07-23 相变存储器的自限写入脉冲发生电路

Country Status (1)

Country Link
CN (1) CN101894587A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592671A (zh) * 2012-02-17 2012-07-18 北京时代全芯科技有限公司 一种相变存储器的写入电路及写入方法
CN108022617A (zh) * 2016-11-04 2018-05-11 财团法人工业技术研究院 可变电阻记忆体电路以及可变电阻记忆体电路的写入方法
CN110993001A (zh) * 2019-11-06 2020-04-10 华中科技大学 一种stt-mram的双端自检写电路及数据写入方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157571A (en) * 1998-08-26 2000-12-05 Oki Electric Industry Co., Ltd. Semiconductor memory device and method of controlling a threshold voltage of the same
CN1499526A (zh) * 2002-11-07 2004-05-26 ������������ʽ���� 半导体存储装置及其制造方法
CN1505052A (zh) * 2002-12-04 2004-06-16 ������������ʽ���� 半导体存储装置和存储单元的写入以及擦除方法
CN1574093A (zh) * 2003-06-03 2005-02-02 三星电子株式会社 在相变存储器件中的用于脉冲宽度控制的器件和方法
US20070153563A1 (en) * 2006-01-03 2007-07-05 Thomas Nirschl Write circuit for resistive memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157571A (en) * 1998-08-26 2000-12-05 Oki Electric Industry Co., Ltd. Semiconductor memory device and method of controlling a threshold voltage of the same
CN1499526A (zh) * 2002-11-07 2004-05-26 ������������ʽ���� 半导体存储装置及其制造方法
CN1505052A (zh) * 2002-12-04 2004-06-16 ������������ʽ���� 半导体存储装置和存储单元的写入以及擦除方法
CN1574093A (zh) * 2003-06-03 2005-02-02 三星电子株式会社 在相变存储器件中的用于脉冲宽度控制的器件和方法
US20070153563A1 (en) * 2006-01-03 2007-07-05 Thomas Nirschl Write circuit for resistive memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592671A (zh) * 2012-02-17 2012-07-18 北京时代全芯科技有限公司 一种相变存储器的写入电路及写入方法
CN102592671B (zh) * 2012-02-17 2015-06-17 北京时代全芯科技有限公司 一种相变存储器的写入电路及写入方法
CN108022617A (zh) * 2016-11-04 2018-05-11 财团法人工业技术研究院 可变电阻记忆体电路以及可变电阻记忆体电路的写入方法
CN110993001A (zh) * 2019-11-06 2020-04-10 华中科技大学 一种stt-mram的双端自检写电路及数据写入方法

Similar Documents

Publication Publication Date Title
CN1897156B (zh) 具有可变驱动电压的相变随机存取存储器
US8891293B2 (en) High-endurance phase change memory devices and methods for operating the same
CN101548335B (zh) 非易失性存储装置
US8767440B2 (en) Sector array addressing for ECC management
CN102656641B (zh) 具有开关的相变存储器的高能效置位写入
US10438657B2 (en) Resistance and gate control in decoder circuits for read and write optimization
CN102820056B (zh) 相变存储器的数据读出电路
US8345472B2 (en) Three-terminal ovonic threshold switch as a current driver in a phase change memory
CN104123960B (zh) 电阻式存储器件和其操作方法
US8014187B2 (en) Method for driving phase change memory device
US9646692B1 (en) Programming verify for nonvolatile memory
JPWO2008129774A1 (ja) 抵抗変化型記憶装置
US7352616B2 (en) Phase change random access memory, boosting charge pump and method of generating write driving voltage
JP2008130166A (ja) メモリ読み出し回路及び方式
US20070230240A1 (en) Phase change memory device and related programming method
CN101118784A (zh) 一种电阻随机存储器的复位操作方法
TW200931440A (en) Semiconductor memory device and memory cell voltage application method
US8526258B2 (en) Variable resistance memory device and related method of operation
CN104900261B (zh) 可变电阻式存储器及其写入方法
TWI514384B (zh) 半導體記憶體裝置與其驅動方法
JP5968868B2 (ja) 少なくとも１つのマルチレベル相変化メモリ（ｐｃｍ）セルをプログラミングするための方法、コンピュータ・プログラム、および装置
CN102169720A (zh) 一种消除过写、误写现象的电阻随机存储器
CN103646668B (zh) 一次性可编程存储器及其编程方法与读取方法
CN101894587A (zh) 相变存储器的自限写入脉冲发生电路
CN103594112A (zh) 一种相变存储器的写操作方法及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20101124