CN102592671A

CN102592671A - 一种相变存储器的写入电路及写入方法

Info

Publication number: CN102592671A
Application number: CN2012100366555A
Authority: CN
Inventors: 王瑞哲; 洪红维; 董骁; 黄崇礼
Original assignee: BAMC-BEIJING Corp
Current assignee: BAMC-BEIJING Corp
Priority date: 2012-02-17
Filing date: 2012-02-17
Publication date: 2012-07-18
Anticipated expiration: 2032-02-17
Also published as: CN102592671B

Abstract

本发明公开了一种相变存储器的写入电路，可调方波电压脉冲电路的输出端连接到第一开关电路输入端；第一开关电路的第二端与相变电阻的第一端和第二开关电路的第一端相连；相变电阻的第二端与选通管的漏极相连；选通管的源极和第二开关电路的第二端分别接地；可调方波电压脉冲电路在执行置位操作时，输出满足SET操作的第一电压脉冲，在执行重置操作时，输出满足RESET操作的第二电压脉冲；所述第一开关电路在执行SET和RESET操作时闭合；所述第二开关电路在执行SET操作和RESET操作时断开，在RESET操作结束时闭合；所述选通管在执行SET和RESET操作时均导通。本发明还公开了上述写入电路的写入方法，本发明实现起来简单易行，显著降低了写入电路的复杂度。

Description

一种相变存储器的写入电路及写入方法

技术领域

本发明涉及相变存储器，特别涉及一种相变存储器的写入电路及写入方法。

背景技术

由于相变存储器具有快速的读写速度，以及较长的数据维持时间，因此近年来得到了飞速的发展。

相变存储器的读和写是可通过施加不同的电压或电流脉冲来实现。写入操作分为置位(SET)操作和重置(RESET)操作两种操作来完成低阻和高阻两种状态的转化。

进行RESET操作时，需要施加一个较高的电压或电流脉冲，将通过产生一定的热量将相变材料的温度提升到熔化温度以上，然后迅速冷却结晶形成高阻状态。当进行SET操作时，则需要施加一个中等强度的电压或电流脉冲，通过产生持续的热量将相变材料的温度提升到结晶温度以上，熔化温度以下，然后缓慢的将温度降下来形成低阻状态。因此相变材料状态的转变主要依赖的是不同的温度和时间。

如图1所示，为了实现SET和RESET两种写入操作，传统的方法是利用电流镜产生电流来实现上述两种功能。该电路是对GST相变电阻16执行SET和RESET两种写入操作的电路，包括：一个基准电流源10、PMOS管电流镜对11，12和NMOS管电流镜对13，14、传输门15、GST相变电阻16、选通管17和开关电路18，19。

选通管17通常由MOS管实现，选通管17的漏极连接到相变电阻16，源极接地。当给定选通管17一定的电压使得选通管打开，就可以通过控制开关电路18，19分别打开电流镜电路11，12，13，14进而产生不同的电流强度，进而电流可以加载到相变电阻，实现写入操作。

由图1可见，现有的写入电路比较复杂，然而对于大规模容量存储器来说，为了使写入的速度很快，每次写入的比特数较多，一个比特对应一个GST相变电阻16，因此所需要的写入电路也会相应的增多，所需要的电流镜的数目也会越多，电流镜所产生的功耗也就越大，电流镜所占用的版图面积也会很大。

除此之外，考虑到不同的工艺情况，在生产芯片时，电流镜的匹配好坏也会对产生电流的大小有偏差，实际生产过程中若要实现精确的电流复制，尤其是当所需要的电流镜很多的时候，精准电流的产生会比较困难。

发明内容

有鉴于此，本发明的主要目的在于提供一种相变存储器的写入电路及写入方法，降低写入电路的复杂度。

本发明提供的相变存储器的写入电路，包括：可调方波电压脉冲电路、第一开关电路、第二开关电路、相变电阻和选通管；所述可调方波电压脉冲电路的输出端连接到第一开关电路输入端；第一开关电路的第二端与相变电阻的第一端和第二开关电路的第一端相连；相变电阻的第二端与选通管的漏极相连；选通管的源极和第二开关电路的第二端分别接地。

所述可调方波电压脉冲电路在执行置位(SET)操作时，输出满足SET操作所需温度要求的第一电压脉冲，在执行重置(RESET)操作时，输出满足RESET操作所需温度要求的第二电压脉冲；所述第一开关电路在执行SET和RESET操作时闭合；所述第二开关电路在执行SET操作和RESET操作时断开，在RESET操作结束时闭合；所述选通管在执行SET和RESET操作时均导通。

较佳地，所述第一开关电路和第二开关电路为带控制端的开关器件。

较佳地，所述第一开关电路包括：第一PMOS管、第一开关器件、第二PMOS管和第二开关器件；所述第二开关电路包括NMOS管和第三开关器件。

所述第一PMOS管、第二PMOS管和NMOS管的栅极与可调方波电压脉冲电路的输出端相连；第一PMOS管的源极连接SET操作所需的第一电压源，第二PMOS管的源极连接RESET操作所需的第二电压源，NMOS管的漏极连接第三开关器件的第一端；第一PMOS管的漏极连接第一开关器件的第一端，第二PMOS管的漏极连接第二开关器件的第一端，NMOS管的源极接地。

所述第一开关器件的第二端、第二开关器件的第二端和第三开关器件的第二端连接到相变电阻的第一端。

较佳地，所述第一开关器件、第二开关器件和第三开关器件为带控制端的开关器件。

较佳地，该写入电路在所述相位电阻的第一端与接地端存在寄生电容。

本发明提供的相变存储器的写入方法，对于每个相变电阻采用上述的写入电路；执行SET操作包括如下步骤：

A、控制选通管导通；

B、控制第一开关电路闭合，第二开关电路保持断开，将可调方波电压脉冲电路输出的第一电压脉冲通过第一开关电路输入给相变电阻；

C、控制第一开关电路断开，第二开关电路保持断开，所述相变电阻缓慢放电完成SET操作；

执行RESET操作包括如下步骤：

D、控制选通管导通；

E、控制第一开关电路闭合，第二开关电路保持断开，将可调方波电压脉冲电路输出的第二电压脉冲通过第一开关电路输入给相变电阻；

F、控制第一开关电路断开，第二开关电路闭合，所述相变电阻由接地的第二开关电路迅速放电；

G、控制第二开关电路断开，完成RESET操作。

较佳地，所述第一开关电路包括：第一PMOS管、第一开关器件、第二PMOS管和第二开关器件；所述第二开关电路包括NMOS管和第三开关器件；所述第一PMOS管、第二PMOS管和NMOS管的栅极与可调方波电压脉冲电路的输出端相连；第一PMOS管的源极连接SET操作所需的第一电压源，第二PMOS管的源极连接RESET操作所需的第二电压源，NMOS管的漏极连接第三开关器件的第一端；第一PMOS管的漏极连接第一开关器件的第一端，第二PMOS管的漏极连接第二开关器件的第一端，NMOS管的源极接地。

较佳地，所述步骤B为：控制第一开关器件闭合，将由可调方波电压脉冲电路产生的从第一电压脉冲幅值到0的变化电平输出给第一PMOS管，使第一PMOS管导通；保持第二开关器件和第三开关器件断开；通过将第一电压源经第一PMOS管和第一开关器件输入给相变电阻，实现将可调方波电压脉冲电路输出的第一电压脉冲间接输入给相变电阻。

所述步骤C为：控制第一开关器件断开，第二开关器件和第三开关器件保持断开，所述相变电阻缓慢放电完成SET操作。

较佳地，该写入电路在所述相位电阻的第一端与接地端存在寄生电容；所述步骤C中，相变电阻由自身放电和寄生电容放电实现缓慢放电。

较佳地，所述步骤E为：控制第二开关器件闭合，将由可调方波电压脉冲电路产生的从第二电压脉冲幅值到0的变化电平输出给第二PMOS管，使第二PMOS管导通；保持第一开关器件和第三开关器件断开；通过将第二电压源经第二PMOS管和第二开关器件输入给相变电阻，实现将可调方波电压脉冲电路输出的第二电压脉冲间接输入给相变电阻。

所述步骤F为：控制第二开关器件断开，第三开关器件闭合，保持第一开关器件断开；将由可调方波电压脉冲电路产生的0到第二电压脉冲幅值的变化电平输出给NMOS管，使NMOS管导通，并与相变电阻形成接地通路，所述相变电阻由接地的NMOS管和第三开关器件迅速放电。

所述步骤G为：控制第三开关器件断开，完成RESET操作。

较佳地，所述第一电压脉冲的幅值和脉宽根据对实际电路SET操作的检测设置；所述第二电压脉冲的幅值和脉宽根据对实际电路RESET操作的检测设置。

由上述的技术方案可见，本发明的这种相变存储器的写入电路及写入方法，采用SET和RESET的电压脉冲完全取代了由繁杂的电流镜结构来产生不同电流来进行写操作的原理，而且只需要一个可调脉宽的方波电压，实现起来简单易行，显著降低了写入电路的复杂度。

附图说明

图1为现有技术相变存储器的写入电路图；

图2为本发明第一较佳实施例的写入电路图；

图3为本发明第二较佳实施例的写入电路图；

图4为图3所示实施例中，SET操作时输入的脉冲信号和相变电阻上的电压变化图；

图5为所示实施例中，RESET操作时输入的脉冲信号和相变电阻上的电压变化图。

具体实施方式

本发明提供了一种相变存储器的写入电路和写入方法，以下参照附图并举具体实施例对本发明进行详细说明。

本发明的这种相变存储器的写入电路和写入方法，通过控制开关电路分别将满足SET操作所需温度要求的第一电压脉冲和满足RESET的操作所需温度要求的第二电压脉冲加载到相变电阻上面，完成SET操作和RESET操作。本发明中的第一电压脉冲和第二电压脉冲可以直接加载到相变电阻上，也可以间接加载到相变电阻上。以下举两个具体实施例分别予以详细说明。

第一较佳实施例：

本实施例是直接将第一电压脉冲和第二电压脉冲加载到相变电阻上。如图2所示，本发明第一较佳实施例的写入电路包括：可调方波电压脉冲电路21、第一开关电路22、第二开关电路25、相变电阻(PCE)23和选通管(WL)24。

其中，可调方波电压脉冲电路21的输出端连接到第一开关电路22的输入端。第一开关电路22的第二端与相变电阻23的第一端和第二开关电路25的第一端相连。相变电阻23的第二端与选通管24的漏极相连。选通管24的源极和第二开关电路25的第二端分别接地。

本实施例中，可调方波电压脉冲电路21在执行置位(SET)操作时，输出满足SET操作所需温度要求的第一电压脉冲给第一开关电路22，在执行重置(RESET)操作时，输出满足RESET操作所需温度要求的第二电压脉冲给第一开关电路22。

第一开关电路22在执行SET和RESET操作时闭合。第二开关电路25在执行SET操作和RESET操作时断开，在RESET操作结束时闭合。选通管在执行SET和RESET操作时均导通。

本实施例中的第一开关电路和第二开关电路可以为带控制端的开关器件。由控制端控制开关器件的断开和闭合。

以下对图2所示的写入电路进行写操作的方法进行具体说明。

首先，图2所示的写入电路执行SET操作包括如下步骤：

A、控制选通管24导通。

B、控制第一开关电路22闭合，第二开关电路25保持断开，将可调方波电压脉冲电路21输出的第一电压脉冲通过第一开关电路22输入给相变电阻。

C、控制第一开关电路22断开，第二开关电路25保持断开，所述相变电阻23缓慢放电完成SET操作。

其次，图2所示的写入电路执行RESET操作包括如下步骤：

D、控制选通管24导通。

E、控制第一开关电路22闭合，第二开关电路25保持断开，将可调方波电压脉冲电路21输出的第二电压脉冲通过第一开关电路22输入给相变电阻23。

F、控制第一开关电路22断开，第二开关电路25闭合，所述相变电阻23由接地的第二开关电路25迅速放电。

G、控制第二开关电路断开，完成RESET操作。

另外，本实施例的写入电路中，在相位电阻23的第一端与接地端存在寄生电容。因此，在步骤C中，相变电阻23由自身放电和寄生电容放电实现缓慢放电。

本实施例中，通过控制可调方波电压脉冲电路输出的电压脉冲时间，来使其输出满足SET操作和RESET操作温度要求的第一电压脉冲和第二电压脉冲。

第二较佳实施例：

本实施例是间接将第一电压脉冲和第二电压脉冲加载到相变电阻上。如图3所示，本发明第二较佳实施例的写入电路包括：可调方波电压脉冲电路37、第一PMOS管32、第一开关器件35、第二PMOS管31和第二开关器件34、NMOS管33、第三开关器件36、相变电阻(PCE)38和选通管(WL)39。另外，本实施例的写入电路在相位电阻38的第一端与接地端存在寄生电容30。

其中，第一PMOS管32、第一开关器件35、第二PMOS管31和第二开关器件34实现的功能与图2所示写入电路中的第一开关电路对应。第一PMOS管32和第一开关器件35用来控制SET电压脉冲输入相变电阻38，第二PMOS管31和第二开关器件34用来控制RESET电压脉冲输入相变电阻38。

具体地，第一PMOS管32、第二PMOS管31和NMOS管33的栅极都与可调方波电压脉冲电路37的输出端相连。第一PMOS管32的源极连接SET操作所需的第一电压源VDD1，第二PMOS管31的源极连接RESET操作所需的第二电压源VDD2，NMOS管33的漏极连接第三开关器件36的第一端。第一PMOS管32的漏极连接第一开关器件35的第一端，第二PMOS管31的漏极连接第二开关器件34的第一端，NMOS管33的源极接地。

如图3所示，第一开关器件35的第二端、第二开关器件34的第二端和第三开关器件36的第二端都连接到相变电阻38的第一端。

本实施例中相变电阻(PCE)38和选通管(WL)39的连接关系与图2所示实施例相同，这里不再重复。

本实施例中的第一开关器件35、第二开关器件34和第三开关器件36为均为带控制端的开关器件。由控制端控制其闭合或断开。

以下对图3所示的写入电路进行写操作的方法进行具体说明。

首先，图3所示的写入电路执行SET操作包括如下步骤：

A、控制选通管39导通。

B、控制第一开关器件35闭合，将由可调方波电压脉冲电路37产生的从第一电压脉冲幅值到0的变化电平输出给第一PMOS管32，使第一PMOS管32导通。保持第二开关器件34和第三开关器件36断开。通过将第一电压源VDD1经第一PMOS管32和第一开关器件35输入给相变电阻38，实现将可调方波电压脉冲电路37输出的第一电压脉冲间接输入给相变电阻38，即实现对加载在相变电阻38的VDD1的时间的控制。

C、控制第一开关器件35断开，第二开关器件34和第三开关器件36保持断开，所述相变电阻38缓慢放电完成SET操作。

同样的，本实施例中，相变电阻23由自身放电和寄生电容30放电实现了缓慢放电。

参照图4，当进行执行SET操作时，对于热量的要求是将相变材料的温度升高到结晶点温度以上，低于熔化温度并保持一短时间。因此对于SET的第一电压脉冲需要提供一个中等强度，时间较长但是平缓下降的脉冲。这样有利于相变材料在熔化过后可以缓慢的结晶。因此，在此过程中不需要NMOS管33工作使得相变电阻38的电压快速下降，而且对于电压脉冲幅值要求也较低。具体地，这个脉冲的幅值和脉宽是根据对实际电路SET操作的检测结果来设置。

由上述的步骤可知，本实施例中，首先将第二开关器件34和第三开关器件36断开，将第一开关器件35闭合，通过供给WL一个固定偏压使得选通管39打开。并且由可调方波电压脉冲电流37给予PMOS管32的栅极一个电平变化，电压变化幅度为VDD1(即所示第一电压脉冲的幅值)到0(如图4所示)。

这样，当第一PMOS管32完全打开，相变电阻38上的电压能够达到VDD1，并且加载到的相变电阻上面。经过可控时间41这段时间的加热之后，热量足够达到结晶温度且低于熔化温度的时候，这时候方波脉冲电压由低电平到高电平转换。其中可控时间41可以通过调整方波输入电压的脉冲宽度来实现。

由于此时NMOS管33不参与工作，因此寄生电容30以及相变电阻38使得加载在相变电阻38上的电压能够缓慢的放电。这样也完全符合SET操作当中需要将温度慢慢降下来。

其次，图3所示的写入电路执行RESET操作包括如下步骤：

D、控制选通管39导通。

E、控制第二开关器件34闭合，将由可调方波电压脉冲电路37产生的从第二电压脉冲幅值到0的变化电平输出给第二PMOS管31，使第二PMOS管31导通。保持第一开关器件35和第三开关器件36断开。通过将第二电压源VDD2经第二PMOS管31和第二开关器件34输入给相变电阻38，实现将可调方波电压脉冲37电路输出的第二电压脉冲VDD2间接输入给相变电阻38，即实现了加载在相变电阻38的VDD2的时间的控制。

F、控制第二开关器件34断开，第三开关器件36闭合，保持第一开关器件35断开。将由可调方波电压脉冲电路37产生的0到第二电压脉冲幅值的变化电平输出给NMOS管33，使NMOS管33导通，并与相变电阻38形成接地通路，所述相变电阻38由接地的NMOS管33和第三开关器件36迅速放电。

G、控制第三开关器件36断开，完成RESET操作。

参照图5，当进行RESET操作时，其主要的目的是为了将相变材料熔化并且快速结晶得到高电阻状态。因此对于热量的要求是将相变材料的温度升高到熔化温度以上，然后快速的冷却。通过功率公式：

对于电阻上电压的要求是提供一个较高的第二电压脉冲，进而使得在短时间内热量足以达到熔化温度以上。具体地，这个第二电压脉冲的幅值和脉宽是根据对实际电路SET操作的检测结果来设置。

由上述的步骤可知，本实施例中首先将第二开关器件34和第三开关器件36闭合，将第一开关器件35断开。供给WL一个固定偏压使得选通管39打开。并且同时由可调方波电压脉冲电流37给予PMOS管31的栅极一个短而且低的脉冲，这个脉冲的幅度范围从VDD2(即所述第二脉冲电压的幅值)到0，以便于将第二PMOS管31完全打开，尽量使得第二PMOS管31上的压降达到最小。这时候，相变电阻38上的电压能够得到最大电压为VDD2。

由于形成多晶体的时间比形成非晶体的时间要慢，而且温度也只是保持在熔化温度以下，所以此过程中VDD1的电压值比VDD2的电压值要大，而且所要求的第一电压脉冲的时间要长于第二电压脉冲的时间。

由于NMOS管33的栅极电压为低，因此NMOS管在这期间始终处于断开状态。经过可控时间51这段时间的加热之后，根据W＝P*t，当热量足以使得温度达到熔点以上的时候，改变脉冲从低电压到高电压进行转换。其中可控时间51可以通过调整输入电压的脉冲宽度来实现。

由于第二PMOS管31上栅极电压为高，因此第二PMOS管31关闭并且与此同时NMOS管33栅极电压为高电平，使得NMOS管33打开并且与相变电阻38形成了一个接地的通路。这个通路能够对加载在相变电阻上的电压进行迅速的放电，使温度能够急剧下降，使得相变材料能够迅速的非晶化，达到高阻的状态。

需要说明的是，图2和图3的电路都是针对一个相变电阻的，通常相变存储器包含很多相变电阻来实现多个比特的同时写入，因此需要多个图2和图3所示的电路。

由上述实施例可见，本发明采用SET和RESET的电压脉冲完全取代了由繁杂的电流镜结构来产生不同电流来进行写操作的原理，而且只需要一个可调脉宽的方波电压，实现起来简单易行。

除此之外，在大规模存储器设计中，电流镜结构需要复制上百个去产生相同的电流，这样在工艺上也会比较困难，而电压输入脉冲则完全解决了这个问题，节省了版图的面积和多余的MOS管的功耗。

由于本发明所需要的电压信号VDD1和VDD2对于所产生的热量比例是与电流信号所产生的热量比例是相同的，只需要根据不同工艺的相变材料的要求来确定SET和RESET所需要的最高电压比例，就可以保证SET和RESET操作能够顺利达到存储器的要求。

由于其今后的工艺技术的进步，相变材料所需要的能量也会减少，能够使本发明在今后的技术可扩展性有着更广阔的前景。

Claims

1.一种相变存储器的写入电路，其特征在于，包括：可调方波电压脉冲电路、第一开关电路、第二开关电路、相变电阻和选通管；

所述可调方波电压脉冲电路的输出端连接到第一开关电路输入端；第一开关电路的第二端与相变电阻的第一端和第二开关电路的第一端相连；相变电阻的第二端与选通管的漏极相连；选通管的源极和第二开关电路的第二端分别接地；

2.如权利要求1所述的写入电路，其特征在于：所述第一开关电路和第二开关电路为带控制端的开关器件。

3.如权利要求1所述的写入电路，其特征在于：所述第一开关电路包括：第一PMOS管、第一开关器件、第二PMOS管和第二开关器件；所述第二开关电路包括NMOS管和第三开关器件；

所述第一PMOS管、第二PMOS管和NMOS管的栅极与可调方波电压脉冲电路的输出端相连；第一PMOS管的源极连接SET操作所需的第一电压源，第二PMOS管的源极连接RESET操作所需的第二电压源，NMOS管的漏极连接第三开关器件的第一端；第一PMOS管的漏极连接第一开关器件的第一端，第二PMOS管的漏极连接第二开关器件的第一端，NMOS管的源极接地；

4.如权利要求3所述的写入电路，其特征在于：所述第一开关器件、第二开关器件和第三开关器件为带控制端的开关器件。

5.如权利要求3所述的写入电路，其特征在于：该写入电路在所述相位电阻的第一端与接地端存在寄生电容。

6.一种相变存储器的写入方法，其特征在于：对于每个相变电阻采用权利要求1所述的写入电路；执行SET操作包括如下步骤：

A、控制选通管导通；

B、控制第一开关电路闭合，第二开关电路保持断开，将可调方波电压脉冲电路输出的第一电压脉冲通过第一开关电路输入给相变电阻；C、控制第一开关电路断开，第二开关电路保持断开，所述相变电阻缓慢放电完成SET操作；

执行RESET操作包括如下步骤：

D、控制选通管导通；

E、控制第一开关电路闭合，第二开关电路保持断开，将可调方波电压脉冲电路输出的第二电压脉冲通过第一开关电路输入给相变电阻；F、控制第一开关电路断开，第二开关电路闭合，所述相变电阻由接地的第二开关电路迅速放电；

G、控制第二开关电路断开，完成RESET操作。

7.如权利要求6所述的写入方法，其特征在于：所述第一开关电路包括：第一PMOS管、第一开关器件、第二PMOS管和第二开关器件；所述第二开关电路包括NMOS管和第三开关器件；

8.如权利要求6所述的写入方法，其特征在于：

所述步骤B为：控制第一开关器件闭合，将由可调方波电压脉冲电路产生的从第一电压脉冲幅值到0的变化电平输出给第一PMOS管，使第一PMOS管导通；保持第二开关器件和第三开关器件断开；通过将第一电压源经第一PMOS管和第一开关器件输入给相变电阻，实现将可调方波电压脉冲电路输出的第一电压脉冲间接输入给相变电阻。

9.如权利要求8所述的写入方法，其特征在于：该写入电路在所述相位电阻的第一端与接地端存在寄生电容；

所述步骤C中，相变电阻由自身放电和寄生电容放电实现缓慢放电。

10.如权利要求6所述的写入方法，其特征在于：

所述步骤E为：控制第二开关器件闭合，将由可调方波电压脉冲电路产生的从第二电压脉冲幅值到0的变化电平输出给第二PMOS管，使第二PMOS管导通；保持第一开关器件和第三开关器件断开；通过将第二电压源经第二PMOS管和第二开关器件输入给相变电阻，实现将可调方波电压脉冲电路输出的第二电压脉冲间接输入给相变电阻。

所述步骤F为：控制第二开关器件断开，第三开关器件闭合，保持第一开关器件断开；将由可调方波电压脉冲电路产生的0到第二电压脉冲幅值的变化电平输出给NMOS管，使NMOS管导通，并与相变电阻形成接地通路，所述相变电阻由接地的NMOS管和第三开关器件迅速放电；

所述步骤G为：控制第三开关器件断开，完成RESET操作。

11.如权利要求6-10所述的写入方法，其特征在于：所述第一电压脉冲的幅值和脉宽根据对实际电路SET操作的检测设置；所述第二电压脉冲的幅值和脉宽根据对实际电路RESET操作的检测设置。