CN104318955B - 基于二极管选通的相变存储器的数据读出电路及读出方法 - Google Patents

基于二极管选通的相变存储器的数据读出电路及读出方法 Download PDF

Info

Publication number
CN104318955B
CN104318955B CN201410631642.1A CN201410631642A CN104318955B CN 104318955 B CN104318955 B CN 104318955B CN 201410631642 A CN201410631642 A CN 201410631642A CN 104318955 B CN104318955 B CN 104318955B
Authority
CN
China
Prior art keywords
pmos
read
voltage
circuit
reading circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410631642.1A
Other languages
English (en)
Other versions
CN104318955A (zh
Inventor
李喜
闵国全
宋志棠
陈后鹏
张琪
王倩
金荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI NANOTECHNOLOGY PROMOTION CENTER
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
SHANGHAI NANOTECHNOLOGY PROMOTION CENTER
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI NANOTECHNOLOGY PROMOTION CENTER, Shanghai Institute of Microsystem and Information Technology of CAS filed Critical SHANGHAI NANOTECHNOLOGY PROMOTION CENTER
Priority to CN201410631642.1A priority Critical patent/CN104318955B/zh
Publication of CN104318955A publication Critical patent/CN104318955A/zh
Application granted granted Critical
Publication of CN104318955B publication Critical patent/CN104318955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种基于二极管选通的相变存储器的数据读出电路及读出方法，用于读出所述相变存储器中被选中的相变存储单元所存储的数据，其中，所述基于二极管选通的相变存储器的数据读出电路至少包括：虚拟单元，读电路工作电压产生电路，稳压缓冲电路，读电路以及电平转换电路。本发明的基于二极管选通的相变存储器的数据读出电路及读出方法，通过预先产生使读电路能够安全工作的读出电压，有效地避免了存储单元在读取过程中可能产生的读破坏现象；同时，无须通过钳位电路对被选中的相变存储单元所在的位线进行钳位保护，能有效地加快数据读出过程，特别适用于使用二极管作为选通管的相变存储器。

Description

基于二极管选通的相变存储器的数据读出电路及读出方法
技术领域
本发明涉及微电子技术领域，特别是涉及一种基于二极管选通的相变存储器的数据读出电路及读出方法。
背景技术
相变存储器，是一种新型的阻变式非易失性半导体存储器，它以硫系化合物材料为存储介质，利用加工到纳米尺寸的相变材料在多晶态(材料呈低阻状态)与非晶态(材料呈高阻状态)时不同的电阻状态来实现数据的存储。
相变存储器是基于Ovshinsky在20世纪60年代末提出的奥弗辛斯基电子效应的存储器，它一般是指硫系化合物随机存储器，又被称作奥弗辛斯基电效应统一存储器。相变存储器作为一种新的存储器，由于其读写速度快，可擦写耐久性高，保持信息时间长，低功耗，非挥发等特性，特别是随着加工技术和存储单元的尺寸缩小到纳米数量级时相变存储器的这些特性也变得越来越突出，因此它被业界认为是最有发展潜力的下一代存储器。
相变存储器的基本相变存储单元由相变材料介质单元和选通开关单元组成。其中，相变存储器选通器件实现着存储阵列特定存储单元被选择进行读写的开关操作功能，目前被应用的选通器件包括BJT、MOSFET晶体管以及垂直Diode(二极管)。其中Diode作为选通管时因其极高的电流密度所能实现的工艺最高极限的4F2单元面积，极具应用潜力。
相变存储器中存储的数据(即相变单元的晶态或非晶态)要通过数据读出电路读取，考虑到其呈现出来的直观特性为低阻或高阻态，因此，相变存储器都是通过在读使能信号及读电路的控制下，向相变存储器存储单元输入较小量值的电流或者电压，然后测量相变存储单元上的电压值或电流值来实现的。
数据读出电路通过发送一个极低的电流值(电压值)给相变存储单元，此时读取位线的电压(电流)，如果位线电压较高(电流较小)则表示相变单元为高阻态，即“1”；如果位线电压较低(电流较大)则表示相变单元为低阻态，即“0”。然而，在读的过程中，当有电流流过相变存储单元时，相变存储单元会产生焦耳热，当焦耳热的功率大于单元的散热效率时，这种热效应会影响相变存储单元的基本状态；同时，当相变存储单元两端电压差超过某一个阈值时，相变材料内部载流子会发生击穿效应，载流子突然增加，从而表现出低阻的特性，而此时材料本身并没有发生相变。上述两个现象即所谓的读破坏现象。为了克服以上缺点，读出电路通常通过钳位的方式强制读操作，使被选中的相变存储单元所在位线的电压小于相变材料的阈值电压，从而避免读破坏现象的产生。
对于基于MOSFET晶体管选通的相变存储器，由于读出电流通常很小，选通开关在开启时几乎不产生压降，因此位线可以轻松地被钳位在阈值电压以内(该电压通常在0.5V以内)，且此时数据读出电路中的各元器件仍可以工作在正常的区域。然而，对于基于二极管选通的相变存储器，由于二极管自身的压降，数据读出时位线电压被抬高到(VGST+VTHDiode)，其中VTHDiode为开启二极管的阈值电压，从而导致位线电压过高，无法完成快速钳位，数据读出速度较慢。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于二极管选通的相变存储器的数据读出电路及读出方法，用于解决现有技术中基于二极管选通的相变存储器数据读出速度较慢、出现读破坏等的问题。
为实现上述目的及其他相关目的，本发明提供一种基于二极管选通的相变存储器的数据读出电路，用于读出所述相变存储器中被选中的相变存储单元所存储的数据，其中，所述基于二极管选通的相变存储器的数据读出电路至少包括：
虚拟单元，用于在导通时产生理想读电流；
读电路工作电压产生电路，连接于所述虚拟单元，用于在所述虚拟单元产生理想读电流时产生读电路工作电压；
稳压缓冲电路，连接于所述读电路工作电压产生电路，用于将所述读电路工作电压产生电路产生的读电路工作电压进行稳压缓冲，以产生读出电压；
读电路，连接于所述稳压缓冲电路和所述被选中的相变存储单元，用于在所述稳压缓冲电路产生读出电压时，对所述被选中的相变存储单元及其所在的位线进行充电，同时产生参考读电流，并在充电完成后根据所述被选中的相变存储单元的当前状态产生读出电流；然后将所述参考读电流和所述读出电流进行比较，以产生相变存储器读出电压信号；
电平转换电路，连接于所述读电路，用于将所述读电路产生的相变存储器读出电压信号转换为能使所述相变存储器正常工作的相变存储器工作电压信号，以使所述被选中的相变存储单元的当前状态转换为数据总线能识别的电压信号，从而读取所述被选中的相变存储单元所存储的数据。
优选地，所述读电路工作电压产生电路至少包括：第一PMOS管；其中，所述第一PMOS管的漏极与其栅极连接，所述第一PMOS管的漏极还与所述虚拟单元连接，所述第一PMOS管的源极接入一电源电压，所述第一PMOS管的源极与所述电源电压之间形成第一节点，所述读电路工作电压为所述第一节点处的电压；
所述稳压缓冲电路至少包括：模拟缓冲器；其中，所述模拟缓冲器的正输入端与所述第一节点连接，所述模拟缓冲器的负输入端与其输出端连接，所述模拟缓冲器的输出端还与所述读电路连接，所述读出电压为所述模拟缓冲器的输出端处的电压。
优选地，所述读电路工作电压产生电路至少包括：两组电流镜，其中一组电流镜由第一PMOS管和第二PMOS管组成，另一组电流镜由第三PMOS管和第四PMOS管组成；其中，所述第一PMOS管的源极和第二PMOS管的源极均接入一电源电压，所述第一PMOS管的漏极与其栅极连接，所述第一PMOS管的栅极还与所述第二PMOS管的栅极连接；所述第一PMOS管的漏极还与所述第三PMOS管的源极连接，所述第二PMOS管的漏极与所述第四PMOS管的源极连接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第三PMOS管的漏极接地，所述第四PMOS管的栅极还与其漏极连接，所述第四PMOS管的漏极还与所述虚拟单元连接；所述第二PMOS管的漏极与所述第四PMOS管的源极之间形成第一节点，所述读电路工作电压为所述第一节点处的电压；
所述稳压缓冲电路至少包括：运算放大器、第五PMOS管和稳压电阻；其中，所述运算放大器的负输入端与所述第一节点连接，所述运算放大器的正输入端与所述第五PMOS管的漏极连接，所述运算放大器的输出端与所述第五PMOS管的栅极连接，所述第五PMOS管的源极接入所述电源电压，所述第五PMOS管的漏极还与所述稳压电阻连接后接地，所述读出电压为所述第五PMOS管的漏极处的电压。
优选地，所述读电路至少包括：两组电流镜，其中一组电流镜由第六PMOS管和第七PMOS管组成，另一组电流镜由第一NMOS管和第二NMOS管组成；其中，所述第六PMOS管的源极、所述第七PMOS管的源极和所述第二NMOS管的漏极均与所述稳压缓冲电路连接；所述第六PMOS管的栅极与其漏极连接，所述第六PMOS管的栅极还与所述第七PMOS管的栅极连接，所述第六PMOS管的漏极连接所述被选中的相变存储单元，所述第七PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管的栅极与所述第二NMOS管的栅极连接，所述第二NMOS管的栅极还与其漏极连接，所述第一NMOS管的源极和所述第二NMOS管的源极均接地；所述参考读电流为流入所述第二NMOS管的漏极的电流，所述第七PMOS管的漏极与所述第一NMOS管的漏极之间形成第二节点，所述相变存储器读出电压信号为所述参考读电流和所述读出电流在所述第二节点处进行比较后产生的电压信号。
优选地，所述电平转换电路至少包括：反相器，第三NMOS管，第四NMOS管，以及交叉耦合的第八PMOS管和第九PMOS管；其中，所述反相器的输入端和所述第三NMOS管的栅极均接入所述相变存储器读出电压信号，所述反相器的电源端接入所述读出电压，所述反相器的输出端与所述第四NMOS管的栅极连接，所述第三NMOS管的源极和所述第四NMOS管的源极均接地，所述第三NMOS管的漏极与所述第八PMOS管的漏极连接，所述第四NMOS管的漏极与所述第九PMOS管的漏极连接，所述第八PMOS管的漏极还与所述第九PMOS管的栅极连接，所述第九PMOS管的漏极还与所述第八PMOS管的栅极连接，所述第八PMOS管的源极与所述第九PMOS管的源极均接入所述电源电压，所述相变存储器工作电压信号为所述第九PMOS管的漏极处的电压。
优选地，所述虚拟单元至少包括：虚拟电阻和虚拟二极管；其中，所述虚拟电阻的一端连接位线，所述虚拟电阻的另一端连接所述虚拟二极管的正极，所述虚拟二极管的负极连接字线；根据欧姆定律，所述虚拟电阻满足以下公式：
R0＝VRS/Irdd；
其中，R0为所述虚拟电阻，Irdd为所述理想读电流，VRS为所述被选中的相变存储单元的理想读电圧。
优选地，所述理想读电流为不至于引起所述被选中的相变存储单元发生相变的安全读取电流；所述理想读电压为不至于引起所述被选中的相变存储单元发生阈值开关动作的安全读取电压，所述理想读电压小于所述被选中的相变存储单元的阈值电压。
优选地，所述读电路通过一读传输门与所述被选中的相变存储单元所在的位线连接；其中，所述读传输门的控制端在接收到读使能信号后开启，以使所述读电路对所述被选中的相变存储单元及其所在的位线进行充电，并在充电完成后根据所述被选中的相变存储单元的当前状态产生读出电流，从而最终读出所述被选中的相变存储单元所存储的数据。
优选地，在读出所述被选中的相变存储单元所存储的数据时，所述被选中的相变存储单元所在的字线接地。
本发明还提供一种基于二极管选通的相变存储器的数据读出方法，采用如上所述的基于二极管选通的相变存储器的数据读出电路，其中，所述基于二极管选通的相变存储器的数据读出方法至少包括如下步骤：
预设一虚拟单元，所述虚拟单元在导通时产生理想读电流；
读电路工作电压产生电路在所述虚拟单元产生理想读电流时产生读电路工作电压；
稳压缓冲电路将所述读电路工作电压产生电路产生的读电路工作电压进行稳压缓冲，以产生读出电压；
在所述稳压缓冲电路产生读出电压时，读电路对所述被选中的相变存储单元及其所在的位线进行充电，同时产生参考读电流，并在充电完成后根据所述被选中的相变存储单元的当前状态产生读出电流；然后将所述参考读电流和所述读出电流进行比较，以产生相变存储器读出电压信号；
电平转换电路将所述读电路产生的相变存储器读出电压信号转换为能使所述相变存储器正常工作的相变存储器工作电压信号，以使所述被选中的相变存储单元的当前状态转换为数据总线能识别的电压信号，从而读取所述被选中的相变存储单元所存储的数据。
如上所述，本发明的基于二极管选通的相变存储器的数据读出电路及读出方法，具有以下有益效果：通过预先产生使读电路能够安全工作的读出电压，有效地避免了存储单元在读取过程中可能产生的读破坏现象；同时，无须通过钳位电路对被选中的相变存储单元所在的位线进行钳位保护，能有效地加快数据读出过程，特别适用于使用二极管作为选通管的相变存储器。
附图说明
图1显示为本发明第一实施方式的基于二极管选通的相变存储器的数据读出电路的原理框图。
图2显示为本发明第一实施方式的基于二极管选通的相变存储器的数据读出电路的电路图。
图3显示为本发明第一实施方式的基于二极管选通的相变存储器的数据读出电路中电平转换电路的电路图。
图4显示为本发明第二实施方式的基于二极管选通的相变存储器的数据读出电路中读电路工作电压产生电路和稳压缓冲电路的电路图。
图5显示为本发明第二实施方式的基于二极管选通的相变存储器的数据读出方法的具体流程图。
元件标号说明
1 虚拟单元
2 读电路工作电压产生电路
3 稳压缓冲电路
4 读电路
5 电平转换电路
6 被选中的相变存储单元
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1和图2，本发明第一实施方式涉及一种基于二极管选通的相变存储器的数据读出电路，用于读出相变存储器中被选中的相变存储单元6所存储的数据。需要说明的是，本实施方式中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施方式的基于二极管选通的相变存储器的数据读出电路至少包括：虚拟单元1，读电路工作电压产生电路2，稳压缓冲电路3，读电路4以及电平转换电路5。
对于虚拟单元1，其用于在导通时产生理想读电流Irdd。在本实施方式中，虚拟单元1(或称Dummy单元)为类似于1D1R相变存储单元结构(主要由一个二极管和一个电阻构成)，其至少包括：虚拟电阻R0和虚拟二极管D0；其中，虚拟电阻的一端连接位线，虚拟电阻的另一端连接虚拟二极管的正极，虚拟二极管的负极连接字线；虚拟电阻R0和虚拟二极管D0分别使用现有的普通的电阻和二极管，根据欧姆定律，虚拟电阻满足以下公式：
R0＝VRS/Irdd；
其中，R0为虚拟电阻，Irdd为理想读电流，VRS为被选中的相变存储单元6的理想读电圧。
而理想读电流为Irdd不至于引起被选中的相变存储单元6发生相变的安全读取电流，理想读电压VRS为不至于引起被选中的相变存储单元6发生阈值开关动作的安全读取电压，理想读电压VRS小于被选中的相变存储单元6的阈值电压VTH。
对于读电路工作电压产生电路2，其连接于虚拟单元1，用于在虚拟单元1产生理想读电流Irdd时产生读电路工作电压Vrdd。如图2所示，在本实施方式中，读电路工作电压产生电路2至少包括：第一PMOS管PM1；其中，第一PMOS管PM1的漏极与其栅极连接，第一PMOS管PM1的漏极还与虚拟单元1连接，第一PMOS管PM1的源极接入一电源电压VDD，第一PMOS管PM1的源极与电源电压VDD之间形成第一节点N1，读电路工作电压Vrdd为第一节点N1处的电压。
对于稳压缓冲电路3，其连接于读电路工作电压产生电路2，用于将读电路工作电压产生电路2产生的读电路工作电压Vrdd进行稳压缓冲，以产生读出电压Vrd。如图2所示，在本实施方式中，稳压缓冲电路3至少包括：模拟缓冲器AB(Analog Buffer)；其中，模拟缓冲器AB的正输入端与第一节点N1连接，模拟缓冲器AB的负输入端与其输出端连接，模拟缓冲器的输出端还与读电路4连接，读出电压Vrd为模拟缓冲器的输出端处的电压。
对于读电路4，其连接于稳压缓冲电路3和被选中的相变存储单元6，用于在稳压缓冲电路3产生读出电压Vrd时，对被选中的相变存储单元6及其所在的位线BL进行充电，同时产生参考读电流Irdf，并在充电完成后根据被选中的相变存储单元6的当前状态产生读出电流Ird；然后将参考读电流Irdf和读出电流Ird进行比较，以产生相变存储器读出电压信号DSA0。如图2所示，在本实施方式中，读电路4至少包括：两组电流镜，其中一组电流镜由第六PMOS管PM6和第七PMOS管PM7组成，另一组电流镜由第一NMOS管NM1和第二NMOS管NM2组成；其中，第六PMOS管PM6的源极、第七PMOS管PM7的源极和第二NMOS管NM2的漏极均与稳压缓冲电路3连接；第六PMOS管PM6的栅极与其漏极连接，第六PMOS管PM6的栅极还与第七PMOS管PM7的栅极连接，第六PMOS管PM6的漏极连接被选中的相变存储单元6，第七PMOS管PM7的漏极与第一NMOS管NM1的漏极连接，第一NMOS管NM1的栅极与第二NMOS管NM2的栅极连接，第二NMOS管NM2的栅极还与其漏极连接，第一NMOS管NM1的源极和第二NMOS管NM2的源极均接地；参考读电流Irdf为流入第二NMOS管NM2的漏极的电流，第七PMOS管PM7的漏极与第一NMOS管NM1的漏极之间形成第二节点N2，相变存储器读出电压信号为参考读电流Irdf和读出电流Ird在第二节点N2处进行比较后产生的电压信号DSA0。
对于电平转换电路5，其连接于读电路4，用于将读电路4产生的相变存储器读出电压信号DSA0转换为能使相变存储器正常工作的相变存储器工作电压信号DSA，以使被选中的相变存储单元6的当前状态转换为数据总线能识别的电压信号，从而读取被选中的相变存储单元6所存储的数据。如图3所示，在本实施方式中，电平转换电路5至少包括：反相器PI(Phase Inverter)，第三NMOS管NM3，第四NMOS管NM4，以及交叉耦合的第八PMOS管PM8和第九PMOS管PM9；其中，反相器PI的输入端和第三NMOS管NM3的栅极均接入相变存储器读出电压信号DSA0，反相器PI的电源端接入读出电压Vrd，反相器PI的输出端与第四NMOS管NM4的栅极连接，第三NMOS管NM3的源极和第四NMOS管NM4的源极均接地，第三NMOS管NM3的漏极与第八PMOS管PM8的漏极连接，第四NMOS管NM4的漏极与第九PMOS管PM9的漏极连接，第八PMOS管PM8的漏极还与第九PMOS管PM9的栅极连接，第九PMOS管PM9的漏极还与第八PMOS管PM8的栅极连接，第八PMOS管PM8的源极与第九PMOS管PM9的源极均接入电源电压VDD，相变存储器工作电压信号DSA为第九PMOS管PM9的漏极处的电压。
此外，如图2所示，在本实施方式中，读电路4通过一读传输门TGR(TransmissionGate of Read)与被选中的相变存储单元6所在的位线连接。其中，读传输门TGR的控制端(RE，RE_)在接收到读使能信号后开启，以使读电路4对被选中的相变存储单元6及其所在的位线BL进行充电，并在充电完成后根据被选中的相变存储单元6的当前状态产生读出电流Ird，从而最终读出被选中的相变存储单元6所存储的数据。
另外，需要说明的是，本实施方式中所涉及的相变存储器，包括多个相变存储单元，每个相变存储单元(如图2中被选中的相变存储单元6)至少包括：相变电阻RGST和选通二极管DGST。其中，相变电阻RGST的一端连接位线BL，相变电阻RGST的另一端连接选通二极管DGST的正极，选通二极管DGST的负极连接字线WL。在读出被选中的相变存储单元6所存储的数据时，被选中的相变存储单元6所在的字线WL接地，使得选通二极管DGST的负极接地，也就使得被选中的相变存储单元6接地。
本实施方式的基于二极管选通的相变存储器的数据读出电路，通过仿真读取高阻(非晶态时)和低阻(多晶态时)，可以发现，数据读出时间由读高阻时的时间决定。例如，将高阻设置为200KΩ，低阻设置为50KΩ，本实施方式的基于二极管选通的相变存储器的数据读出电路的数据读出时间为读高阻时的时间15ns。同时，在数据读出期间，被选中的相变存储单元6中的选通二极管两端的压降均小于0.5V，从而有效避免了读破坏效应。
此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的电路或单元引入，但这并不表明本实施方式中不存在其它的电路或单元。
本发明第二实施方式涉及本发明的第二实施方式涉及一种基于二极管选通的相变存储器的数据读出电路。第二实施方式与第一实施方式大致相同，主要区别之处在于：在第一实施方式中，读电路工作电压产生电路2至少包括：第一PMOS管PM1；稳压缓冲电路3至少包括：模拟缓冲器AB。而在本实施方式中，读电路工作电压产生电路2和稳压缓冲电路3采用不同电路结构。
请参阅图4，在本实施方式中，读电路工作电压产生电路2至少包括：两组电流镜，其中一组电流镜由第一PMOS管PM1和第二PMOS管PM2组成，另一组电流镜由第三PMOS管PM3和第四PMOS管PM4组成。其中，第一PMOS管PM1的源极和第二PMOS管PM2的源极均接入一电源电压VDD，第一PMOS管PM1的漏极与其栅极连接，第一PMOS管PM1的栅极还与第二PMOS管PM2的栅极连接；第一PMOS管PM1的漏极还与第三PMOS管PM3的源极连接，第二PMOS管PM2的漏极与第四PMOS管PM4的源极连接，第三PMOS管PM3的栅极与第四PMOS管PM4的栅极连接，第三PMOS管PM3的漏极接地，第四PMOS管PM4的栅极还与其漏极连接，第四PMOS管PM4的漏极还与虚拟单元1连接；第二PMOS管PM2的漏极与第四PMOS管PM4的源极之间形成第一节点N1，读电路工作电压Vrdd为第一节点N1处的电压。
请继续参阅图4，在本实施方式中，稳压缓冲电路3采用LDO(Linear Drop Out，线性稳压器)结构，其至少包括：运算放大器OPA(Operational Amplifier)、第五PMOS管PM5和稳压电阻RLDO。其中，运算放大器OPA的负输入端与第一节点N1连接，运算放大器OPA的正输入端与第五PMOS管PM5的漏极连接，运算放大器OPA的输出端与第五PMOS管PM5的栅极连接，第五PMOS管PM5的源极接入电源电压VDD，第五PMOS管PM5的漏极还与稳压电阻RLDO连接后接地，读出电压Vrd为第五PMOS管PM5的漏极处的电压。
本发明第三实施方式涉及一种基于二极管选通的相变存储器的数据读出方法，采用本发明第一实施方式或第二实施方式所涉及的基于二极管选通的相变存储器的数据读出电路，具体流程如图5所示，本实施方式的基于二极管选通的相变存储器的数据读出方法至少包括如下步骤：
预设一虚拟单元1，虚拟单元1在导通时产生理想读电流。
读电路工作电压产生电路2在虚拟单元1产生理想读电流时产生读电路工作电压。
稳压缓冲电路3将读电路工作电压产生电路2产生的读电路工作电压进行稳压缓冲，以产生读出电压。
在稳压缓冲电路3产生读出电压时，读电路4对被选中的相变存储单元6及其所在的位线进行充电，同时产生参考读电流，并在充电完成后根据被选中的相变存储单元6的当前状态产生读出电流；然后将参考读电流和读出电流进行比较，以产生相变存储器读出电压信号。
电平转换电路5将读电路4产生的相变存储器读出电压信号转换为能使相变存储器正常工作的相变存储器工作电压信号，以使被选中的相变存储单元6的当前状态转换为数据总线能识别的电压信号，从而读取被选中的相变存储单元6所存储的数据。
本实施方式的基于二极管选通的相变存储器的数据读出方法，将虚拟单元1导通后产生的理想读电流Irdd流入读电路工作电压产生电路2，从而产生读电路工作电压Vrdd，该读电路工作电压Vrdd通过稳压缓冲电路3稳压后为读电路4提供读出电压Vrd；读电路4在读出电压Vrd工作条件下对被选中的相变存储单元6和其所在的位线充电，并在充电完成后根据被选中的相变存储单元6的状态产生读出电流Ird，然后将读出电流Ird和参考读电流Irdf比较，产生相变存储器读出电压信号DSA0；电平转换电路5将相变存储器读出电压信号DSA0转换为能使芯片正常工作的相变存储器工作电压信号DSA，从而最终将被选中的相变存储单元6的状态转换为芯片数据总线能识别的电压信号，完成对被选中的相变存储单元6所存储的数据的读取。
因此，本实施方式通过预先产生使读电路能够安全工作的读出电压，有效地避免了存储单元在读取过程中可能产生的读破坏现象；同时，无须通过钳位电路对被选中的相变存储单元所在的位线进行钳位保护，能有效地加快数据读出过程，特别适用于使用二极管作为选通管的相变存储器。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。
不难发现，本实施方式为与第一实施方式相对应的方法实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
综上所述，本发明的基于二极管选通的相变存储器的数据读出电路及读出方法，具有以下有益效果：通过预先产生使读电路能够安全工作的读出电压，有效地避免了存储单元在读取过程中可能产生的读破坏现象；同时，无须通过钳位电路对被选中的相变存储单元所在的位线进行钳位保护，能有效地加快数据读出过程，特别适用于使用二极管作为选通管的相变存储器。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种基于二极管选通的相变存储器的数据读出电路，用于读出所述相变存储器中被选中的相变存储单元所存储的数据，其特征在于，所述基于二极管选通的相变存储器的数据读出电路至少包括：
虚拟单元，用于在导通时产生理想读电流，其中，所述理想读电流为不至于引起所述被选中的相变存储单元发生相变的安全读取电流；
读电路工作电压产生电路，连接于所述虚拟单元，用于在所述虚拟单元产生理想读电流时产生读电路工作电压；
稳压缓冲电路，连接于所述读电路工作电压产生电路，用于将所述读电路工作电压产生电路产生的读电路工作电压进行稳压缓冲，以产生读出电压；
读电路，连接于所述稳压缓冲电路和所述被选中的相变存储单元，用于在所述稳压缓冲电路产生读出电压时，对所述被选中的相变存储单元及其所在的位线进行充电，同时产生参考读电流，并在充电完成后根据所述被选中的相变存储单元的当前状态产生读出电流；然后将所述参考读电流和所述读出电流进行比较，以产生相变存储器读出电压信号；
电平转换电路，连接于所述读电路，用于将所述读电路产生的相变存储器读出电压信号转换为能使所述相变存储器正常工作的相变存储器工作电压信号，以使所述被选中的相变存储单元的当前状态转换为数据总线能识别的电压信号，从而读取所述被选中的相变存储单元所存储的数据。
2.根据权利要求1所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，所述读电路工作电压产生电路至少包括：第一PMOS管；其中，所述第一PMOS管的漏极与其栅极连接，所述第一PMOS管的漏极还与所述虚拟单元连接，所述第一PMOS管的源极接入一电源电压，所述第一PMOS管的源极与所述电源电压之间形成第一节点，所述读电路工作电压为所述第一节点处的电压；
所述稳压缓冲电路至少包括：模拟缓冲器；其中，所述模拟缓冲器的正输入端与所述第一节点连接，所述模拟缓冲器的负输入端与其输出端连接，所述模拟缓冲器的输出端还与所述读电路连接，所述读出电压为所述模拟缓冲器的输出端处的电压。
3.根据权利要求1所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，所述读电路工作电压产生电路至少包括：两组电流镜，其中一组电流镜由第一PMOS管和第二PMOS管组成，另一组电流镜由第三PMOS管和第四PMOS管组成；其中，所述第一PMOS管的源极和第二PMOS管的源极均接入一电源电压，所述第一PMOS管的漏极与其栅极连接，所述第一PMOS管的栅极还与所述第二PMOS管的栅极连接；所述第一PMOS管的漏极还与所述第三PMOS管的源极连接，所述第二PMOS管的漏极与所述第四PMOS管的源极连接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第三PMOS管的漏极接地，所述第四PMOS管的栅极还与其漏极连接，所述第四PMOS管的漏极还与所述虚拟单元连接；所述第二PMOS管的漏极与所述第四PMOS管的源极之间形成第一节点，所述读电路工作电压为所述第一节点处的电压；
所述稳压缓冲电路至少包括：运算放大器、第五PMOS管和稳压电阻；其中，所述运算放大器的负输入端与所述第一节点连接，所述运算放大器的正输入端与所述第五PMOS管的漏极连接，所述运算放大器的输出端与所述第五PMOS管的栅极连接，所述第五PMOS管的源极接入所述电源电压，所述第五PMOS管的漏极还与所述稳压电阻连接后接地，所述读出电压为所述第五PMOS管的漏极处的电压。
4.根据权利要求2或3所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，所述读电路至少包括：两组电流镜，其中一组电流镜由第六PMOS管和第七PMOS管组成，另一组电流镜由第一NMOS管和第二NMOS管组成；其中，所述第六PMOS管的源极、所述第七PMOS管的源极和所述第二NMOS管的漏极均与所述稳压缓冲电路连接；所述第六PMOS管的栅极与其漏极连接，所述第六PMOS管的栅极还与所述第七PMOS管的栅极连接，所述第六PMOS管的漏极连接所述被选中的相变存储单元，所述第七PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管的栅极与所述第二NMOS管的栅极连接，所述第二NMOS管的栅极还与其漏极连接，所述第一NMOS管的源极和所述第二NMOS管的源极均接地；所述参考读电流为流入所述第二NMOS管的漏极的电流，所述第七PMOS管的漏极与所述第一NMOS管的漏极之间形成第二节点，所述相变存储器读出电压信号为所述参考读电流和所述读出电流在所述第二节点处进行比较后产生的电压信号。
5.根据权利要求4所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，所述电平转换电路至少包括：反相器，第三NMOS管，第四NMOS管，以及交叉耦合的第八PMOS管和第九PMOS管；其中，所述反相器的输入端和所述第三NMOS管的栅极均接入所述相变存储器读出电压信号，所述反相器的电源端接入所述读出电压，所述反相器的输出端与所述第四NMOS管的栅极连接，所述第三NMOS管的源极和所述第四NMOS管的源极均接地，所述第三NMOS管的漏极与所述第八PMOS管的漏极连接，所述第四NMOS管的漏极与所述第九PMOS管的漏极连接，所述第八PMOS管的漏极还与所述第九PMOS管的栅极连接，所述第九PMOS管的漏极还与所述第八PMOS管的栅极连接，所述第八PMOS管的源极与所述第九PMOS管的源极均接入所述电源电压，所述相变存储器工作电压信号为所述第九PMOS管的漏极处的电压。
6.根据权利要求1所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，所述虚拟单元至少包括：虚拟电阻和虚拟二极管；其中，所述虚拟电阻的一端连接所述读电路工作电压产生电路，所述虚拟电阻的另一端连接所述虚拟二极管的正极，所述虚拟二极管的负极接地；根据欧姆定律，所述虚拟电阻满足以下公式：
R0＝VRS/Irdd；
其中，R0为所述虚拟电阻，Irdd为所述理想读电流，VRS为所述被选中的相变存储单元的理想读电圧。
7.根据权利要求6所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，所述理想读电流为不至于引起所述被选中的相变存储单元发生相变的安全读取电流；所述理想读电压为不至于引起所述被选中的相变存储单元发生阈值开关动作的安全读取电压，所述理想读电压小于所述被选中的相变存储单元的阈值电压。
8.根据权利要求1所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，所述读电路通过一读传输门与所述被选中的相变存储单元所在的位线连接；其中，所述读传输门的控制端在接收到读使能信号后开启，以使所述读电路对所述被选中的相变存储单元及其所在的位线进行充电，并在充电完成后根据所述被选中的相变存储单元的当前状态产生读出电流，从而最终读出所述被选中的相变存储单元所存储的数据。
9.根据权利要求8所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，在读出所述被选中的相变存储单元所存储的数据时，所述被选中的相变存储单元所在的字线接地。
10.一种基于二极管选通的相变存储器的数据读出方法，采用如权利要求1所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，所述基于二极管选通的相变存储器的数据读出方法至少包括如下步骤：
预设一虚拟单元，所述虚拟单元在导通时产生理想读电流；
读电路工作电压产生电路在所述虚拟单元产生理想读电流时产生读电路工作电压；
稳压缓冲电路将所述读电路工作电压产生电路产生的读电路工作电压进行稳压缓冲，以产生读出电压；
在所述稳压缓冲电路产生读出电压时，读电路对所述被选中的相变存储单元及其所在的位线进行充电，同时产生参考读电流，并在充电完成后根据所述被选中的相变存储单元的当前状态产生读出电流；然后将所述参考读电流和所述读出电流进行比较，以产生相变存储器读出电压信号；
电平转换电路将所述读电路产生的相变存储器读出电压信号转换为能使所述相变存储器正常工作的相变存储器工作电压信号，以使所述被选中的相变存储单元的当前状态转换为数据总线能识别的电压信号，从而读取所述被选中的相变存储单元所存储的数据。
CN201410631642.1A 2014-11-11 2014-11-11 基于二极管选通的相变存储器的数据读出电路及读出方法 Active CN104318955B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410631642.1A CN104318955B (zh) 2014-11-11 2014-11-11 基于二极管选通的相变存储器的数据读出电路及读出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410631642.1A CN104318955B (zh) 2014-11-11 2014-11-11 基于二极管选通的相变存储器的数据读出电路及读出方法

Publications (2)

Publication Number Publication Date
CN104318955A CN104318955A (zh) 2015-01-28
CN104318955B true CN104318955B (zh) 2017-05-24

Family

ID=52374174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410631642.1A Active CN104318955B (zh) 2014-11-11 2014-11-11 基于二极管选通的相变存储器的数据读出电路及读出方法

Country Status (1)

Country Link
CN (1) CN104318955B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347113B (zh) * 2014-11-21 2017-10-27 中国科学院上海微系统与信息技术研究所 一种相变存储器的读出电路及读出方法
CN105577144B (zh) * 2015-12-15 2018-12-18 上海新储集成电路有限公司 一种基于相变存储单元的非易失性触发器电路
CN106205684B (zh) * 2016-06-28 2018-09-25 中国科学院上海微系统与信息技术研究所 一种相变存储器读出电路及读出方法
CN110545096B (zh) * 2019-09-02 2023-09-15 成都锐成芯微科技股份有限公司 一种快速启动电路
CN111383696B (zh) * 2020-03-24 2023-10-20 上海华虹宏力半导体制造有限公司 嵌入式快闪存储单元数据读取电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820056A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7280390B2 (en) * 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820056A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种相变存储器读出电路及其快速读出方法;李喜 等;《微电子学》;20120228;第42卷(第1期);全文 *

Also Published As

Publication number Publication date
CN104318955A (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
CN104318955B (zh) 基于二极管选通的相变存储器的数据读出电路及读出方法
CN104347113B (zh) 一种相变存储器的读出电路及读出方法
CN102820056B (zh) 相变存储器的数据读出电路
KR102434162B1 (ko) 데이터 캐싱
CN101373632B (zh) 阻抗可变存储器件及其操作方法
Chen et al. Design tradeoffs of vertical RRAM-based 3-D cross-point array
CN103050148B (zh) 阻变存储装置、布局结构及其感测电路
CN106356090B (zh) 相变存储器读出电路及其数据读取方法
US8363449B2 (en) Floating source line architecture for non-volatile memory
CN106205684B (zh) 一种相变存储器读出电路及读出方法
Almurib et al. Design and evaluation of a memristor‐based look‐up table for non‐volatile field programmable gate arrays
CN102594315A (zh) 一种模拟开关及采用模拟开关的冗余存储系统
CN101916590B (zh) 相变存储器的数据读出方法及读出电路
CN105931665B (zh) 一种相变存储器读出电路及方法
CN101833992B (zh) 具有冗余存储单元的相变随机存储器系统
CN103646668B (zh) 一次性可编程存储器及其编程方法与读取方法
CN104882157A (zh) 一种磁随机存储系统及其读取操作方法
CN108630272B (zh) 计算相变存储器件电力消耗的电路和方法、相变存储系统
CN109903801A (zh) 相变存储器的数据读出电路及方法
CN101968973B (zh) 能抑制位线间漏电流的相变存储器电路
CN209843258U (zh) 非易失存储器灵敏放大器及相变存储器
CN108922574B (zh) 相变存储器的高速数据读出电路及读出方法
CN110164497B (zh) 非易失存储器灵敏放大器及相变存储器
CN102270498A (zh) 一种低功耗相变存储器及其写操作方法
CN103871463B (zh) 相变存储器阵列堆叠结构及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant