CN106205684B - 一种相变存储器读出电路及读出方法 - Google Patents

一种相变存储器读出电路及读出方法 Download PDF

Info

Publication number
CN106205684B
CN106205684B CN201610486617.8A CN201610486617A CN106205684B CN 106205684 B CN106205684 B CN 106205684B CN 201610486617 A CN201610486617 A CN 201610486617A CN 106205684 B CN106205684 B CN 106205684B
Authority
CN
China
Prior art keywords
reading
phase
memory cell
current
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610486617.8A
Other languages
English (en)
Other versions
CN106205684A (zh
Inventor
雷宇
陈后鹏
李喜
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201610486617.8A priority Critical patent/CN106205684B/zh
Publication of CN106205684A publication Critical patent/CN106205684A/zh
Application granted granted Critical
Publication of CN106205684B publication Critical patent/CN106205684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种相变存储器读出电路及读出方法，包括：读参考电压生成电路，产生一个可以快速区分读晶态电阻电流和读非晶态电阻电流的读参考电流，并将电流信号转化为电压信号；以及，将读参考电压还原为读参考电流后与相变存储单元中读出的电流相比较的灵敏放大器。本发明同时获取读电流及读参考电流，读参考电流的瞬态值处于读晶态电阻电流和读非晶态电阻电流之间。本发明在读参考电流中引入对位线寄生参数和读传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且信号传递速度快、适用范围广、寄生参数匹配方法简单。

Description

一种相变存储器读出电路及读出方法
技术领域
本发明涉及集成电路技术领域，特别是涉及一种相变存储器读出电路及读出方法。
背景技术
在集成电路制造领域，随着工艺节点不断缩小，传统的电荷类存储器受到越来越大的限制。各种各样的新型存储器和新型结构被发明出来以突破原有的极限：MLC NAND，MLCNOR，TLC NAND，MRAM，RRAM，FeRAM，3D-Xpoint，3D-NAND等。传统和新型的存储器读延时各有不同：作为内存的SRAM，DRAM读取时间在10ns以内，NAND Flash在50us左右，3D-NAND在500us左右，硬盘则在10ms左右。若能进一步挖掘存储器的读取时间，将大幅提高它的竞争力。
相变存储器(Phase Change Memory，PCM)是基于Ovshinsky在20世纪60年代末提出的奥弗辛斯基电子效应的存储器，其工作原理是利用加工到纳米尺寸的相变材料在晶态与非晶态时不同的电阻状态来实现数据的存储。相变存储器作为一种新型存储器，由于其读写速度快、可擦写耐久性高、保持信息时间长、存储密度大、读写功耗低以及非挥发等特性，被业界认为是最有发展潜力的下一代存储器之一。
相变存储器以硫系化合物材料为存储介质，利用电脉冲或光脉冲产生的焦耳热使相变存储材料在非晶态(材料呈高阻状态)与晶态(材料呈低阻状态)之间发生可逆相变而实现数据的写入和擦除，数据的读出则通过测量电阻的大小来实现。
相变存储器的读出电路有两种模式：读电流模式，通过钳位电路给相变存储单元施加一定电压，读取流过相变存储单元的相应电流；读电压模式，向相变存储单元输入一定电流，测量相变存储单元两端的电压。这两种读出模式都会受到一些限制。
一是读破坏现象的限制。在读出过程中，当有电流流过相变存储单元时，相变存储单元会产生焦耳热。焦耳热的功率大于相变存储单元的散热效率时，这种热效应就会影响甚至改变相变存储单元的基本状态；当相变存储单元两端电压差超过某阈值时，相变材料内部载流子会发生击穿效应，载流子突然增加，从而表现出低阻的特性，而此时相变材料本身并没有发生相变。上述读破坏现象要求在读出过程中位线电压必须足够低，从而限制了高阻态和低阻态位线电压的差值，进而限制了相变存储器的读出速度，降低了读出数据的可靠性。
二是寄生效应的限制。寄生参数主要有三种：位线寄生参数、读传输门寄生参数、灵敏放大器中电流镜的寄生参数。位线寄生参数与位线长度相关，位线长度是指每条位线上的存储单元个数，在存储器设计中，位线长度一般为512或1024，位线长度越大，芯片更有可能实现更大的存储容量；但同时，位线上大量的寄生电容和寄生电阻会增加存储器的读出时间，主要寄生器件有金属连线上的寄生电阻和寄生电容，选通管寄生电阻和寄生电容。读传输门寄生参数与多少根位线共用一个灵敏放大器有关，主要寄生器件有传输门寄生电容和寄生电阻。灵敏放大器中电流镜的寄生参数与阵列中灵敏放大器的数量有关，灵敏放大器是采用电流镜镜像参考电流，而电流镜在瞬态时，镜像的支路越多，启动时间越慢，存储器中，往往需要多个灵敏放大器，这就意味这每个灵敏放大器中，读电流的镜像管和参考电流的镜像管个数是不匹配的，这会导致两边电流镜电流变化趋势不一致。如图1所示，相变存储器进行读取操作时，灵敏放大器需要先对位线、传输门和灵敏放大器中的寄生电容充电，之后电流才会稳定下来，而始终方法中的参考电流保持在介于读晶态电阻电流稳定值和读非晶态电阻电流稳定值之间，在给寄生电容充电的这段时间就会产生伪读取现象，大大的制约了相变存储器的速度特性。
130nm工艺节点，容量为128Kbit，位线长度采用1024的相变存储器芯片读出延时在80ns左右。提高相变存储器的读出速度不但增强了相变存储器的性能，更提高了这种新型非易失存储器的竞争性，为成为下一代主流非易失存储器提供了可能。
因此，如何改善上述读出时间过长，以及如何提高相变存储器的速度特性，实已成为本领域技术人员亟待解决的技术课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种相变存储器读出电路及读出方法，用于解决现有技术中相变存储器读出电路读出时间过长的问题。
为实现上述目的及其他相关目的，本发明提供一种相变存储器读出电路，所述相变存储器读出电路至少包括：
读参考电压生成电路、相变存储单元阵列，所述相变存储单元阵列包括至少一个相变存储单元模块以及与所述相变存储单元模块一一对应的灵敏放大器，所述相变存储单元模块中的各位线分别通过读传输门与所述灵敏放大器连接；
所述读参考电压生成电路，用于产生读参考电压，包括：参考单元、位线寄生参数匹配模块、读传输门寄生参数匹配模块以及电压转换模块；
其中，所述参考单元通过第一传输门连接至所述电压转换模块，用于提供参考电阻值；
所述位线寄生参数匹配模块通过所述第一传输门连接至所述电压转换模块，用于提供位线寄生参数以匹配所述相变存储单元阵列中的位线寄生参数；
所述读传输门寄生参数匹配模块连接至所述电压转换模块，用于提供读传输门寄生参数以匹配所述相变存储单元阵列中的读传输门寄生参数；
所述电压转换模块根据所述参考电阻值、所述位线寄生参数匹配模块提供的位线寄生参数及所述读传输门寄生参数匹配模块提供的读传输门寄生参数，得到读参考电流，并将所述读参考电流转化为读参考电压；
所述灵敏放大器连接所述读参考电压生成电路及对应的相变存储单元模块，接收所述读参考电压，用于将所述读参考电压还原为所述读参考电流，将所述读参考电流与所述相变存储单元阵列中被选中的相变存储单元中读出的电流相比较，以产生被选中的相变存储单元的读出电压信号。
优选地，所述电压转换模块包括第一NMOS管及第一PMOS管；所述第一NMOS管的源端连接于所述第一传输门、栅端连接钳位电压、漏端连接所述第一PMOS管的漏端；所述第一PMOS管的源端连接电源电压、栅端与漏端连接并作为所述读参考电压的输出端。
优选地，所述参考单元包括参考电阻及第二NMOS管，其中，所述第二NMOS管的源端接地、栅端连接使能信号、漏端连接所述参考电阻的一端；所述参考电阻的另一端连接所述第一传输门。
更优选地，所述参考电阻的阻值设在晶态电阻最高值和非晶态电阻最低值之间。
优选地，所述位线寄生参数匹配模块包括(n-1)个参考相变存储单元，其中n为所述相变存储单元阵列中连接于同一根位线的相变存储单元个数；各参考相变存储单元包括第一相变电阻和第三NMOS管，其中，所述第一相变电阻一端接所述第一传输门、另一端接所述第三NMOS的漏端，所述第三NMOS管的栅端和源端接地。
优选地，所述读传输门寄生参数匹配模块包括(m-1)个并联的第二传输门，其中m为所述相变存储单元阵列中连接于同一个灵敏放大器的位线个数；各第二传输门的结构、尺寸与所述读参考电压生成电路中的第一传输门和所述相变存储单元阵列中的各读传输门相同；各第二传输门的一端连接所述电压转换模块、另一端接地、控制端接地。
优选地，所述相变存储单元模块包括多个相变存储单元；各相变存储单元包括第二相变电阻和第四NMOS管，其中，所述第二相变电阻一端连接读传输门后与所述灵敏放大器相连、另一端接所述第四NMOS管的漏端，所述第四NMOS管的栅端接字线、源端接地。阵列位线长度为n,m个位线共用一个灵敏放大器，阵列中总共有b个灵敏放大器。
优选地，所述灵敏放大器包括源端与所述相变存储单元连接的第五NMOS管，与所述第五NMOS管漏端连接的电流镜，与所述读参考电压连接的电流转换模块，以及比较模块；所述第五NMOS管的栅端连接钳位电压；所述电流镜提取被选中的相变存储单元中的读电流；所述电流转换模块将所述读参考电压转化为参考电流；所述比较模块与所述电流镜及所述电流转换模块连接，将被选中的相变存储单元中的读电流与所述参考电流比较，以比较结果表示被选中的相变存储单元中存储的信号。
更优选地，所述灵敏放大器还包括电流镜寄生参数匹配模块，用于抵消各灵敏放大器中的电流镜寄生效应；包括栅端和源端接地的第六NMOS管及2(b-1)个并联第三PMOS管，各第三PMOS管的远端连接电源电压、漏端连接所述第六NMOS管的漏端、栅端连接所述电流镜的输入端，各第二PMOS管的尺寸与所述电流镜中各晶体管的尺寸相同，其中b为所述相变存储单元阵列中灵敏放大器的个数。此时，在读电流端，有2b+1个PMOS管；在参考电流端，同样有2b+1个PMOS管，两边的电流镜个数和电流镜寄生参数实现了平衡。
为实现上述目的及其他相关目的，本发明提供一种相变存储器读出方法，所述相变存储器读出方法至少包括：
选中一根字线和一根位线，将相变存储单元阵列中的一个相变存储单元连接至灵敏放大器，所述灵敏放大器读取所述相变存储单元的读电流；
在所述一根字线、所述一根位线和所述灵敏放大器开始工作的同一时刻，读参考电压生成模块开始工作，产生一动态的读参考电流，所述读参考电流的瞬态值处于读晶态电阻电流和读非晶态电阻电流之间；
所述灵敏放大器将被选中的所述相变存储单元的读电流和所述读参考电流进行比较，以产生被选中的所述相变存储单元的读出电压信号。
优选地，在所述读参考电流中引入位线寄生参数，以抵消读取相变存储单元时产生的阵列位线寄生效应，消除伪读取现象，减小信号读出时间。
优选地，在所述读参考电流中引入读传输门寄生参数，以抵消读取相变存储单元时产生的阵列读传输门寄生效应，消除伪读取现象，减小信号读出时间。
优选地，在被选中的相变存储单元的读电流中引入电流镜寄生参数，以实现被选中的所述相变存储单元的读电流的镜像参数和所述参考电流的镜像参数的匹配，消除伪读取现象，减小信号读出时间。
优选地，当被选中的相变存储单元的读电流大于所述参考电流时，所述相变存储单元呈晶态；当被选中的相变存储单元的读电流小于所述参考电流时，所述相变存储单元呈非晶态。
如上所述，本发明的相变存储器读出电路及读出方法，具有以下有益效果：
1、本发明的相变存储器读出电路及读出方法中，在读取信号发出后，读参考电压生成电路才开始工作，在读参考电流中引入对位线寄生参数的匹配、对读传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，以使得提供的读参考电流为动态值，并对各寄生效应进行了补偿，其瞬态曲线处在读晶态电阻电流和读非晶态电阻电流之间，最大程度的消除了伪读取现象，减小了读出时间。
2、本发明的相变存储器读出电路及读出方法中的读参考电压生成电路输出参考电压给各个灵敏放大器，电压传递信号速度快，并可复用给多个灵敏放大器，适用于大规模存储器。
3、本发明的相变存储器读出电路及读出方法对于规模从1Kb到1Tb存储器都能大幅减小读出时间，适用范围广。
4、本发明的相变存储器读出电路及读出方法通过简单的变化MOS管并联数量即可完成不同的寄生参数匹配设计，方法简单，且占用芯片面积少。
附图说明
图1显示为现有技术中的伪读取现象影响读取时间的原理示意图。
图2显示为本发明的相变存储器读出电路的结构示意图。
图3显示为本发明的灵敏放大器的工作原理示意图。
图4显示为本发明的相变存储器读电流与读参考电流的对比示意图。
图5显示为本发明的相变存储器读出电路应用于128Kbit相变存储器芯片时，在读取低阻(晶态)时的仿真结果。
图6显示为本发明的相变存储器读出电路应用于128Kbit相变存储器芯片时，在读取高阻(非晶态)时的仿真结果。
元件标号说明
1 相变存储器读出电路
11 读参考电压生成电路
111 参考单元
112 位线寄生参数匹配模块
113 读传输门寄生参数匹配模块
114 电压转换模块
12 相变存储单元阵列
121 相变存储单元模块
1211 相变存储单元
122 灵敏放大器
1221 电流镜寄生参数匹配模块
S1～S2 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2所示，本发明提供一种相变存储器读出电路1，所述相变存储器读出电路1至少包括：读参考电压生成电路11以及相变存储单元阵列12。
具体地，如图2所示，所述读参考电压生成电路11用于产生读参考电压Vref。包括参考单元111、位线寄生参数匹配模块112、读传输门寄生参数匹配模块113以及电压转换模块114。
更具体地，如图2所示，所述参考单元111通过第一传输门连接至所述电压转换模块114，用于提供参考电阻值。包括参考电阻Rref和第二NMOS管NM2，其中，所述第二NMOS管NM2的源端接地、栅端连接使能信号EN、漏端连接所述参考电阻Rref的一端；所述参考电阻Rref的另一端连接所述第一传输门的第一端。所述参考电阻Rref的阻值设在晶态电阻最高值和非晶态电阻最低值之间。
更具体地，如图2所示，所述位线寄生参数匹配模块112通过所述第一传输门连接至所述电压转换模块，用于提供位线寄生参数以匹配所述相变存储单元阵列12中的位线寄生参数。包括(n-1)个参考相变存储单元，其中n为所述相变存储单元阵列12中连接于同一根位线的相变存储单元个数；各参考相变存储单元包括第一相变电阻RGST1和第三NMOS管NM3，所述第一相变电阻RGST1一端接所述第一传输门的第一端、另一端接所述第三NMOS管NM3的漏端，所述第三NMOS管NM3的栅端和源端接地。所述位线寄生参数匹配模块112用于匹配位线寄生参数，当读取某一相变存储单元时，其所在列中其余(n-1)个相变存储单元处于关断状态，MOS管及金属线上的寄生电容和寄生电阻引起位线寄生效应，并对读电流Iread产生影响，通过设置所述位线寄生参数匹配模块112可以在读参考电流Iref中引入与相变存储单元阵列12匹配的位线寄生电流，以此得到的读参考电流Iref的变化趋势与所述读电流Iread一致，进而消除伪读取现象，减小信号读出时间。
更具体地，如图2所示，所述读传输门寄生参数匹配模块113连接于所述第一NMOS管NM1的源端，用于提供读传输门寄生参数以匹配所述相变存储单元阵列12中的读传输门寄生参数。包括(m-1)个并联的第二传输门，其中m为所述相变存储单元阵列12中连接于同一个灵敏放大器的位线个数；各第二传输门的结构、尺寸与所述读参考电压生成电路11中第一传输门和所述相变存储单元阵列12中各读传输门相同；各第二传输门的一端连接所述第一NMOS管NM1的源端、另一端接地、控制端接地。所述读传输门寄生参数匹配模块113用于匹配读传输门寄生参数，当读取某一相变存储单元时，与其连接的读传输门开启，其余(m-1)个读传输门处于关断状态，读传输门上的寄生电容和寄生电阻引起读传输门寄生效应，并对读电流Iread产生影响，通过设置所述读传输门寄生参数匹配模块113可以在所述读电流Iread中进一步引入与相变存储阵列12匹配的读传输门寄生电流，以此得到的读参考电流Iref的变化趋势与所述读电流Iread一致，进而消除伪读取现象，减小信号读出时间。
更具体地，如图2所示，所述电压转换模块114根据所述参考电阻值、所述位线寄生参数匹配模块112提供的位线寄生参数及所述读传输门寄生参数匹配模块113提供的读传输门寄生参数，得到读参考电流Iref，并将所述读参考电流Iref转化为读参考电压Vref。包括第一NMOS管NM1及第一PMOS管PM1，所述第一NMOS管NM1的源端接收所述读参考电流Iref、栅端连接钳位电压Vclamp、漏端连接所述第一PMOS管PM1的漏端；所述第一PMOS管PM1的源端连接电源电压VDD、栅端与漏端连接并作为所述读参考电压Vref的输出端。所述电压转换模块114的结构不限，任意具有电流转电压功能的电路均适用，不限于本实施例。
如图2所示，所述相变存储单元阵列12包括至少一个相变存储单元模块121以及与所述相变存储单元模块121一一对应的灵敏放大器122，所述相变存储单元模块121中的各位线分别通过读传输门与所述灵敏放大器122连接。在本实施例中，所述相变存储单元模块121及所述灵敏放大器122的数量均设定为b个，所述相变存储单元阵列12中连接于同一根位线的相变存储单元的个数设定为n，所述相变存储单元阵列12中连接于同一个灵敏放大器的位线的个数设定为m，具体数值可根据实际需要做设定，在此不一一限定。
具体地，如图2所示，所述相变存储单元模块121包括多个相变存储单元1211，组成阵列，行控制信号为字线信号WL1～WLn，列传输信号为位线信号LBL1～LBLm，同一时间仅有一根字线和一根位线导通。如图3所示，所述相变存储单元111包括第二相变电阻RGST2和第四NMOS管NM4，在本实施例中，以第2行第3列相变存储单元为例，所述第二相变电阻RGST2一端通过字线LBL3接读传输门后与所述灵敏放大器122相连、另一端接所述第四NMOS管NM4的漏端，所述第四NMOS管NM4的栅端接字线WL2、源端接地。
具体地，如图2所示，所述灵敏放大器122与所述相变存储单元模块121一一对应，通过读传输门分别与所述相变存储单元模块121中的位线连接，并且与所述读参考电压生成电路11连接，接收所述读参考电压Vref。所述灵敏放大器122将所述读参考电压Vref还原为读参考电流Iref，并将所述读参考电流Iref与所述相变存储单元阵列12中被选中的相变存储单元1211中的读电流Iread相比较，以产生被选中的相变存储单元1211的读出电压信号。
更具体地，如图3所示，所述灵敏放大器122包括源端与所述相变存储单元1211连接的第五NMOS管NM5，与所述第五NMOS管NM5的漏端连接的电流镜，电流镜寄生参数匹配模块1221，与所述读参考电压Vref连接的电流转换模块，比较模块以及SR锁存器。所述第五NMOS管NM5的栅端连接所述钳位电压Vclamp，在所述钳位电压Vclamp的控制下产生被选中的相变存储单元1211中的读电流Iread。所述电流镜提取被选中的相变存储单元1211中的读电流Iread，包括第三PMOS管PM3、第四PMOS管PM4。所述电流镜寄生参数匹配模块1221包括栅端和源端接地的第六NMOS管及2(b-1)个并联第二PMOS管PM2，各第二PMOS管PM2的源端连接电源电压VDD、漏端连接所述第六NMOS管PM6的漏端、栅端连接所述电流镜的输入端，各第二PMOS管的尺寸与第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7及所述读参考电压生成电路11中的第一PMOS管PM1的尺寸相同，其中b为所述相变存储单元阵列12中灵敏放大器122的个数。所述电流镜寄生参数匹配模块1221用于匹配电流镜寄生参数，所述读参考电压Vref同时与b个灵敏放大器连接，势必会在所述读参考电压Vref中引入其余(b-1)个灵敏放大器中转换所述读参考电流Iref的电流镜寄生参数，在本实施例中，通过第五PMOS管PM5、第七PMOS管PM7实现所述读参考电流Iref的镜像，因此第二PMOS管PM2的数量设定为2(b-1)，此时，在读电流端，有2b+1个PMOS管；在参考电流端，同样有2b+1个PMOS管，两边的电流镜个数和电流镜寄生参数实现了平衡。不同电路结构中第二PMOS管PM2的数量也不相同，可根据具体电路结果做设定，不以本实施例为限。通过设置所述电流镜寄生参数匹配模块1221可以在所述读电流Iref中引入与各灵敏放大器中电流镜匹配的电流镜寄生电流，以此使得读参考电流Iref的变化趋势与所述读电流Iread一致，进而消除伪读取现象，减小信号读出时间。所述电流转换模块将所述读参考电压Vref还原为读参考电流Iref，包括第五PMOS管PM5。所述比较模块与所述电流镜及所述电流转换模块连接，将被选中的相变存储单元1211中的读电流Iread与所述读参考电流Iref比较，以比较结果表示被选中的相变存储单元1211中存储的信号，包括第六PMOS管PM6、第七PMOS管P7、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9以及第十NMOS管NM10。第三PMOS管PM3的漏端连接第五NMOS管NM5，与第四PMOS管PM4、第六PMOS管PM6组成电流镜，将被选中的相变存储单元1211的读电流Iread镜像到第四PMOS管PM4、第六PMOS管PM6的漏端。第七NMOS管NM7的漏端连接第四PMOS管PM4的漏端，与第十NMOS管NM10组成电流镜。所述读参考电压生成电路11中的第一PMOS管PM1与第五PMOS管PM5、第七PMOS管P7组成电流镜，将所述读参考电流Iref镜像到第五PMOS管PM5、第七PMOS管P7的漏端。第八NMOS管NM8的漏端连接于第五PMOS管PM5的漏端，与第九NMOS管NM9组成电流镜。第九NMOS管NM9的漏端与第六PMOS管PM6的漏端相连，作为所述比较模块的第一输出端。第十NMOS管NM10的漏端与第七PMOS管P7的漏端相连，作为所述比较模块的第二输出端。所述比较模块的第一输出端和第二输出端为差分输出。所述SR锁存器的R端连接所述比较模块的第一输出端，所述SR锁存器的S端连接所述比较模块的第二输出端，根据所述比较模块的输出信号得到被选中的相变存储单元1211的读电压。
如图2～图4所示，本发明还提供一种相变存储器读出方法，所述相变存储器读出方法至少包括：
步骤S1：选中一根字线和一根位线，将相变存储单元阵列中的一个相变存储单元连接至灵敏放大器，所述灵敏放大器读取所述相变存储单元的读电流；在所述一根字线、所述一根位线和所述灵敏放大器开始工作的同一时刻，读参考电压生成模块开始工作，产生一动态的读参考电流，所述读参考电流的瞬态值处于读晶态电阻电流和读非晶态电阻电流之间。
具体地，如图2所示，在本实施例中，以选中第2行第3列相变存储单元为例，将字线WL2置于高电平，其余字线置为低电平，同时开启连接位线LBL3的读传输门，此时，与位线LBL3连接的电流信号被输出至所述灵敏放大器122，与位线LBL3连接的信号包括被选中的第2行第3列相变存储单元中的电流、MOS管上的寄生电容和寄生电阻产生的电流、金属线上的寄生电容和寄生电阻产生的电流以及未导通的各读传输门上的寄生电容和寄生电阻产生的电流，且所述灵敏放大器122接收到的读电流Iread会随着寄生电容的充电过程慢慢增大，如图4所示。
具体地，如图2所示，在字线WL2置于高电平，连接位线LBL3的读传输门被选通，所述灵敏放大器122开始工作的同时，所述参考单元111接收到的使能信号EN起效，并在所述第一NMOS管NM1的源端产生所述读参考电流Iref，所述读参考电流Iref包括所述参考单元111中参考电阻上的电流、所述位线寄生参数匹配模块112中MOS管和金属线上的寄生电容和寄生电阻产生的电流、所述读传输门寄生参数匹配模块113中各第二传输门上的寄生电容和寄生电阻产生的电流，同理，所述读参考电流Iref会随着寄生电容的充电过程慢慢增大，且变化趋势与所述读电流Iread一致，进而消除了伪读取现象，减小了信号的读出时间。在所述读参考电流Iref中引入位线寄生参数，以抵消读取相变存储单元时产生的阵列位线寄生效应；在所述读参考电流Iref中引入读传输门寄生参数，以抵消读取相变存储单元时产生的阵列读传输门寄生效应。如图4所示，所述读参考电流Iref为动态值，其瞬态值处于读晶态电阻电流和读非晶态电阻电流之间。
步骤S2：获取被选中的相变存储单元的读电流，并将被选中的相变存储单元的读电流和所述读参考电流进行比较，以产生被选中的相变存储单元的读出电压信号。
具体地，如图3所示，所述第五NMOS管NM5受所述钳位电压Vclamp的控制产生所述相变存储单元1211的读电流Iread，并通过电流镜传输到所述第十NMOS管NM10的栅端，同时，所述电流镜寄生参数匹配模块1221在所述读电流Iread中引入电流镜寄生参数，以实现被选中的相变存储单元的读电流的镜像参数和所述参考电流的镜像参数的匹配，使得所述读参考电流Iref的变化趋势与所述读电流Iread一致，进而消除伪读取现象，减小信号读出时间，如图4所示。所述读参考电压Vref被还原为所述读参考电流Iref，并传输到所述第九NMOS管NM9的栅端。当所述相变存储单元1211是一个晶态存储单元时，Iread>Iref；第七NMOS管NM7的漏端电流会上升；第七NMOS管NM7的连线方式使它可以等效为一个二极管，所以第七NMOS管NM7的栅电压会上升，第十NMOS管NM10栅电压同样会上升，而第九NMOS管NM9栅电压会下降；此时所述比较模块的第二输出端的输出电压V2会下降到0V左右，而所述比较模块的第一输出端的输出电压V1会上升到接近于电源电压VDD。当所述相变存储单元1211是一个非晶态存储单元时，Iread<Iref；MOS管NM9的栅端。当所述相变存储单元1211是一个晶态存储单元时，Iread>Iref；第七NMOS管NM7的漏端电流会下降；第七NMOS管NM7的连线方式使它可以等效为一个二极管，所以第七NMOS管NM7的栅电压会下降，第十NMOS管NM10栅电压同样会下降，而第九NMOS管NM9栅电压会上升；此时所述比较模块的第二输出端的输出电压V2会上升到接近于电源电压VDD，而所述比较模块的第一输出端的输出电压V1会上升到接近于0V。所述比较模块的输出电压V1和V2输出到SR锁存器中，得到输出信号DO，当被选中的相变存储单元的读电流Iread大于所述参考电流Iref时，所述SR锁存器输出高电平；当被选中的相变存储单元的读电流Iread小于所述参考电流Iref时，所述SR锁存器输出低电平。所述灵敏放大器122的全差分结构使它获得了较快的速度。
如图4所示，本发明的读参考电流在电流上升阶段就已处在读晶态电阻电流和读非晶态电阻电流之间，相比图1伪读取时间大大减小。
如图5～图6所示，分别为本发明的相变存储器读出电路在读取低阻(晶态)和高阻(非晶态)时的仿真结果。该芯片采用130nm工艺，容量为128Kbit，位线长度1024，32根位线共享一个灵敏放大器。其中，EN信号为使能信号，随着EN信号电压的升高，灵敏放大器开始读取。在读取低阻(晶态)时，读取时间为4.5ns；在读取高阻(非晶态)时，读取时间小于0.5ns。本发明的相变存储器读出电路的随机读取时间为4.5ns。与之对比，采用传统读出方法的128Kbit相变存储器芯片读出时间在80ns左右。
如上所述，本发明的相变存储器读出电路及读出方法，具有以下有益效果：
1、本发明的相变存储器读出电路及读出方法中，在读取信号发出后，读参考电压生成电路才开始工作，在读参考电流中引入对位线寄生参数的匹配、对读传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，以使得提供的读参考电流为动态值，对各寄生效应进行了补偿，其瞬态曲线处在读晶态电阻电流和读非晶态电阻电流之间，最大程度的消除了伪读取现象，减小了读出时间。
2、本发明的相变存储器读出电路及读出方法中的读参考电压生成电路输出参考电压给各个灵敏放大器，电压传递信号速度快，并可复用给多个灵敏放大器，适用于大规模存储器。
3、本发明的相变存储器读出电路及读出方法对于规模从1Kb到1Tb存储器都能大幅减小读出时间，适用范围广。
4、本发明的相变存储器读出电路及读出方法通过简单的变化MOS管并联数量即可完成不同的寄生参数匹配设计，方法简单，且占用芯片面积少。
综上所述，本发明提供一种相变存储器读出电路及读出方法，包括：产生读参考电压的读参考电压生成电路，所述读参考电压中包括读参考信号、位线寄生参数和读传输门寄生参数；用于存储数据的相变存储单元模块；以及，将读参考电压还原为读参考电流，并将读参考电流与被选中的相变存储单元中读出的电流相比较，以产生被选中的相变存储单元的读出电压信号的灵敏放大器。选中一根字线和一根位线，将相变存储单元阵列中的一个相变存储单元连接至灵敏放大器，所述灵敏放大器读取所述相变存储单元的读电流；在所述一根字线、所述一根位线和所述灵敏放大器开始工作的同一时刻，读参考电压生成模块开始工作，产生一动态的读参考电流，所述读参考电流的瞬态值处于读晶态电阻电流和读非晶态电阻电流之间；获取被选中的相变存储单元的读电流，并将被选中的相变存储单元的读电流和所述读参考电流进行比较，以产生被选中的相变存储单元的读出电压信号。本发明在读取信号发出后，读参考电压生成电路才开始工作，在读参考电流中引入对位线寄生参数的匹配、对读传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，以使得提供的读参考电流为动态值，对各寄生效应进行了补偿，其瞬态曲线处在读晶态电阻电流和读非晶态电阻电流之间，最大程度的消除了伪读取现象，减小了读出时间；读参考电压生成电路输出参考电压给各个灵敏放大器，电压传递信号速度快，并可复用给多个灵敏放大器，适用于大规模存储器；对于规模从1Kb到1Tb存储器都能大幅减小读出时间，适用范围广；通过简单的变化MOS管并联数量即可完成不同的寄生参数匹配设计，方法简单，且占用芯片面积少。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种相变存储器读出电路，其特征在于，所述相变存储器读出电路至少包括：
读参考电压生成电路、相变存储单元阵列，所述相变存储单元阵列包括至少一个相变存储单元模块以及与所述相变存储单元模块一一对应的灵敏放大器，所述相变存储单元模块中的各位线分别通过读传输门与所述灵敏放大器连接；
所述读参考电压生成电路，用于产生读参考电压，包括：参考单元、位线寄生参数匹配模块、读传输门寄生参数匹配模块以及电压转换模块；
其中，所述参考单元通过第一传输门连接至所述电压转换模块，用于提供参考电阻值；
所述位线寄生参数匹配模块通过所述第一传输门连接至所述电压转换模块，用于提供位线寄生参数以匹配所述相变存储单元阵列中的位线寄生参数；
所述读传输门寄生参数匹配模块连接至所述电压转换模块，用于提供读传输门寄生参数以匹配所述相变存储单元阵列中的读传输门寄生参数；
所述电压转换模块根据所述参考电阻值、所述位线寄生参数匹配模块提供的位线寄生参数及所述读传输门寄生参数匹配模块提供的读传输门寄生参数，得到读参考电流，并将所述读参考电流转化为读参考电压；
所述灵敏放大器连接所述读参考电压生成电路及对应的相变存储单元模块，接收所述读参考电压，用于将所述读参考电压还原为所述读参考电流，将所述读参考电流与所述相变存储单元阵列中被选中的相变存储单元中读出的电流相比较，以产生被选中的相变存储单元的读出电压信号。
2.根据权利要求1所述的相变存储器读出电路，其特征在于：所述电压转换模块包括第一NMOS管及第一PMOS管；所述第一NMOS管的源端连接于所述第一传输门、栅端连接钳位电压、漏端连接所述第一PMOS管的漏端；所述第一PMOS管的源端连接电源电压、栅端与漏端连接并作为所述读参考电压的输出端。
3.根据权利要求1所述的相变存储器读出电路，其特征在于：所述参考单元包括参考电阻及第二NMOS管，其中，所述第二NMOS管的源端接地、栅端连接使能信号、漏端连接所述参考电阻的一端；所述参考电阻的另一端连接所述第一传输门。
4.根据权利要求3所述的相变存储器读出电路，其特征在于：所述参考电阻的阻值设在晶态电阻最高值和非晶态电阻最低值之间。
5.根据权利要求1所述的相变存储器读出电路，其特征在于：所述位线寄生参数匹配模块包括n-1个参考相变存储单元，其中n为所述相变存储单元阵列中连接于同一根位线的相变存储单元个数；各参考相变存储单元包括第一相变电阻和第三NMOS管，其中，所述第一相变电阻一端接所述第一传输门、另一端接所述第三NMOS的漏端，所述第三NMOS管的栅端和源端接地。
6.根据权利要求1所述的相变存储器读出电路，其特征在于：所述读传输门寄生参数匹配模块包括m-1个并联的第二传输门，其中m为所述相变存储单元阵列中连接于同一个灵敏放大器的位线个数；各第二传输门的结构、尺寸与所述读参考电压生成电路中的第一传输门和所述相变存储单元阵列中的各读传输门相同；各第二传输门的一端连接所述电压转换模块、另一端接地、控制端接地。
7.根据权利要求1所述的相变存储器读出电路，其特征在于：所述灵敏放大器包括源端与所述相变存储单元连接的第五NMOS管，与所述第五NMOS管漏端连接的电流镜，与所述读参考电压连接的电流转换模块，以及比较模块；所述第五NMOS管的栅端连接钳位电压；所述电流镜提取被选中的相变存储单元中的读电流；所述电流转换模块将所述读参考电压转化为读参考电流；所述比较模块与所述电流镜及所述电流转换模块连接，将被选中的相变存储单元中的读电流与所述读参考电流比较，以比较结果表示被选中的相变存储单元中存储的信号。
8.根据权利要求7所述的相变存储器读出电路，其特征在于：所述灵敏放大器还包括电流镜寄生参数匹配模块，用于抵消各灵敏放大器中的电流镜寄生效应；包括栅端和源端接地的第六NMOS管及2(b-1)个并联第二PMOS管，各第二PMOS管的源端连接电源电压、漏端连接所述第六NMOS管的漏端、栅端连接所述电流镜的输入端，各第二PMOS管的尺寸与所述电流镜中各晶体管的尺寸相同，其中b为所述相变存储单元阵列中灵敏放大器的个数。
9.一种如权利要求1～8任意一项所述的相变存储器读出电路的读出方法，其特征在于，所述相变存储器的读出方法至少包括：
选中一根字线和一根位线，将相变存储单元阵列中的一个相变存储单元连接至灵敏放大器，所述灵敏放大器读取所述相变存储单元的读电流；
在所述一根字线、所述一根位线和所述灵敏放大器开始工作的同一时刻，读参考电压生成模块开始工作，产生一动态的读参考电流，所述读参考电流的瞬态值处于读晶态电阻电流和读非晶态电阻电流之间；
所述灵敏放大器将被选中的所述相变存储单元的读电流和所述读参考电流进行比较，以产生被选中的所述相变存储单元的读出电压信号。
10.根据权利要求9所述的相变存储器的读出方法，其特征在于：在所述读参考电流中引入位线寄生参数，以抵消读取相变存储单元时产生的阵列位线寄生效应，消除伪读取现象，减小信号读出时间。
11.根据权利要求9所述的相变存储器的读出方法，其特征在于：在所述读参考电流中引入读传输门寄生参数，以抵消读取相变存储单元时产生的阵列读传输门寄生效应，消除伪读取现象，减小信号读出时间。
12.根据权利要求9所述的相变存储器的读出方法，其特征在于：在被选中的相变存储单元的读电流中引入电流镜寄生参数，以实现被选中的所述相变存储单元的读电流的镜像参数和所述参考电流的镜像参数的匹配，消除伪读取现象，减小信号读出时间。
13.根据权利要求9所述的相变存储器的读出方法，其特征在于：当被选中的相变存储单元的读电流大于所述参考电流时，所述相变存储单元呈晶态；当被选中的相变存储单元的读电流小于所述参考电流时，所述相变存储单元呈非晶态。
CN201610486617.8A 2016-06-28 2016-06-28 一种相变存储器读出电路及读出方法 Active CN106205684B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610486617.8A CN106205684B (zh) 2016-06-28 2016-06-28 一种相变存储器读出电路及读出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610486617.8A CN106205684B (zh) 2016-06-28 2016-06-28 一种相变存储器读出电路及读出方法

Publications (2)

Publication Number Publication Date
CN106205684A CN106205684A (zh) 2016-12-07
CN106205684B true CN106205684B (zh) 2018-09-25

Family

ID=57462064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610486617.8A Active CN106205684B (zh) 2016-06-28 2016-06-28 一种相变存储器读出电路及读出方法

Country Status (1)

Country Link
CN (1) CN106205684B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017215119A1 (en) * 2016-06-17 2017-12-21 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Read circuit of storage class memory
CN106875963B (zh) * 2017-02-21 2019-05-14 中国科学院上海微系统与信息技术研究所 一种三维存储器读出电路及读出方法
US10032489B1 (en) * 2017-03-15 2018-07-24 Sandisk Technologies Llc Sensing amplifier to detect the memory cell current transition
US10269413B1 (en) * 2017-10-17 2019-04-23 R&D 3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
CN108922574B (zh) * 2018-06-20 2020-11-13 中国科学院上海微系统与信息技术研究所 相变存储器的高速数据读出电路及读出方法
CN109859786B (zh) * 2019-01-28 2020-10-02 北京航空航天大学 一种基于自旋磁存储器的数据运算方法
CN118116428A (zh) * 2022-11-30 2024-05-31 浙江驰拓科技有限公司 存储器的读电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820055A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
CN103093815A (zh) * 2013-01-10 2013-05-08 华中科技大学 一种多值相变随机存储器的存储单元及操作方法
CN103646668A (zh) * 2013-12-26 2014-03-19 中国科学院上海微系统与信息技术研究所 一次性可编程存储器及其编程方法与读取方法
CN104008772A (zh) * 2013-02-26 2014-08-27 旺宏电子股份有限公司 相变化存储器及其读取方法
CN104318955A (zh) * 2014-11-11 2015-01-28 中国科学院上海微系统与信息技术研究所 基于二极管选通的相变存储器的数据读出电路及读出方法
US9036408B1 (en) * 2012-08-28 2015-05-19 Being Advanced Memory Corporation Phase change memory with bit line matching

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157317A (ja) * 2005-11-30 2007-06-21 Samsung Electronics Co Ltd 相変化メモリ装置及びそれの読み出し方法
CN102820056B (zh) * 2011-06-07 2015-05-20 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820055A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
US9036408B1 (en) * 2012-08-28 2015-05-19 Being Advanced Memory Corporation Phase change memory with bit line matching
CN103093815A (zh) * 2013-01-10 2013-05-08 华中科技大学 一种多值相变随机存储器的存储单元及操作方法
CN104008772A (zh) * 2013-02-26 2014-08-27 旺宏电子股份有限公司 相变化存储器及其读取方法
CN103646668A (zh) * 2013-12-26 2014-03-19 中国科学院上海微系统与信息技术研究所 一次性可编程存储器及其编程方法与读取方法
CN104318955A (zh) * 2014-11-11 2015-01-28 中国科学院上海微系统与信息技术研究所 基于二极管选通的相变存储器的数据读出电路及读出方法

Also Published As

Publication number Publication date
CN106205684A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106205684B (zh) 一种相变存储器读出电路及读出方法
CN106356090B (zh) 相变存储器读出电路及其数据读取方法
CN102820056B (zh) 相变存储器的数据读出电路
US11568931B2 (en) Read-out circuit and read-out method for three-dimensional memory
Yang et al. A low power phase-change random access memory using a data-comparison write scheme
CN101976578B (zh) 相变存储单元的数据读出电路及读出方法
US8379430B2 (en) Memory device and method of reading memory device
CN107799133A (zh) 感测放大器、存储装置及包括其的系统
CN110473578A (zh) 包括参考单元的电阻式存储器装置
CN105931665B (zh) 一种相变存储器读出电路及方法
CN104347113B (zh) 一种相变存储器的读出电路及读出方法
CN110289037B (zh) 非易失存储器读出电路及读出方法
US8238138B2 (en) Semiconductor memory device and its operation method
CN106898371B (zh) 三维存储器读出电路及其字线与位线电压配置方法
CN110289028A (zh) 用于读出放大器的控制信号发生器和包括其的存储器设备
CN104318955B (zh) 基于二极管选通的相变存储器的数据读出电路及读出方法
KR101517673B1 (ko) 저항 기반의 랜덤 액세스 메모리
CN101419836B (zh) 一种相变随机存储器
WO2017215119A1 (en) Read circuit of storage class memory
CN209843258U (zh) 非易失存储器灵敏放大器及相变存储器
CN102750980B (zh) 一种具有配置电路的相变存储器芯片
CN110164497A (zh) 非易失存储器灵敏放大器及相变存储器
CN101286364A (zh) 相变存储器1r1t结构和所使用的驱动电路的设计方法
CN105304129B (zh) 电阻可变型存储器及其写入方法
CN101958148B (zh) 能消除干扰的相变存储器单元及形成的相变存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant