CN101976578B

CN101976578B - 相变存储单元的数据读出电路及读出方法

Info

Publication number: CN101976578B
Application number: CN 201010501678
Authority: CN
Inventors: 李喜; 宋志棠; 陈后鹏
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2010-10-09
Filing date: 2010-10-09
Publication date: 2013-10-02
Anticipated expiration: 2030-10-09
Also published as: CN101976578A

Abstract

本发明提供一种相变存储单元的数据读出电路及读出方法，所述电路至少包括：读电流供应电路、判决管、偏置电压产生电路、预充电电路、比较电路、放电电路等，先由预充电电路对待读的相变存储单元的位线预充电，在停止充电后，判决管会因待读的相变存储单元的阻值的不同而进入导通或截止状态，再由比较电路将判决管在导通或截止时输出的电压和预设参考电压进行比较，由此输出和待读的相变存储单元的阻值相应的电位，并在比较电路输出相应电位后，放电电路将位线上残余电荷泄放，从而完成数据的读取，此法可有效避免位线上寄生电容的影响。

Description

相变存储单元的数据读出电路及读出方法

技术领域

本发明涉及一种数据读出电路及读出方法，特别涉及一种相变存储单元的数据读出电路及读出方法。

背景技术

相变存储器是基于Ovshinsky在20世纪60年代末提出的奥弗辛斯基电子效应的存储器，它一般是指硫系化合物随机存储器，又被称作奥弗辛斯基电效应统一存储器，其工作原理是利用加工到纳米尺寸的相变材料在多晶态(材料呈低阻状态)与非晶态(材料呈高阻状态)时不同的电阻状态来实现数据的存储。相变存储器作为一种新型存储器，由于其读写速度快，可擦写耐久性高，保持信息时间长，存储密度大，读写功耗低以及非挥发等特性，被业界认为是最有发展潜力的下一代存储器。

相变存储器中存储的数据(即相变单元的晶态或非晶态)要通过读出电路读取，考虑到其呈现出来的直观电学特性为低阻或高阻，因此，相变存储器都是通过在读使能信号及读电路的控制下，向相变存储器存储单元输入较小量值的电流或者电压，测量存储单元上的电压值或电流值来实现的。

读出电路通过发送一个极低的电流值(电压值)给相变存储单元，此时读取位线的电压(电流)，如果位线电压较高(电流较小)则表示相变单元为高阻态，即“1”；如果位线电压较低(电流较大)则表示相变单元为低阻态，即“0”。然而，在读的过程中，当有电流流过相变存储单元时，相变存储单元会产生焦耳热，当焦耳热的功率大于单元的散热效率时，这种热效应会影响相变存储单元的基本状态；同时，当相变存储单元两端电压差超过某一个阈值时，相变材料内部载流子会发生击穿效应，载流子突然增加，从而表现出低阻的特性，而此时材料本身并没有发生相变。上述两个现象即所谓的读破坏现象。为了克服以上缺点，读出电路需要满足以下要求：读出电流(电压)必须非常小，以至于其产生焦耳热的功率不超过单元的散热效率；采用适当大的读出电流(电压)，然而读出速度必须非常快，以至于使产生的焦耳热还来不及使单元的基本状态发生改变，然而，这个读出电流(电压)的最大值须小于相变单元的内部载流子击穿阈值，以防止相变材料内部载流子发生击穿效应。

对于理想情况下的相变单元，以上要求是可实现的。然而，在实际的相变存储器中，一方面，由于位线上的寄生电容会导致在满足上述要求的读出电流(电压)操作时需要很长的时间。读出电路需要等待读出电流(电压)给位线电容充完电以后才能正确的读出相变存储单元的状态，这样便极大地制约了相变存储器的速度特性。另一方面，由于相变单元内部载流子击穿阈值的限制，通常这一载流子击穿阈值是一个很低的电压值，使得相变单元处于高阻和低阻时其所在位线的电压差并不十分明显(小于载流子击穿阈值)，从而使得读出数据的可靠性成为一个严重的问题。

因此，如何提高上述读出数据速度、改善其读出数据可靠性问题，实已成为本领域技术人员亟待解决的技术课题。

发明内容

本发明的目的在于提供一种相变存储单元的数据读出电路及读出方法。

为了达到上述目的及其他目的，本发明提供的相变存储单元的数据读出电路，包括：读电流供应电路，用于在读数据的时间段内向待读取的相变存储单元提供读电流；判决管，连接在所述读电流供应电路与待读取的相变存储单元的位线之间，用于通过分辨所述位线电压的高或低而工作在截止或导通状态；偏置电压产生电路，连接所述判决管，用于向所述判决管提供偏置电压；预充电电路，连接在所述位线，用于在读数据时向所述位线充电，并当充电至第一电压后停止充电，其中，所述第一电压低于所述待读取的相变存储单元的阈值电压，但能使所述判决管处于导通或截止的临界状态；比较电路，连接所述判决管，用于比较所述判决管在所述预充电电路停止充电后、所输出的电压与预设参考电压，以输出与所述待读取的相变存储单元阻态相对应的值，其中，所述判决管所输出的电压为已进入导通或者已进入截止后所输出的电压；以及放电电路，连接在所述位线，用于当所述比较电路已输出与所述待读取的相变存储单元阻态相对应的值后，泄放所述位线上的残余电荷。

其中，所述相变存储单元的数据读出电路还可包括在所述位线上串接一耦合器件，使所述判决管、预充电电路、放电电路经由所述耦合器件与所述位线连接；所述耦合器件可以是传输门或其它器件。

较佳的，所述预充电电路可以包括：由预充电电流源和限压电阻组成的串联电路、以及连接在所述预充电电流源和限压电阻公共点的预充电开关，其中，所述预充电开关连接所述位线或者所述耦合器件；其中，所述限压电阻的阻值由所述待读取的相变存储单元的阈值电压和电流源的预充电电流源的电流值的比值决定，所述预充电开关可以是N型MOS管。

较佳的，所述判决管可以是N型MOS管。

较佳的，所述偏置电压产生电路可以包括由偏置电流源、与所述判决管相匹配的参考管以及参考电阻串接成的串联电路；其中，所述参考电阻的阻值处在所述待读取的相变存储单元的高阻和低阻之间的范围内。

其中，所述预设参考电压处于所述判决管导通时输出的电压值和截止时输出的电压值之间的范围内，例如，选择所述判决管导通时输出的电压值和截止时输出的电压值之间的中间值。

本发明的相变存储单元的数据读出方法，包括步骤：1)预充电步骤：即在读数据开始时，放电电路停止工作，由预充电电路和读电流供应电路共同向待读取的相变存储单元的位线充电，使所述位线电压充电至第一电压；2)弛豫阶段的步骤：即所述预充电电路和放电电路停止工作，根据所述读电流供应电路向所述待读取的相变存储单元的充电速度和所述待读取的相变存储单元的电阻的放电速度，判决管进入导通或者截止状态；3)感测步骤：即在所述判决管进入导通或者截止状态后，所述预充电电路和放电电路仍然停止工作，比较电路比较所述判决管输出的电压和预设参考电压，从而输出与所述待读取的相变存储单元阻态相对应的值；以及4)放电步骤：在所述比较电路输出相应的值后，所述预充电电路仍然停止工作，放电电路开始泄放所述位线上的残留电荷，从而完成数据的读取。

较佳的，所述预充电电路的充电电流大于所述读电流供应电路的充电电流。

综上所述，本发明的相变存储单元的数据读出电路及读出方法可以有效克服位线上的寄生电容的影响。

附图说明

图1和图2为本发明的相变存储单元的数据读出电路的示意图。

图3为本发明的相变存储单元的数据读出方法的原理示意图。

图4为本发明的相变存储单元的数据读出方法的时序图。

具体实施方式

请参阅图1及图2，本发明的相变存储单元的数据读出电路至少包括：读电流供应电路、判决管、偏置电压产生电路、预充电电路、比较电路、放电电路等。其中，待读取的相变存储单元(即Memory cell)采用由电阻R100和MOS管N100串接成的电路作为等效电路，且其所在位线BL存在有一寄生电容(Parasitic Capacitance)。此外，在所述位线上还可以增设一耦合器件Bit Switch，例如，传输门，以便与其它电路耦合。

所述读电流供应电路用于在读数据的时间段内向待读取的相变存储单元提供读电流，其可采用电流源Icell来提供电流。进一步的，该电流源Icell可由电流源Iref、MOS管P201a、P202、P201d、P205构成的镜像电路来实现，各元件的连接方式如图2所示。

所述判决管N101b采用N型MOS管，其漏极连接电流源Icell、源极连接耦合器件，用于通过分辨所述位线BL电压的高或低而工作在截止或导通状态。需要说明的是，所述判决管N101b并非以N型MOS管为限，也可采用其他管，例如，PMOS管等。此外，在图2中，所述判决管N101b的源端所连接的YMUX Block即为图1中的传输门以及存储单元组成的结构。

所述偏置电压产生电路连接所述判决管N101b的栅极，用于向所述判决管N101b提供偏置电压Vbs，其可包括由偏置电流源Irref、与所述判决管N101b相匹配的参考管N101a以及参考电阻Rref串接成的串联电路。其中，所述参考电阻Rref的阻值可在所述待读取的相变存储单元的高阻和低阻之间的范围内选择，而所述偏置电流源Irref可由电流源Iref、P型MOS管P201a、P202、P201b、P203构成的镜像电路来实现，如图2所示，所述参考管N101a栅漏相连，使其在偏置电流源Irref的偏置下能产生Vth的管压降。

所述预充电电路可连接在所述耦合器件，用于在读数据时向所述位线BL充电，并当所述位线BL充电至第一电压后停止充电，其中，所述第一电压低于所述待读取的相变存储单元的阈值电压，但能使所述判决管N101b处于导通或截止的临界状态。所述所述预充电电路可包括：由预充电电流源Ipre和限压电阻Rp组成的串联电路、以及连接在所述预充电电流源Ipre和限压电阻Rp公共点的预充电开关N102，其中，所述预充电开关N102的栅极由控制信号Spre控制、漏端连接所述公共点、源端连接所述耦合器件，故所述第一电压近似于限压电阻上的电压降Vp。如图2所示，预充电电流源Ipre可由电流源Iref、P型MOS管P201a、P202、P201c、P204构成的镜像电路来实现。

所述比较电路连接所述判决管N101b的漏端，用于比较所述判决管N101b在所述预充电电路停止充电后、所输出的电压与预设参考电压Vref，以输出与所述待读取的相变存储单元阻态相对应的值SA_out，其中，所述判决管N101b所输出的电压为已进入导通或者已进入截止后所输出的电压，其可采用MOS管N205、N206a、N206b、P206、P207a、P207b、P208、P209a、P209b以及二输入与非门NA201和NA202、反相器I202和I203组成的锁存型灵敏放大器，该锁存型灵敏放大器的感测使能信号由将控制信号SE延时的延时器D202和MOS管N204组成的控制电路来提供。所述预设参考电压Vref处于所述判决管N101b导通时输出的电压值和截止时输出的电压值之间的范围内，例如，可取所述判决管N101b导通时输出的电压值和截止时输出的电压值之间的中间值。

所述放电电路连接在耦合器件，用于当所述比较电路已输出与所述待读取的相变存储单元存储的数据相对应的值后，泄放所述位线BL上的残余电荷，其可包括连接在所述位线BL和地之间的受控放电管N103，受控放电管N103的栅端的控制信号Vdi由将控制信号SE延时的延时器D202、D201和MOS管N204组成的控制电路来提供。

本领域技术人员应该理解，上述各示列仅仅只是为了更好的说明本发明的技术方案，而非用于限制本发明，事实上，图1中各电流源的实现方式并非以图2所示为限，各自可以采用不同的电路，只是一种较佳的方式是，读电流供应电路的电流源Icell和偏置电路的电流源Irref产生的电流相同，但远小于预充电电路的电流源Ipre。

上述相变存储单元的数据读出电路之所以能将相变存储单元存储的数据读出，原因在于：

如图3所示，图中Vrref为参考电阻Rref上的电压，Vp为限压电阻Rp上的电压，Vth+Vrref为偏置电压产生电路产生的偏置电压Vbs，Vdd为电源电压，VnsaH、VnsaL分别为相变存储单元为高阻和低阻时判决管N101b漏端的电压，VcellH、VcellL分别为相变存储单元为高阻和低阻时判决管N101b源端的电压(即位线电压)。其中，在t0～t1阶段，不管相变存储单元的电阻是高阻还是低阻，由预充电电路向位线充电，由于判决管N101b栅端的电压Vbs-VcellH/VcellL均大判决管N101b的导通电压，故判决管N101b漏端的电压为低电压；在t1～t2阶段，随着VcellH/VcellL增大，判决管N101b进入导通与截止的临界区，此时，VnsaH/VnsaL急剧增大；在t2～t3阶段，位线电压VcellH/VcellL根据读电流源电流大小和通过相变存储单元的电阻放电的放电电流大小的差值变化，当相变存储单元为高阻时，位线电压将按照VcellH的趋势变化，判决管N101b漏端的电压按照VnsaH趋势变化，当存储单元为低阻时，位线电压将按照VcellL的趋势变化，判决管N101b漏端的电压按照VnsaL趋势变化，在此阶段内由于VnsaH和VnsaL存在巨大差异，因此在此阶段读取判决管N101b漏端的电压，就可确定相变存储单元的阻值。在t3～t4阶段，读操作完毕，受控放电管打开，泄放位线上的残余电荷。

由上所述，结合图4所示的时序图，具体的数据读取方法的流程如下：

在读数据阶段，也就是相变存储单元被Addr信号(即为相应相变存储单元的位线有效信号以及字线有效信号，BL/WL effective)选中开始到Addr信号失效的这段时间，为读数据的工作时间。在所述工作时间的起始阶段，即a～b这一时间段内，为预充电阶段，即放电电路停止工作，由预充电电路和读电流供应电路共同向待读取的相变存储单元的位线BL充电，使所述位线电压充电至第一电压，也就是近似于限压电阻Rp的电压Vp。

随后，在b～c这一时间段内，即弛豫阶段，所述预充电电路和放电电路停止工作，根据所述读电流供应电路向所述待读取的相变存储单元的充电速度和所述待读取的相变存储单元的电阻的放电速度，判决管N101b进入导通或者截止状态，也就是说，如果相变存储单元为高阻，则所述判决管N101b进入导通状态，导致位线BL电压继续上升，相应所述判决管N101b的漏端电压也上升；而如果相变存储单元为低阻，则所述判决管N101b进入截止状态，导致位线BL电压开始下降，相应所述判决管N101b的漏端电压也下降。

接着，在c～e这一时间段内，即感测阶段，所述预充电电路和放电电路仍然停止工作，比较电路比较所述判决管输出的电压Vnsa和预设参考电压Vref，从而输出与所述待读取的相变存储单元存储的数据相对应的值，如果相变存储单元为高阻，则电压VnsaH大于预设参考电压Vref，故比较电路输出SA_out为高电平；如果相变存储单元为低阻，则电压VnsaL小于预设参考电压Vref，故比较电路输出SA_out为低电平。

最后，在e～f这一时间段内，即放电阶段，Veq为高电平时，灵敏放大器已将感测的数据锁存并输出到输出端，Vdi为高电平时，位线泄放残余电荷，Veq、Vdi均为读使能信号SE经过延迟后得到的信号，并且Vdi与预充电信号Prec有关，当Prec有效时，Vdi被拉低(如图中虚线所示)，防止位线的预充电和放电操作同时进行。

经过以上阶段，各信号线以及位线均恢复至读开始前的阶段，等待下一步的操作控制信号。以上就是该读出方法的全部操作过程

综上所述，本发明的相变存储单元的数据读出电路及读出方法将数据读取分为了4个阶段，即先将位线电压预充至一定值，同时采用电阻限压的方法避免位线电压超过存储元件的阈值电压，然后判决管会根据相变存储单元的阻值而进入饱和或者截止态，从而通过感测判决管漏端的电压便可方便地读出存储元件的状态，随后再将位线上残余电荷泄放，由此完成数据的读取，此法可以克服位线上的寄生电容的影响。

上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims

1.一种相变存储单元的数据读出电路，其特征在于包括：

读电流供应电路，用于在读数据的时间段内向待读取的相变存储单元提供读电流；

判决管，连接在所述读电流供应电路与待读取的相变存储单元的位线之间，用于通过分辨所述位线电压的高或低而工作在截止或导通状态；

偏置电压产生电路，连接所述判决管，用于向所述判决管提供偏置电压；

预充电电路，连接在所述位线，用于在读数据时向所述位线充电，并当充电至第一电压后停止充电，其中，所述第一电压低于所述待读取的相变存储单元的阈值电压，但能使所述判决管处于导通或截止的临界状态；

比较电路，连接所述判决管，用于比较所述判决管在所述预充电电路停止充电后、所输出的电压与预设参考电压，以输出与所述待读取的相变存储单元阻态相对应的值，其中，所述判决管所输出的电压为已进入导通或者已进入截止后所输出的电压；

放电电路，连接在所述位线，用于当所述比较电路已输出与所述待读取的相变存储单元存储阻态相对应的值后，泄放所述位线上的残余电荷；

所述的相变存储单元的数据读出电路还包括在所述位线上串接一耦合器件，使所述判决管、预充电电路、放电电路经由所述耦合器件与所述位线连接；

所述预充电电路包括：由预充电电流源和限压电阻组成的串联电路、以及连接在所述预充电电流源和限压电阻公共点的预充电开关，其中，所述预充电开关连接所述位线或者所述耦合器件。

2.如权利要求1所述的相变存储单元的数据读出电路，其特征在于：所述耦合器件为传输门。

3.如权利要求1所述的相变存储单元的数据读出电路，其特征在于：所述限压电阻的阻值由所述待读取的相变存储单元的阈值电压和电流源的预充电电流源的电流值的比值决定，所述预充电开关为N型MOS管。

4.如权利要求1所述的相变存储单元的数据读出电路，其特征在于：所述判决管为N型MOS管。

5.如权利要求1或4所述的相变存储单元的数据读出电路，其特征在于：所述偏置电压产生电路包括由偏置电流源、与所述判决管相匹配的参考管以及参考电阻串接成的串联电路。

6.如权利要求5所述的相变存储单元的数据读出电路，其特征在于：所述参考电阻的阻值处在所述待读取的相变存储单元的高阻和低阻之间的范围内。

7.如权利要求1所述的相变存储单元的数据读出电路，其特征在于：所述预设参考电压处于所述判决管导通时输出的电压值和截止时输出的电压值之间的范围内。

8.如权利要求7所述的相变存储单元的数据读出电路，其特征在于：所述预设参考电压为所述判决管导通时输出的电压值和截止时输出的电压值之间的中间值。

9.如权利要求1所述的相变存储单元的数据读出电路，其特征在于：所述放电电路包括连接在所述位线和地之间的受控放电管。