CN101354916A - 相变存储器件 - Google Patents

相变存储器件 Download PDF

Info

Publication number
CN101354916A
CN101354916A CNA2008101263386A CN200810126338A CN101354916A CN 101354916 A CN101354916 A CN 101354916A CN A2008101263386 A CNA2008101263386 A CN A2008101263386A CN 200810126338 A CN200810126338 A CN 200810126338A CN 101354916 A CN101354916 A CN 101354916A
Authority
CN
China
Prior art keywords
unit
voltage
phase change
clamp
clamper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101263386A
Other languages
English (en)
Other versions
CN101354916B (zh
Inventor
姜熙福
安进弘
洪锡敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101354916A publication Critical patent/CN101354916A/zh
Application granted granted Critical
Publication of CN101354916B publication Critical patent/CN101354916B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一种相变存储器件包括在行方向上布置的多条字线和在列方向上布置的多条位线。在列方向上布置多条参考位线和多条钳位位线。在字线和位线相交之处布置包括相变电阻单元的单元阵列块。在字线和参考位线相交之处形成参考单元阵列块。参考单元阵列块被配置为输出参考电流。在字线和钳位位线相交之处形成钳位单元阵列块。钳位单元阵列块被配置为输出钳位电流。读出放大器连接到每条位线并被配置为接收钳位电压和参考电压。

Description

相变存储器件
技术领域
本发明一般涉及相变存储器件，更具体地，涉及参考和钳位(clamp)电压的稳定性提高从而使得读出放大器的偏移特性得到改进的相变存储器件。
背景技术
与易失性RAM不同，非易失性存储器件即使在器件的电源被关断以后也可以保存数据。非易失性存储器的示例包括磁存储器和相变存储器(PCM)。这些非易失性存储器件具有与易失性随机存取存储器(RAM)相似的数据处理速度，并且即使在电源被关断之后也能够保存数据。
图1a和1b是示出传统相变电阻器(PCR)4的图。
PCR 4包括插入在上端电极1和下端电极3之间的相变材料(PCM)2。当施加电压并且通过该器件传输电流时，在PCM 2中产生高温，以使得导电状态随着源于施加的高温所产生的电阻变化而改变。PCM包括AgLnSbTe。典型地，PCM 2包括具有硫族元素(硫S、硒Se、碲Te)的硫化物作为主要成分，更详细地，由Ge-Sb-Te组成的锗锑碲。
图2a和2b是示出传统PCR 4的工作原理的图。
如图2a中所示，当低电流(即小于阈值的电流)流过PCR 4时，PCM 2可以被结晶化。结晶后的PCM 2具有低电阻。
如图2b中所示，当高电流(即大于阈值的电流)流过PCR 4时，PCM2变为非晶态，从此时起，PCM 2中由高电流导致的温度大于熔点。非晶态的PCM 2具有高电阻。
利用此现象，PCR 4可以被配置为存储与两个不同的电阻状态对应的非易失性数据。例如，数据逻辑值“1”与结晶后的PCR 4(低电阻状态)对应，数据逻辑值“0”与非晶态的PCR 4(高电阻状态)对应，因而可以使用PCR 4来存储数据的逻辑状态。
图3是示出传统相变电阻单元的写操作的图。
当电流在PCR 4的上端电极1和下端电极3之间流过给定时间量时，产生热量。结果，PCM 2的状态根据由上端电极1和下端电极3之间流过的电流产生的温度而变为结晶态或非晶态。
例如，当低电流流过给定时间时，由于低温加热状态，PCM 2变为结晶态，因而PCR 4处于低电阻状态(置位状态)。相反，当高电流流过给定时间时，由于高温加热状态，PCM 2变为非晶态，因而PCR 4处于高电阻状态(重置状态)。基于PCM 2中呈现的电阻值来确定这两个相之间的差。
在PCR 4中，必须长时间地向PCR 4施加将相变材料变为结晶态所需的低电压，以便在写模式下写入置位状态。相反，仅需短时间地向PCR 4施加将PCM 2变为非晶态所需的高电压，以便在写模式下写入重置状态。
但是，相变存储器件不是没有问题的。当未有效控制具有相变电阻器的相变存储器件的参考电压时，读出放大器的读出效率会退化。这样，参考电流是不稳定的，并且读出放大器的精度和偏移特性退化，引起芯片的数据读出容限(margin)和成品率的下降。
发明内容
本发明包括解决上述问题的相变存储器件。
本发明的实施例包括具有相变电阻器的相变存储器件，该相变存储器件使用在与单元阵列相同的条件下的参考单元阵列，来提供改进的参考电流的稳定性和精度。
另外，本发明的实施例包括具有相变电阻器的相变存储器件，该相变存储器件使用在与单元阵列相同的条件下的钳位单元阵列，来提供改进的钳位电压的稳定性和精度。
另外，本发明的实施例包括具有相变电阻器的相变存储器件，该相变存储器件使用具有相同的定时延迟元件的参考单元阵列来提高读出放大器的读出效率。
另外，本发明的实施例包括具有相变电阻器的相变存储器件，该相变存储器件提高读出放大器的偏移特性。
另外，本发明的实施例包括使用在与主单元阵列相同条件下的均衡电路产生的参考和钳位电压，其中该均衡电路产生反映主单元的特性的参考和钳位电压，该主单元的特性响应于器件内的处理变化而改变。
根据本发明的一个实施例，一种相变存储器件包括：在行方向上布置的多条字线；在列方向上布置的多条位线；在列方向上布置的参考位线；在列方向上布置的多条钳位位线；包括多个布置在字线和位线相交之处的相变电阻单元的单元阵列块；在字线和参考位线相交之处形成并被配置为输出参考电流的参考单元阵列块；在字线和钳位位线相交之处形成并被配置为输出钳位电流的钳位单元阵列块；以及连接到位线并被配置为接收钳位电压和参考电压的读出放大器。
根据另一个实施例，一种相变存储器件包括：在行方向上布置的多条字线；在列方向上布置的多条位线；在列方向上布置的参考位线；包括布置在字线和位线相交之处的相变电阻单元的单元阵列块；在字线和参考位线相交之处形成并被配置为输出参考电流的参考单元阵列块；被配置为响应于钳位使能信号输出钳位电压的钳位单元阵列块；连接到参考位线并被配置为产生与参考电流对应的参考电压的参考电压产生单元；以及连接到位线并被配置为接收钳位电压和参考电压的读出放大器。
附图说明
图1a和1b是示出传统相变电阻器的图；
图2a和2b是示出传统相变电阻器的工作原理的图；
图3是示出传统相变电阻单元的写操作的图；
图4是示出根据本发明的实施例的相变存储器件的电路图；
图5是示出根据本发明的实施例的相变存储器件的电路图；
图6是示出根据本发明的实施例的相变存储器件的框图；
图7是示出图6的钳位电压产生单元的图；
图8是示出根据本发明的实施例的相变存储器件的框图；
图9是示出图8的钳位电压产生单元的电路图；
图10是示出图7的钳位电压产生单元的工作特性的时序图；
图11是示出根据本发明的实施例的相变存储器件的置位电阻、重置电阻和参考电阻的关系的图；
图12是示出根据本发明的实施例的相变存储器件的读电流的关系的图；
图13是示出图4的读出放大器的电路图；
图14是示出图13的读出放大器的第一和第二放大单元的操作的波形图；
图15是示出图4的参考电压产生单元的电路图；
图16是图4的读出放大器的电路图；
图17是示出图4的参考电压产生单元的电路图；以及
图18是示出图13的读出放大器的工作电压的时序图；
附图中元件符号说明
CSB：钳位单元阵列块
RSB：参考单元阵列块
100：单元阵列块
200：钳位列选择单元
300：参考列选择单元
400：列选择单元
Rref：参考电阻器
500：钳位电压产生单元
600：参考电压产生单元
S/A：读出放大器
W/D：写驱动单元
具体实施方式
图4是示出根据本发明的实施例的相变存储器件的电路图。
图4中所示的相变存储器件包括钳位单元阵列块CSB、参考单元阵列块RSB、单元阵列块100、钳位列选择单元200、参考列选择单元300、列选择单元400、参考电阻器Rref、钳位电压产生单元500、参考电压产生单元600、读出放大器S/A和写驱动单元W/D。
单元阵列块100包括在列方向上布置的多条位线BL0～BL2和在行方向上布置的多条字线WL0～WL3。单元阵列块100包括在位线BL0～BL2和字线WL0～WL3相交处布置的多个单位单元C。每个单位单元C包括相变电阻器PCR和二极管D。二极管D包括PN二极管元件。
相变电阻器PCR的一个电极连接到位线BL，另一个电极连接到二极管D的P型区。二极管D的N型区连接到字线WL。为了写数据，相变电阻器PCR的相响应于流进位线BL的置位电流Iset和重置电流Ireset中的一个而改变。
钳位单元阵列块CSB包括在列方向上布置的一对钳位位线CBL1、CBL2，并且在行方向上布置的字线WL0～WL3与钳位位线CBL1、CBL2相交。钳位单元阵列块CSB包括多个钳位开关CSW，每个钳位开关布置在成对的钳位位线CBL1、CBL2之一与字线WL0～WL3之一相交之处。
作为单元选择开关元件的钳位开关CSW包括PN二极管元件。成对的钳位位线CBL1、CBL2共用于多条位线BL0～BL2。
钳位开关CSW的P型区连接到钳位位线CBL，N型区连接到字线WL。钳位电流Iclmp1、Iclmp2流过钳位位线CBL1、CBL2。
钳位列选择单元200包括钳位列开关。钳位列开关连接在钳位电压产生单元500和成对钳位位线CBL1、CBL2的每一个之间。钳位列开关包括NMOS晶体管N1、N2，NMOS晶体管N1、N2的栅极接收钳位列选择信号CLMPCS1、CLMPCS2。
参考单元阵列块RSB包括在列方向上布置的参考位线RBL，参考位线RBL与在行方向上布置的字线WL0～WL3相交。参考单元阵列块RSB包括多个参考开关RSW，每个参考开关布置在参考位线RBL之一与字线WL0～WL3之一相交之处。
作为单元选择开关元件的参考开关RSW包括PN二极管元件。单条参考位线RBL共用于多条位线BL0～BL2。
每个参考开关RSW的P型区连接到参考位线RBL，N型区连接到相交的字线WL。参考电流Iref流过参考位线RBL。
参考列选择单元300包括连接在参考单元阵列块RSB的参考位线RBL与参考电阻器Rref之间的参考列开关。参考列开关的栅极接收参考列选择信号REFCS。参考列开关包括NMOS晶体管N3。用于流过参考电流Iref的的参考电阻器Rref连接在NMOS晶体管N3和参考位线节点refblin之间。
单元阵列块100的每条位线BL连接到列选择单元400。列选择单元400包括多个列开关，并且列选择单元400连接在每条位线BL和公共位线节点Nbl之间。每个列开关的栅极接收多个列选择信号CS_0～CS_2中的一个。每个列开关包括NMOS晶体管N4～N6中的一个。
钳位电压产生单元500响应于钳位使能信号Clmp_en和钳位参考信号Cref1、Cref2产生钳位电压VCLMP。参考电压产生单元600响应于钳位电压VCLMP和参考位线节点refblin的信号产生参考电压并将该参考电压提供给参考节点Nref。
读出放大器S/A根据经过节点Nbl从单元阵列块100发送的单元数据、经过参考节点Nref发送的参考电压以及钳位电压VCLMP区分数据逻辑值“1”与数据逻辑值“0”。当要写数据时，写驱动单元W/D将与要被写的数据对应的驱动电压提供给节点Nbl。
当该器件处于读模式时，向被选字线WL发送低电压电平，并向位线BL发送读电压Vread。读出放大器S/A通过利用流进字线WL和从位线BL、相变电阻器PCR和二极管D流进参考单元的置位电流Iset(或重置电流Ireset)、流进参考单元的参考电流Iref以及流进钳位单元的钳位电流Iclmp1、Iclmp2来放大数据。
图5是示出根据本发明的实施例的相变存储器件的电路图。
相变存储器件包括钳位单元阵列块CSB、参考单元阵列块RSB、单元阵列块100、钳位列选择单元200、参考列选择单元300、列选择单元400、参考电阻器Rref、钳位电压产生单元500、参考电压产生单元600、读出放大器S/A和写驱动单元W/D。
单元阵列块100包括在列方向上布置的多条位线BL0～BL2和在行方向上布置的多条字线WL0～WL3。单元阵列块100包括在位线BL0～BL2和字线WL0～WL3相交处布置的多个单位单元C。每个单位单元C包括相变电阻器PCR和二极管D。二极管D包括PN二极管元件。
相变电阻器PCR的一个电极连接到位线BL，另一个电极连接到二极管D的P型区。二极管D的N型区连接到字线WL。为了写数据，相变电阻器PCR的相响应于流进位线BL的置位电流Iset和重置电流Ireset中的一个而改变。
钳位单元阵列块CSB包括在列方向上布置的一对钳位位线CBL1、CBL2，并且在行方向上布置的字线WL0～WL3与钳位位线CBL1、CBL2相交。钳位单元阵列块CSB包括多个单位钳位单元CC，每个单位钳位单元CC布置在成对的钳位位线CBL1、CBL2之一与字线WL0～WL3之一相交之处。每个单位钳位单元CC包括相变电阻器PCR和钳位开关CSW。作为单元选择开关元件的钳位开关CSW包括PN二极管元件。
相变电阻器PCR的一个电极连接到钳位位线CBL，另一个电极连接到钳位开关CSW的P型区。钳位开关CSW的N型区连接到字线WL。成对的钳位位线CBL1、CBL2共用于多条位线BL0～BL2。钳位电流Iclmp1、Iclmp2流过位线CBL1、CBL2。
钳位列选择单元200包括钳位列开关，每个钳位列开关连接在成对钳位位线CBL1、CBL2之一和钳位电压产生单元500之间。钳位列开关包括NMOS晶体管N1、N2，NMOS晶体管N1、N2的栅极接收钳位列选择信号CLMPCS1、CLMPCS2。
参考单元阵列块RSB包括在列方向上布置的参考位线RBL，参考位线RBL与在行方向上布置的字线WL0～WL3相交。参考单元阵列块RSB包括多个单位参考单元RC，每个单位参考单元RC布置在参考位线RBL之一与字线WL0～WL3之一相交之处。每个单位参考单元RC包括相变电阻器PCR和参考开关RSW。
作为单元选择开关元件的参考开关RSW包括PN二极管元件。单条参考位线RBL共用于多条位线BL0～BL2。
相变电阻器PCS的一个电极连接到参考位线RBL，另一个电极连接到参考开关RSW的P型区。参考开关RSW的N型区连接到字线WL。参考电流Iref流过参考位线RBL。
参考列选择单元300包括连接在参考单元阵列块RSB的参考位线RBL与参考电阻器Rref之间的参考列开关。参考列开关的栅极接收参考列选择信号REFCS。参考列开关包括NMOS晶体管N3。用于参考电流Iref的流动的参考电阻器Rref连接在NMOS晶体管N3和参考位线节点refblin之间。
单元阵列块100的每条位线BL连接到列选择单元400。列选择单元400包括多个列开关。每个列开关连接在位线BL之一和节点Nbl之间，并且每个列开关的栅极接收多个列选择信号CS_0～CS_2中的一个。每个列开关包括NMOS晶体管N4～N6中的一个。
钳位电压产生单元500响应于钳位使能信号Clmp_en和钳位参考信号Cref1、Cref2产生钳位电压VCLMP。参考电压产生单元600响应于钳位电压VCLMP和参考位线节点refblin的信号产生参考电压并将该参考电压提供给参考节点Nref。
读出放大器S/A响应于经过节点Nbl从单元阵列块100发送的单元数据、经过参考节点Nref发送的参考电压以及钳位电压VCLMP区分数据逻辑值“1”与数据逻辑值“0”。当要写数据时，写驱动单元W/D将与要被写的数据对应的驱动电压提供给节点Nbl。
当该器件处于读模式时，向被选字线WL发送低电压电平，并向位线BL发送读电压Vread。读出放大器S/A通过利用流进字线WL和经过位线BL、相变电阻器PCR和二极管D流进参考单元的置位电流Iset(或重置电流Ireset)、流进参考单元的参考电流Iref以及流进钳位单元的钳位电流Iclmp1、Iclmp2来放大数据。
图6是示出根据本发明的实施例的相变存储器件的框图。
该相变存储器件包括钳位单元阵列块CSB、参考单元阵列块RSB、多个单元阵列块100_0～100_2、钳位列选择单元200、参考列选择单元300、多个列选择单元400_0～400_2、参考电阻器Rref、钳位电压产生单元500、参考电压产生单元600、一个或多个读出放大器S/A和写驱动单元W/D。
钳位列选择单元200连接到钳位单元阵列块CSB，并且位于钳位单元阵列块CSB之下的区域中。钳位列选择单元200输出钳位参考信号Cref1、Cref2。钳位电压产生单元500连接到钳位列选择单元200，并且响应于钳位参考信号Cref1、Cref2和钳位使能信号Clmp_en产生钳位电压VCLMP。
参考列选择单元300连接到参考单元阵列块RSB，并且位于参考单元阵列块RSB之下的区域中。参考列选择单元300通过参考电阻器Rref连接到参考电压产生单元600。参考电阻器Rref连接在参考列选择单元300和参考位线节点refblin之间。参考电压产生单元600响应于钳位电压VCLMP和参考位线节点refblin的电压输出参考电压到参考节点Nref。
列选择单元400_0～400_2逐个地连接到单元阵列块100_0～100_2(即，列选择单元的每一个与单元阵列块中的一个对应，并连接到该单元阵列块中的相应一个)，并且列选择单元400_0～400_2的每一个都位于单元阵列块100_0～100_2中的相应一个之下的区域中。参考节点Nref连接到一个或多个读出放大器S/A和写驱动单元W/D的每一个(图6包括多个读出放大器S/A和写驱动单元W/D，并且每个列选择单元连接到读出放大器S/A中的一个)。列选择单元400逐个地连接到节点Nbl0～Nbl2，每个节点连接到读出放大器S/A中的一个。
在图6中，读出放大器S/A(0)连接到节点Nbl0和参考节点Nref。读出放大器S/A(1)连接到节点Nbl1和参考节点Nref。读出放大器S/A(2)连接到节点Nbl2和参考节点Nref。
图7是示出图6的钳位电压产生单元500的电路图。
钳位电压产生单元500包括参考偏置(bias)单元510、钳位电压调整单元520和钳位电压输出单元530。
参考偏置单元510包括PMOS晶体管P1和NMOS晶体管N7。PMOS晶体管P1连接在电源电压VDD端和NMOS晶体管N7之间，并且PMOS晶体管P1的栅极接收钳位使能信号Clmp_en。NMOS晶体管N7连接在PMOS晶体管P1和钳位参考信号Cref1端之间，并且NMOS晶体管N7的栅极接收电源电压VDD。
钳位电压调整单元520包括放大器A1，该放大器输出钳位电压控制信号VCLMP_con。放大器A1的负(-)端连接到钳位位线CBL1，以接收钳位参考信号Cref1。放大器A1的正端连接到钳位位线CBL2，以接收钳位参考信号Cref2。
钳位电压输出单元530包括PMOS晶体管P2～P4和NMOS晶体管N8、N9。PMOS晶体管P2连接在电源电压端和PMOS晶体管P3之间，并且PMOS晶体管P2的栅极接收钳位使能信号Clmp_en。PMOS晶体管P3连接在PMOS晶体管P2和NMOS晶体管N8的栅极之间，并且PMOS晶体管P3的栅极接收钳位电压控制信号VCLMP_con。
PMOS晶体管P4连接在电源电压VDD端和NMOS晶体管N8之间，并且PMOS晶体管P4的栅极接收钳位使能信号Clmp_en。NMOS晶体管N8连接在PMOS晶体管P4和钳位参考信号Cref2端之间，并且NMOS晶体管N8的栅极连接到钳位电压VCLMP端。NMOS晶体管N9连接在钳位电压VCLMP端和接地电压端之间，并且NMOS晶体管N9的栅极接收钳位使能信号Clmp_en。
下面说明钳位电压产生单元500的操作。
将参考偏置单元510的电路结构设计为产生用于产生钳位电压VCLMP的参考电压。参考偏置单元510设置负载值，以使得流进钳位位线CBL1的钳位参考信号Cref1的电流值正常。
参考偏置单元510响应于钳位使能信号Clmp_en而被激活。根据NMOS晶体管N7确定预定目标电流值。
钳位电压调整单元520是放大电路，其被配置为接收钳位参考信号Cref1，以使得根据钳位参考信号Cref1来确定钳位参考信号Cref2。也就是说，放大器A1响应于钳位参考信号Cref1来输出钳位电压控制信号VCLMP_con，以调整钳位参考信号Cref2。
钳位电压输出单元530控制钳位电压VCLMP的输出。钳位电压输出单元530响应于钳位使能信号Clmp_en而被激活。
当钳位使能信号Clmp_en被禁用(处于高电平)时，NMOS晶体管N9导通，钳位电压VCLMP保持在地电压电平。反之，当钳位使能信号Clmp_en被激活(处于低电平)时，PMOS晶体管P1、P2、P4被激活。
PMOS晶体管P3响应于钳位电压控制信号VCLMP_con来控制钳位电压VCLMP。NMOS晶体管N8响应于钳位电压VCLMP确定钳位参考信号Cref2的电压。
放大器A1的正(+)端接收钳位参考信号Cref2，以调整钳位电压VCLMP。将钳位参考信号Cref1、Cref2设置为保持预定的偏移(offset)电压。
图8是示出根据本发明的实施例的相变存储器件的框图。
该相变存储器件包括参考单元阵列块RSB、多个单元阵列块100_0～100_2、参考列选择单元300、多个列选择单元400_0～400_2、参考电阻器Rref、钳位电压产生单元500、参考电压产生单元600、一个或多个读出放大器S/A和写驱动单元W/D。
钳位电压产生单元500响应于钳位使能信号Clmp_en产生钳位电压VCLMP。
参考列选择单元300连接到参考单元阵列块RSB，并且位于参考单元阵列块RSB之下的区域中。参考列选择单元300通过参考电阻器Rref连接到参考电压产生单元600。参考电阻器Rref连接在参考列选择单元300和参考位线节点refblin之间。参考电压产生单元600响应于钳位电压VCLMP和参考位线节点refblin的电压输出参考电压到参考节点Nref。
列选择单元400逐个地连接到单元阵列块100_0～100_2(即，列选择单元的每一个与单元阵列块中的一个对应，并连接到该单元阵列块中的相应一个)，并且列选择单元400_0～400_2的每一个都位于单元阵列块100_0～100_2之下的区域中。参考节点Nref连接到一个或多个读出放大器S/A和写驱动单元W/D的每一个(图8包括多个读出放大器S/A和写驱动单元W/D，并且每个列选择单元连接到读出放大器S/A中的一个)。列选择单元400_0～400_2逐个地连接到节点Nbl0～Nbl2，每个节点连接到读出放大器S/A中的一个。
在图8中，读出放大器S/A(0)连接到节点Nbl0和参考节点Nref。读出放大器S/A(1)连接到节点Nbl1和参考节点Nref。读出放大器S/A(2)连接到节点Nbl2和参考节点Nref。
图9是示出图8的钳位电压产生单元500的电路图。
钳位电压产生单元500包括参考偏置单元540、钳位电压调整单元550、钳位电压输出单元560、钳位均衡电路单元570、位线均衡电路单元580和单元开关均衡电路组件590。
参考偏置单元540包括PMOS晶体管P5和NMOS晶体管N10。PMOS晶体管P5连接在电源电压VDD端和NMOS晶体管N10之间，并且PMOS晶体管P5的栅极接收钳位使能信号Clmp_en。NMOS晶体管N10连接在PMOS晶体管P5和钳位参考信号Cref1端之间，并且NMOS晶体管N10的栅极接收电源电压VDD。
钳位电压调整单元550包括放大器A2，该放大器输出钳位电压控制信号VCLMP_con。放大器A2的负(-)端接收钳位参考信号Cref1。放大器A2的正端接收钳位参考信号Cref2。
钳位电压输出单元560包括PMOS晶体管P6～P8和NMOS晶体管N11、N12。PMOS晶体管P6连接在电源电压端和PMOS晶体管P7之间，并且PMOS晶体管P6的栅极接收钳位使能信号Clmp_en。PMOS晶体管P7连接在PMOS晶体管P6和NMOS晶体管N11的栅极之间，并且PMOS晶体管P7的栅极接收钳位电压控制信号VCLMP_con。
PMOS晶体管P8连接在电源电压VDD端和NMOS晶体管N11之间，并且PMOS晶体管P8的栅极接收钳位使能信号Clmp_en。NMOS晶体管N11连接在PMOS晶体管P8和钳位参考信号Cref2端之间，并且NMOS晶体管N11的栅极连接到钳位电压VCLMP端。NMOS晶体管N12连接在钳位电压VCLMP端和地电压端之间，并且NMOS晶体管N12的栅极接收钳位使能信号Clmp_en。
钳位均衡电路单元570包括形成复制(replica)电路的NMOS晶体管N13、N14。NMOS晶体管N13连接在钳位参考信号Cref1和电阻器R1之间，并且NMOS晶体管N13的栅极接收电源电压VDD。NMOS晶体管N14连接在钳位参考信号Cref2和电阻器R2之间，并且NMOS晶体管N14的栅极接收电源电压VDD。
位线均衡电路580包括形成复制电路的电阻器R1、R2。电阻器R1连接在NMOS晶体管N13和二极管D1之间。电阻器R2连接在NMOS晶体管N14和二极管D2之间。
单元开关均衡电路组件590包括形成复制电路的二极管D1、D2。二极管D1、D2包括PN二极管元件。二极管D1的P型区连接到电阻器R1，并且N型区连接到地电压端。二极管D2的P型区连接到电阻器R2，并且N型区连接到地电压端。
下面说明钳位电压产生单元500的操作。
将参考偏置单元540的电路结构设计为产生用于产生钳位电压VCLMP的参考电压。参考偏置单元540设置负载值，以使得钳位参考信号Cref1的电流值正常。
参考偏置单元540响应于钳位使能信号Clmp_en而被激活。根据NMOS晶体管N10确定预定目标电流值。
钳位电压调整单元550是放大电路，其被配置为接收钳位参考信号Cref1，以使得根据钳位参考信号Cref1来确定钳位参考信号Cref2。也就是说，放大器A2响应于钳位参考信号Cref1来输出钳位电压控制信号VCLMP_con，以调整钳位参考信号Cref2。
钳位电压输出单元560控制钳位电压VCLMP的输出。钳位电压输出单元560响应于钳位使能信号Clmp_en而被激活。
当钳位使能信号Clmp_en被禁用(处于高电平)时，NMOS晶体管N12导通，钳位电压VCLMP保持在地电压电平。反之，当钳位使能信号Clmp_en被激活(处于低电平)时，PMOS晶体管P5、P6、P8被激活。
PMOS晶体管P7响应于钳位电压控制信号VCLMP_con来控制钳位电压VCLMP。NMOS晶体管N11响应于钳位电压VCLMP确定钳位参考信号Cref2的电压。
放大器A2的正(+)端接收钳位参考信号Cref2，以调整钳位电压VCLMP。将钳位参考信号Cref1、Cref2设置为保持预定的偏移电压。
图10是示出图7的钳位电压产生单元500的操作的时序图。
在等待状态下，保持钳位使能信号Clmp_en为禁用(处于高电平)。钳位参考信号Cref1、Cref2、钳位电压控制信号VCLMP_con和钳位电压VCLMP保持在低电平。
当钳位使能信号Clmp_en被激活(处于低电平)时，PMOS晶体管P1导通。然后钳位参考信号Cref1的电压升高到预定的偏置电压电平。
在预定时间后，钳位参考信号Cref2的电压升高，以使得钳位电压控制信号VCLMP_con变为低电平。PMOS晶体管P3响应于低电平的钳位电压控制信号VCLMP_con而被导通，以使得钳位电压VCLMP的电平升高。
随着钳位电压VCLMP的升高，钳位参考信号Cref2也开始升高。当钳位参考信号Cref1、Cref2之间的电压差达到预定的偏移电压时，钳位电压控制信号VCLMP_con的电压升高到高电平。结果，钳位电压VCLMP的电压电平不再升高。
图11是示出根据本发明的实施例的相变存储器件的置位电阻、重置电阻和参考电阻的关系的图。
如图11所示，流过位线BL的置位电阻Rset(与结晶态对应)具有小于参考电阻器Rref电阻值的电阻值。流过位线BL的重置电阻Rreset(与非晶态对应)具有大于参考电阻器Rref电阻值的电阻值。
图12是示出根据本发明的实施例的相变存储器件的读电流的关系的图。
当正在读数据时，流过位线BL的置位电流Iset(与结晶态对应)具有高于参考电流Iref电流值的电流值。流过位线BL的重置电流Ireset(与非晶态对应)具有低于参考电流Iref电流值的电流值。
图13是示出图4的读出放大器的电路图。
读出放大器S/A包括均衡单元700、放大单元710、上拉单元720、放大单元730、放大激活控制单元740、电流读出负载单元750和偏置控制单元760。
均衡单元700包括PMOS晶体管P9～P11。PMOS晶体管P9连接在电源电压VDD端和输出端OUT之间。PMOS晶体管P10连接在电源电压VDD端和输出端/OUT之间。PMOS晶体管P11连接在输出端OUT、/OUT之间。PMOS晶体管P9～P11具有接收读出放大器使能信号SEN的公共栅极。
放大单元710包括PMOS晶体管P12、P13和NMOS晶体管N15、N16。PMOS晶体管P12、P13与NMOS晶体管N15、N16交叉耦合。
上拉单元720包括PMOS晶体管P14。PMOS晶体管P14连接在节点Nsabl和节点Nsaref之间，并且PMOS晶体管P14的栅极接收读出放大器使能信号SEN。
放大单元730包括NMOS晶体管N17、N18。NMOS晶体管N17连接在节点Nsabl和NMOS晶体管N19之间，并且NMOS晶体管N17的栅极连接到节点Nbl_2。NMOS晶体管N18连接在节点Nsaref和NMOS晶体管N19之间，并且NMOS晶体管N18的栅极接收参考节点Nref_2的电压。
放大激活控制单元740包括NMOS晶体管N19。NMOS晶体管N19连接在放大单元730和接地电压GND端之间，并且NMOS晶体管N19的栅极接收读出放大器使能信号SEN。电流读出负载单元750包括负载电阻器Rload1。负载电阻器Rload1连接在电源电压VDD端和节点Nbl_2之间。
偏置控制单元760包括NMOS晶体管N20。NMOS晶体管N20连接在节点Nbl_2和节点Nbl之间，并且NMOS晶体管N20的栅极接收钳位电压VCLMP。
图14是示出图13的读出放大器S/A的操作的波形图。
当钳位电压VCLMP升高时，NMOS晶体管N20导通，以将位线BL的数据电流Idata发送到节点Nbl_2。也就是说，NMOS晶体管N20的栅极电压由钳位电压VCLMP控制，以允许数据电流Idata的发送。
电流读出负载单元750包括由负载电压控制的负载电阻器Rload1。位线BL的电流通过负载电阻器Rload1的负载值转换为节点Nbl_2处的读出电压值。
放大激活控制单元740由读出放大器使能信号SEN控制。根据放大激活控制单元740的激活状态来激活放大单元710、730。放大单元730使用NMOS晶体管N17、N18的增益来放大节点Nbl_2的电压值和参考电压Nref_2。
在预充电时段期间，根据上拉单元720的操作，将节点Nsabl、Nsaref的两端预充电到高电平。预充电操作改善了读出放大器S/A的第一放大特性。参照图14，很明显地看出此改善。在时段t1期间，将节点Nsabl、Nsaref的两端从预充电值下拉到具有放大的电压值。将在放大单元730中放大的电压发送到放大单元710，从而改善读出放大器S/A的第二放大特性。
放大单元710将放大单元730的增益放大，以改善读出放大器S/A的偏移特性。从图14中可以看出，均衡单元700在预充电时段期间将放大单元710的输出信号OUT、/OUT预充电到高电平。
图15是示出图4的参考电压产生单元600的电路图。
参照图15，参考电压产生单元600包括电流读出负载单元610、位线电压偏置控制单元620和放大单元630。
电流读出负载单元610包括负载电阻器Rload2，负载电阻器Rload2连接在电源电压VDD端和位线电压偏置控制单元620之间。位线电压偏置控制单元620包括NMOS晶体管N21，NMOS晶体管N21连接在电流读出负载单元610和参考位线节点refblin之间。NMOS晶体管N21的栅极接收钳位电压VCLMP。
放大单元630包括放大器A3，放大器A3被配置为放大电流读出负载单元610和位线电压偏置控制单元620的输出信号。放大器A3的正端(+)连接到电流读出负载单元610和位线电压偏置控制单元620共享的公共输出端，放大器A3的负(-)端连接到参考节点Nref。
参考电压产生单元600使用钳位电压VCLMP来控制NMOS晶体管N21的栅极电压。参考电流Iref通过负载电阻器Rload2的负载值转换成参考电压值。放大器A3放大该参考电压值以将该值输出到参考节点Nref。
图16是示出根据本发明的另一实施例的图4的读出放大器S/A的图。
参照图16，读出放大器S/A包括均衡单元800、放大单元810、上拉单元820、放大单元830、放大激活控制单元840、电流读出负载单元850和偏置控制单元860。
均衡单元800包括PMOS晶体管P15～P17。PMOS晶体管P15连接在电源电压VDD端和输出端OUT之间。PMOS晶体管P16连接在电源电压VDD端和输出端/OUT之间。PMOS晶体管P17连接在输出端OUT、/OUT之间。PMOS晶体管P15～P17具有接收读出放大器使能信号SEN的公共栅极。
放大单元810包括PMOS晶体管P18、P19和NMOS晶体管N22、N23。PMOS晶体管P18、P19与NMOS晶体管N22、N23交叉耦合。
上拉单元820包括PMOS晶体管P20～P22。PMOS晶体管P20连接在电源电压VDD端和节点Nsabl之间，并且PMOS晶体管P20的栅极接收读出放大器使能信号SEN。PMOS晶体管P22连接在电源电压VDD端和节点Nsaref之间，并且PMOS晶体管P22的栅极接收读出放大器使能信号SEN。PMOS晶体管P21连接在节点Nsabl和节点Nsaref之间，并且PMOS晶体管P21的栅极接收读出放大器使能信号SEN。
放大单元830包括NMOS晶体管N24、N25。NMOS晶体管N24连接在节点Nsabl和NMOS晶体管N26之间，并且NMOS晶体管N24的栅极连接到节点Nbl_2。NMOS晶体管N25连接在节点Nsaref和NMOS晶体管N26之间，并且NMOS晶体管N24的栅极接收参考节点Nref的电压。
放大激活控制单元840包括NMOS晶体管N26。NMOS晶体管N26连接在放大单元830和地电压GND端之间，并且NMOS晶体管N26的栅极接收读出放大器使能信号SEN。电流读出负载单元850包括PMOS晶体管P23。PMOS晶体管P23连接在电源电压VDD端和节点Nbl_2之间，并且PMOS晶体管P23的栅极接收负载电压Vload。
偏置控制单元860包括NMOS晶体管N27。NMOS晶体管N27连接在节点Nbl_2和节点Nbl之间，并且NMOS晶体管N27的栅极接收钳位电压VCLMP。
图17是示出根据本发明的另一个实施例的图4的参考电压产生单元600的图。
参考电压产生单元600包括电流读出负载单元640、位线电压偏置控制单元650和放大单元660。
电流读出负载单元640包括PMOS晶体管P24，PMOS晶体管P24连接在电源电压VDD端和位线电压偏置控制单元650之间。PMOS晶体管P24的栅极接收负载电压Vload。位线电压偏置控制单元650包括NMOS晶体管N28，NMOS晶体管N28连接在电流读出负载单元640和参考位线节点refblin之间。NMOS晶体管N28的栅极接收钳位电压VCLMP。
放大单元660包括放大器A4，放大器A4被配置为放大电流读出负载单元640和位线电压偏置控制单元650的输出信号。电流读出负载单元640和位线电压偏置控制单元650共享公共输出端。放大器A4的正(+)端连接到电流读出负载单元640和位线电压偏置控制单元650的公共输出端，放大器A4的负(-)端连接到参考节点Nref。
在参考电压产生单元600中，NMOS晶体管N28的栅极电压由钳位电压VCLMP的值来控制。参考电流Iref通过PMOS晶体管P24的负载值转换成参考电压值。放大器A4放大参考电压值以将该值输出到参考节点Nref。
图18是示出图13的读出放大器的工作电压的时序图。图18示出了在两个不同的读循环中的数据逻辑值“1”和数据逻辑值“0”的电流读出操作。
参照图18，在读循环n中，当列选择信号CS和参考列选择信号REFCS被激活时，单元的数据电流Idata和参考电流Iref开始流动。在预定时间之后，读出放大器使能信号SEN被激活，输出端OUT、/OUT的电压被放大。当数据电流Idata大于参考电流Iref时，输出端OUT被输出为高电平，并且输出端/OUT被输出为低电平。
在读循环n+1中，当列选择信号CS和参考列选择信号REFCS被激活时，单元的数据电流Idata和参考电流Iref开始流动。在预定时间之后，读出放大器使能信号SEN被激活，输出端OUT、/OUT的电压被放大。当数据电流Idata小于参考电流Iref时，输出端OUT被输出为低电平，并且输出端/OUT被输出为高电平。
如上所述，根据本发明的实施例的具有相变电阻器的相变存储器件使用参考单元阵列提高了参考电流的稳定性和精度。
另外，根据本发明的实施例的具有相变电阻器的相变存储器件通过利用工作在与单元阵列相同的条件下的钳位单元阵列，提高了钳位电压的稳定性和精度。
另外，根据本发明的实施例的具有相变电阻器的相变存储器件通过利用具有相同的定时延迟元件的参考单元阵列，提高了读出放大器的读出效率。
另外，根据本发明的实施例的具有相变电阻器的相变存储器件提高了读出放大器的偏移特性。
另外，根据本发明的实施例的具有相变电阻器的相变存储器件提供了均衡电路，该均衡电路工作在与主单元阵列相同的条件下以产生反映主单元阵列的特性的参考和钳位电压，从而反映半导体存储器件处理中的变化。
尽管上面描述了符合本发明的几个示范性实施例，但应当理解，本领域技术人员可以做出许多修改和实施，其将落入本公开的精神和范围之内。更具体地说，对组成部分和/或布置可能的各种变化和修改都落入本公开、附图和所附的权利要求书的范围之内。除了对组成部分和/或布置的变化和修改之外，替代性应用对本领域技术人员也是显而易见的。
相关申请的交叉引用
本申请要求于2007年7月24日向韩国知识产权局提交的、分配序列号为第10-2007-73852号申请的优先权，该在先申请的全部内容以引用的方式并入本文。

Claims (25)

1、一种相变存储器件，包括：
多条字线，布置在行方向上；
多条位线，布置在列方向上；
参考位线，布置在列方向上；
多条钳位位线，布置在列方向上；
单元阵列块，包括多个相变电阻单元，每个相变电阻单元形成于所述字线中的一条和所述位线中的一条的相交之处，其中，该单元阵列块被配置为输出数据电流；
参考单元阵列块，包括多个参考单元，每个参考单元形成于所述字线中的一条和所述参考位线的相交之处，其中，该参考单元阵列块被配置为输出参考电流；
钳位单元阵列块，包括多个钳位单元，每个钳位单元形成于一条字线和所述钳位位线的相交之处，其中，该钳位单元阵列块被配置为输出多个钳位电流；以及
读出放大器，连接到所述位线以接收所述数据电流，并响应于与所述多个钳位电流对应的钳位电压和与所述参考电流对应的参考电压来执行放大操作。
2、根据权利要求1所述的相变存储器件，还包括：
钳位电压产生单元，连接到所述钳位位线的每一条，并被配置为产生与所述钳位电流对应的钳位电压；以及
参考电压产生单元，连接到所述参考位线并接收钳位电压，其中，该参考电压产生单元被配置为响应于所述钳位电压来产生与所述参考电流对应的参考电压。
3、根据权利要求2所述的相变存储器件，还包括：
列选择单元，连接到所述单元阵列块的多条位线中的每一条，并被配置为选择一条或多条位线；
参考列选择单元，连接到所述参考单元阵列块的参考位线，并被配置为选择所述参考位线；以及
钳位列选择单元，连接到所述钳位单元阵列块的多条钳位位线中的每一条，并被配置为选择所述钳位位线。
4、根据权利要求3所述的相变存储器件，还包括：参考电阻器，连接在所述参考列选择单元和参考电压产生单元之间。
5、根据权利要求2所述的相变存储器件，其中所述钳位电压产生单元包括：
参考偏置单元，被配置为向所述多条钳位位线的第一钳位位线提供偏置电压；
钳位电压调整单元，连接到所述多条位线的第一钳位位线和第二钳位位线，其中该钳位电压调整单元被配置为根据该第二钳位位线的电压值来输出用于调整所述钳位电压的钳位电压控制信号；以及
钳位电压输出单元，被配置为根据所述钳位电压控制信号输出所述钳位电压。
6、根据权利要求5所述的相变存储器件，其中该钳位电压调整单元包括放大器，该放大器被配置为比较并放大所述第一和第二钳位位线的输出信号，以输出该钳位电压控制信号。
7、根据权利要求5所述的相变存储器件，其中，当钳位使能信号被激活时，该钳位电压输出单元根据钳位电压控制信号来控制钳位电压的电平，当钳位使能信号被禁用时，该钳位电压输出单元下拉该钳位电压。
8、根据权利要求2所述的相变存储器件，其中该参考电压产生单元包括：
电流读出负载单元，被配置为将参考电流转换为参考电压；
位线电压偏置控制单元，被配置为根据钳位电压控制流进参考位线的参考电压；以及
放大单元，被配置为放大该电流读出负载单元和该位线电压偏置控制单元的输出信号，并输出参考电压。
9、根据权利要求1所述的相变存储器件，其中该读出放大器包括：
均衡单元，被配置为在预充电时段期间对输出端进行预充电；
放大单元，被配置为放大位线电压端和参考电压端的电压，其中该参考电压端的电压是与所述参考电流对应的参考电压；
上拉单元，被配置为在该预充电时段期间对放大单元的节点进行预充电；
放大激活控制单元，被配置为响应于读出放大器使能信号控制该放大单元的激活；
电流读出负载单元，被配置为将位线的数据电流转换为向位线电压端施加的读出电压；以及
偏置控制单元，被配置为根据钳位电压控制参考电流。
10、根据权利要求1所述的相变存储器件，其中该多条钳位位线是一对钳位位线。
11、根据权利要求1所述的相变存储器件，其中该相变电阻单元包括：
相变电阻器，被配置为存储与相变层的相对应的数据，该相变层的相根据向相变层施加的电流而变化，其中该相变电阻器连接到所述位线中的一条；以及
二极管元件，连接在该相变电阻器和相交字线之间。
12、根据权利要求1所述的相变存储器件，其中每个参考单元包括连接在该参考位线和相交字线之间的二极管元件。
13、根据权利要求12所述的相变存储器件，其中每个参考单元还包括相变电阻器，该相变电阻器被配置为存储与相变层的相对应的数据，该相变层的相根据向相变层施加的电流而变化。
14、根据权利要求1所述的相变存储器件，其中流进位线的重置电阻大于参考电阻，并且置位电阻小于参考电阻。
15、根据权利要求1所述的相变存储器件，其中流进位线的重置电流小于参考电流，并且置位电流大于参考电流。
16、根据权利要求1所述的相变存储器件，其中每个钳位单元包括连接在钳位位线和相交字线之间的二极管元件。
17、根据权利要求16所述的相变存储器件，其中每个钳位单元还包括相变电阻器，该相变电阻器被配置为存储与相变层的相对应的数据，该相变层的相根据向相变层施加的电流而变化。
18、一种相变存储器件，包括：
多条字线，布置在行方向上；
多条位线，布置在列方向上；
参考位线，布置在列方向上；
单元阵列块，包括多个相变电阻单元，每个相变电阻单元形成于所述字线中的一条和所述位线中的一条的相交之处，其中，该单元阵列块被配置为输出数据电流；
参考单元阵列块，包括多个参考单元，每个参考单元形成于所述字线中的一条和所述参考位线的相交之处，其中，该参考单元阵列块被配置为输出参考电流；
钳位电压产生单元，被配置为响应于钳位使能信号输出钳位电压；
参考电压产生单元，连接到所述参考位线并接收钳位电压，其中，该参考电压产生单元被配置为响应于所述钳位电压来产生与所述参考电流对应的参考电压；以及
读出放大器，连接到所述位线以接收所述数据电流，并响应于所述钳位电压和参考电压来执行放大操作。
19、根据权利要求18所述的相变存储器件，还包括：
列选择单元，连接到所述单元阵列块的多条位线中的每一条，并被配置为选择一条或多条位线；以及
参考列选择单元，连接到所述参考单元阵列块的参考位线，并被配置为选择所述参考位线。
20、根据权利要求19所述的相变存储器件，还包括：参考电阻器，连接到所述参考列选择单元和参考电压产生单元。
21、根据权利要求18所述的相变存储器件，其中所述钳位电压产生单元包括：
参考偏置单元，被配置为向第一钳位参考信号端提供偏置电压；
钳位电压调整单元，连接到所述第一钳位参考信号端和第二钳位参考信号端，并被配置为根据该第一和第二钳位参考信号来输出用于调整所述钳位电压的钳位电压控制信号；
钳位电压输出单元，被配置为根据所述钳位电压控制信号输出所述钳位电压；
钳位均衡电路单元，被配置为控制该第一和第二钳位参考信号的负载；
位线均衡电路单元，连接到所述钳位均衡电路单元；以及
单元开关均衡电路单元，连接在所述位线均衡电路单元和地电压端之间。
22、根据权利要求21所述的相变存储器件，其中该钳位均衡电路单元包括NMOS晶体管，该NMOS晶体管连接在该位线均衡电路单元与该第一和第二钳位参考信号端中的任一个之间，其中该NMOS晶体管的栅极接收电源电压。
23、根据权利要求21所述的相变存储器件，其中该位线均衡电路单元包括连接在该钳位均衡电路单元和单元开关均衡电路单元之间的电阻器。
24、根据权利要求21所述的相变存储器件，其中该单元开关均衡电路单元包括连接在该位线均衡电路单元和地电压端之间的二极管。
25、根据权利要求18所述的相变存储器件，其中该参考电压产生单元包括：
电流读出负载单元，被配置为控制该参考电压；
位线电压偏置控制单元，被配置为根据钳位电压控制流进参考位线的参考电压；以及
放大单元，被配置为放大该电流读出负载单元和该位线电压偏置控制单元的输出信号，并输出该参考电压。
CN2008101263386A 2007-07-24 2008-06-25 相变存储器件 Expired - Fee Related CN101354916B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR73852/07 2007-07-24
KR1020070073852A KR100887061B1 (ko) 2007-07-24 2007-07-24 상 변화 메모리 장치

Publications (2)

Publication Number Publication Date
CN101354916A true CN101354916A (zh) 2009-01-28
CN101354916B CN101354916B (zh) 2011-07-20

Family

ID=40295198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101263386A Expired - Fee Related CN101354916B (zh) 2007-07-24 2008-06-25 相变存储器件

Country Status (3)

Country Link
US (2) US7663910B2 (zh)
KR (1) KR100887061B1 (zh)
CN (1) CN101354916B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976578A (zh) * 2010-10-09 2011-02-16 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
CN102820055A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
CN102956265A (zh) * 2011-08-25 2013-03-06 索尼公司 可变电阻存储器设备及其驱动方法
CN103943144A (zh) * 2014-04-30 2014-07-23 中国科学院上海微系统与信息技术研究所 参考电阻优化的相变存储器读电路及参考电阻优选方法
WO2016155410A1 (zh) * 2015-03-30 2016-10-06 山东华芯半导体有限公司 一种rram子阵列结构
CN109509497A (zh) * 2017-09-15 2019-03-22 三星电子株式会社 电阻式存储器装置
CN110310682A (zh) * 2018-03-27 2019-10-08 爱思开海力士有限公司 用于防止干扰的半导体存储装置
US10522221B2 (en) 2014-09-30 2019-12-31 Xi'an Uniic Semiconductors Co., Ltd. Storage array programming method and device for resistive random access memory
CN111739565A (zh) * 2020-07-28 2020-10-02 中国电子科技集团公司第五十八研究所 一种源极电压自适应调节的灵敏放大器电路
CN113517008A (zh) * 2020-04-10 2021-10-19 中国科学院微电子研究所 一种动态钳位存内计算电路、存储器以及电子设备

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5474327B2 (ja) * 2008-10-02 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備えるデータ処理システム
JP2010182353A (ja) * 2009-02-04 2010-08-19 Elpida Memory Inc 半導体記憶装置とその読み出し方法
US8139391B2 (en) * 2009-04-03 2012-03-20 Sandisk 3D Llc Multi-bit resistance-switching memory cell
US8270199B2 (en) * 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US7978498B2 (en) * 2009-04-03 2011-07-12 Sandisk 3D, Llc Programming non-volatile storage element using current from other element
KR101559445B1 (ko) * 2009-04-23 2015-10-13 삼성전자주식회사 상변화 메모리 장치 및 메모리 시스템
KR101652785B1 (ko) * 2010-12-07 2016-09-01 삼성전자주식회사 반도체 장치 및 상기 반도체 장치의 데이터 감지 방법
US9525007B2 (en) 2010-12-28 2016-12-20 Micron Technology, Inc. Phase change memory device with voltage control elements
KR101842609B1 (ko) 2011-01-10 2018-03-27 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
CN102426852B (zh) * 2011-11-30 2015-03-04 中国科学院微电子研究所 一种存储阵列单元信息读取方法及系统
KR102024523B1 (ko) 2012-12-26 2019-09-24 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US9520554B2 (en) 2013-03-04 2016-12-13 Micron Technology, Inc. Clamp elements for phase change memory arrays
US10249366B2 (en) * 2013-03-15 2019-04-02 Sony Semiconductor Solutions Corporation Integrated circuit system with non-volatile memory stress suppression and method of manufacture thereof
WO2015132980A1 (en) 2014-03-07 2015-09-11 Akira Katayama Memory device
KR102116879B1 (ko) 2014-05-19 2020-06-01 에스케이하이닉스 주식회사 전자 장치
CN105931665B (zh) * 2016-04-19 2020-06-09 中国科学院上海微系统与信息技术研究所 一种相变存储器读出电路及方法
US9646684B1 (en) * 2016-08-02 2017-05-09 Stmicroelectronics S.R.L. PCM memory with margin current addition and related methods
US10319438B2 (en) 2016-08-02 2019-06-11 Stmicroelectronics S.R.L. Memory with margin current addition and related methods
US9991000B2 (en) 2016-08-02 2018-06-05 Stmicroelectronics S.R.L. Memory with margin current addition and related methods
KR102571192B1 (ko) * 2016-08-29 2023-08-28 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
US10430534B2 (en) 2016-11-30 2019-10-01 Numem Inc. Resistance-based memory compiler
KR102619682B1 (ko) * 2016-12-13 2023-12-28 삼성전자주식회사 메모리 장치 및 그 동작 방법
US10032489B1 (en) 2017-03-15 2018-07-24 Sandisk Technologies Llc Sensing amplifier to detect the memory cell current transition
JP2018156700A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 不揮発性半導体記憶装置
WO2019090162A1 (en) 2017-11-02 2019-05-09 Numem Inc. Reference voltage generator for resistive memory array
CN108511021B (zh) * 2018-03-26 2020-10-27 上海华虹宏力半导体制造有限公司 一种虚拟接地闪存读取电路
KR102651232B1 (ko) 2019-07-18 2024-03-25 삼성전자주식회사 자기접합 메모리 장치 및 자기접합 메모리 장치의 데이터 리드 방법
KR102651229B1 (ko) 2019-07-22 2024-03-25 삼성전자주식회사 자기접합 메모리 장치 및 자기접합 메모리 장치의 데이터 라이트 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433253B2 (en) * 2002-12-20 2008-10-07 Qimonda Ag Integrated circuit, method of operating an integrated circuit, method of manufacturing an integrated circuit, memory module, stackable memory module
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
KR100541816B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR100618836B1 (ko) * 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7570524B2 (en) * 2005-03-30 2009-08-04 Ovonyx, Inc. Circuitry for reading phase change memory cells having a clamping circuit
KR100674992B1 (ko) * 2005-09-08 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
KR100745600B1 (ko) * 2005-11-07 2007-08-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
TWI312154B (en) * 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976578B (zh) * 2010-10-09 2013-10-02 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
CN101976578A (zh) * 2010-10-09 2011-02-16 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
CN102820055A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
CN102956265B (zh) * 2011-08-25 2018-05-01 索尼半导体解决方案公司 可变电阻存储器设备及其驱动方法
CN102956265A (zh) * 2011-08-25 2013-03-06 索尼公司 可变电阻存储器设备及其驱动方法
CN103943144A (zh) * 2014-04-30 2014-07-23 中国科学院上海微系统与信息技术研究所 参考电阻优化的相变存储器读电路及参考电阻优选方法
US10522221B2 (en) 2014-09-30 2019-12-31 Xi'an Uniic Semiconductors Co., Ltd. Storage array programming method and device for resistive random access memory
WO2016155410A1 (zh) * 2015-03-30 2016-10-06 山东华芯半导体有限公司 一种rram子阵列结构
US10418100B2 (en) 2015-03-30 2019-09-17 Xi'an Uniic Semiconductors Co., Ltd. RRAM subarray structure proving an adaptive read reference current
CN109509497A (zh) * 2017-09-15 2019-03-22 三星电子株式会社 电阻式存储器装置
CN109509497B (zh) * 2017-09-15 2024-04-16 三星电子株式会社 电阻式存储器装置
CN110310682A (zh) * 2018-03-27 2019-10-08 爱思开海力士有限公司 用于防止干扰的半导体存储装置
CN113517008A (zh) * 2020-04-10 2021-10-19 中国科学院微电子研究所 一种动态钳位存内计算电路、存储器以及电子设备
CN113517008B (zh) * 2020-04-10 2024-06-11 中国科学院微电子研究所 一种动态钳位存内计算电路、存储器以及电子设备
CN111739565A (zh) * 2020-07-28 2020-10-02 中国电子科技集团公司第五十八研究所 一种源极电压自适应调节的灵敏放大器电路

Also Published As

Publication number Publication date
KR20090010600A (ko) 2009-01-30
CN101354916B (zh) 2011-07-20
US20090027953A1 (en) 2009-01-29
US7929339B2 (en) 2011-04-19
US7663910B2 (en) 2010-02-16
US20100097833A1 (en) 2010-04-22
KR100887061B1 (ko) 2009-03-04

Similar Documents

Publication Publication Date Title
CN101354916B (zh) 相变存储器件
CN101364434B (zh) 具有参考单元阵列的相变存储器件
US7881119B2 (en) Current sensing circuit and semiconductor memory device including the same
US7996735B2 (en) Semiconductor device
CN110473578A (zh) 包括参考单元的电阻式存储器装置
TWI582771B (zh) 電阻式記憶體裝置與其感測電路
KR102215359B1 (ko) 비휘발성 메모리 장치와 그 센싱 방법
JP2018156700A (ja) 不揮発性半導体記憶装置
US8520423B2 (en) Non-volatile memory device
KR100919582B1 (ko) 상 변화 메모리 장치
CN1811988B (zh) 存储单元阵列偏置方法以及半导体存储器件
US8804412B2 (en) Semiconductor memory apparatus
JP2021047962A (ja) 記憶装置
KR100895389B1 (ko) 상 변화 메모리 장치
KR100861182B1 (ko) 상 변화 메모리 장치
US20080247216A1 (en) Method and apparatus for implementing improved write performance for pcram devices
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
KR100934853B1 (ko) 상 변화 메모리 장치
KR101194896B1 (ko) 비휘발성 메모리 장치
KR100887135B1 (ko) 상 변화 메모리 장치
US9117517B2 (en) Non-volatile semiconductor device and method for controlling the same
KR100895398B1 (ko) 상 변화 메모리 장치
US20080247218A1 (en) Design structure for implementing improved write performance for pcram devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110720

Termination date: 20130625