CN102956265A - 可变电阻存储器设备及其驱动方法 - Google Patents
可变电阻存储器设备及其驱动方法 Download PDFInfo
- Publication number
- CN102956265A CN102956265A CN2012102954373A CN201210295437A CN102956265A CN 102956265 A CN102956265 A CN 102956265A CN 2012102954373 A CN2012102954373 A CN 2012102954373A CN 201210295437 A CN201210295437 A CN 201210295437A CN 102956265 A CN102956265 A CN 102956265A
- Authority
- CN
- China
- Prior art keywords
- reference unit
- resistance
- memory element
- unit
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
一种可变电阻存储器设备,包括:存储器阵列部分,包括使用存储元件的主存储器单元,所述存储元件的电阻根据施加到该存储元件的相对端的设置在不同极性的信号,以可逆的方式增大或减小;以及参考单元部分,包括配备有存储元件的参考单元,所述存储元件的电阻根据施加到该存储元件的相对端的设置在不同极性的信号,以可逆的方式增大或减小,并且该参考单元部分生成用于识别主存储器单元的数据的参考电流。根据参考单元的电阻状态设置充当参考电流的所施加电流的方向。
Description
技术领域
本公开涉及包括存储元件的可变电阻存储器设备,该存储元件的电阻由于在存储元件的相对端施加设置在不同极性的信号而改变,并且本公开涉及用于驱动该可变电阻存储器设备的方法。
背景技术
已知一种具有包括在可变电阻存储器设备的每个存储器单元内的存储元件的可变电阻存储器设备,所述存储元件充当电阻由于导电离子(conductiveions)注入绝缘膜或这样的离子从绝缘膜撤出而变化的存储元件。对于关于可变电阻存储器设备的更多信息,参见诸如K.Aratani等“A Novel ResistanceMemory with High Scalability and Nanosecond Switching”,Technical DigestIEDM 2007,第783页到第786页上的文献。
存储元件具有层积结构(laminated structure),其中在两个电极之间的位置形成用于提供导电离子和绝缘膜的层。
以上提到的每个存储器单元被配置为包括在第一和第二线之间的位置彼此串联连接的存储元件和存取晶体管,所述第一和第二线可通过采用有源矩阵驱动方法来驱动。由于存储器单元具有一个存取晶体管(T)和一个如上所述具有可变电阻器(R)的存储元件,因此该存储器单元被称为1T1R存储器单元。
此外,包括这样的1T1R存储器单元的可变电阻存储器设备被称为ReRAM(电阻随机存取存储器)。
正如在诸如K.Aratani等“A Novel Resistance Memory with HighScalability and Nanosecond Switching”,Technical Digest IEDM 2007,第783页到第786页的文献中所描述的,在ReRAM中,电阻的量值与数据已经被写入存储元件的状态和数据已经从存储元件擦除的状态相关联。通过施加ns(纳秒)量级的具有短持续时间的脉冲,向存储元件中写入数据以及从存储元件中擦除数据。因此,以与RAM(随机存取存储器)相同的方式,ReRAM能够以高速执行操作,并充当NVM(非易失性存储器),这是备受关注的。
在诸如ReRAM和MRAM的可变电阻存储器设备中,高电阻状态和低电阻状态被识别为其中数据已经被写入存储元件的状态和数据已经从存储元件擦除的状态。因此需要产生在诸如日本专利特许公开No.2010-049730的文献中描述的参考电流。MRAM是自旋注入磁阻RAM。
为了有效地抑制过程变化和诸如温度特性追随影响的影响,由参考单元产生参考电流,参考单元使用同样的元件作为存储器单元,存储器单元使用参考电流作为用于识别存储的信息的电流。
此外,为了获得参考电流,通过使用两个或更多个单独的单元或者单独的单元的组合产生参考电流。两个或更多个单独的单元是处于存储器单元的高电阻状态和低电阻状态下的单独的单元。对于两种不同类型的状态,以同样的读电流方向读出数据。
发明内容
然而在可变电阻存储器设备的情况下,读电流还被作为记录电流。因此,取决于电阻状态,在一些情况下会执行不正确的写操作。
此外,通常一个参考单元被提供给许多位。因此,对参考单元的存取频率大约是对普通存储器单元的存取频率的三到五倍。因此,有必要保持更稳定的电阻状态。
然而由于对参考单元的存取频率较高,因此无意中执行的不正确的写操作的可能性不可避免地增加。
因此,期望提供一种可变电阻存储器设备,其能够通过根据参考单元的电阻状态设置读电流的配置生成具有较高的可靠性的参考电流,而不会引起由不正确的写操作造成的电阻改变。此外,期望提供一种用于驱动该可变电阻存储器设备的方法。
根据本公开的实施例的可变电阻存储器设备包括:
存储器阵列部分,包括使用存储元件的主存储器单元,所述存储元件的电阻根据施加到该存储元件的相对端的设置在不同极性的信号,以可逆的方式增大或减小;以及
参考单元部分,包括配备有存储元件的参考单元,所述存储元件的电阻根据施加到该存储元件的相对端的设置在不同极性的信号,以可逆的方式增大或减小,并且该参考单元部分生成用于识别主存储器单元的数据的参考电流。根据参考单元的电阻状态设置充当参考电流的所施加电流的方向。
一种根据本公开的另一个实施例的用于驱动可变电阻存储器设备的方法,包括:
通过向存储元件的相对端施加设置在不同极性的信号以便以可逆的方式增大或减小电阻而改变主存储器单元的存储元件的电阻,来从主存储器单元读出数据到第一位线;
通过使用包括下述存储元件的参考单元,生成用于识别主存储器单元的数据的、作为参考电流的流向第二位线的参考电流,所述存储元件的电阻根据向存储元件的相对端施加设置在不同极性的信号而以可逆的方式增大或减小;以及
通过使用感测放大器用于将上述读出的流向第一位线的电流与流向第二位线的参考电流相比较,确定存储在主存储器单元中的信息。根据参考单元的电阻状态设置充当参考电流的所施加电流的方向。
根据本公开,提供了以下配置,其中根据参考单元的电阻状态设置读出电流,以便可以生成更可靠的参考电流,而不会导致由于不正确的写操作带来的电阻改变。
附图说明
图1是示出根据本公开的实施例的可变电阻存储器设备的存储器芯片的典型配置的图;
图2是示出根据实施例的存储器阵列部分的简化的典型配置的图;
图3A和图3B是每个是示出根据实施例的主存储器单元或参考单元的等效电路的图;
图4是示出还被称为可变电阻单元电阻器的可变电阻存储元件的配置的图;
图5A到图5D是每个示出具有存取晶体管和还被称为可变电阻单元电阻器的可变电阻存储元件的串联电路的图;
图6是示出可变电阻存储元件的实际电压-电流特性的图;
图7是示出其中在状态以可逆的方式改变的方向上执行读出操作的情况下读取电压和施加持续时间之间的关系的图;
图8是示出根据该实施例的参考单元部分的第一典型配置的图;
图9是示出根据该实施例的参考单元部分的第二典型配置的图;
图10是示出根据该实施例的参考单元部分的第三典型配置的图。
具体实施方式
参照附图在下面的描述中说明本公开的实施例。注意该描述被分成如下安排的标题。
1:存储器芯片的典型配置
2:存储器单元配置
3:参考单元部分的第一典型配置
4:参考单元部分的第二典型配置
5:参考单元部分的第三典型配置
<1:存储器芯片的典型配置>
图1是示出根据本公开的实施例的可变电阻存储器设备的存储器芯片的典型配置的图。
如图中所示,存储器芯片100包括第一存储器阵列部分110、第二存储器阵列部分120、第一行解码器130、第二行解码器140、第一列解码器150和第二列解码器160。
此外,存储器芯片100还具有感测放大器(sense amplifier)170、写驱动器180和输入/输出接口电路190。
在存储器芯片100中,感测放大器170和写驱动器180的每个都由第一存储器阵列部分110和第二存储器阵列部分120共享。
图2是示出根据本实施例的存储器阵列部分110和120的简化的典型配置的图。
第一存储器阵列部分110被配置为包括主存储器单元阵列111和参考单元部分112。
同样地,第二存储器阵列部分120被配置为包括主存储器单元阵列121和参考单元部分122。
第一存储器阵列部分110中使用的主存储器单元阵列111包括多个可变电阻存储器单元MCL,每个也被称作为主存储器单元MCL。将可变电阻存储器单元MCL布置为形成包括m行和n列的(m×n)矩阵。然而,在图2中所示的配置的情况下,该矩阵仅被示出为包括3行1列的典型(3×1)矩阵,从而使得以下的描述简明。
对主存储器单元阵列111的矩阵的每一列提供参考单元部分112。参考单元部分112被配置为包括一个参考单元RCL或多个参考单元RCL。参考单元RCL用于生成参考电流Iref。
如稍后将要详细描述的,基本地创建每个可变电阻存储器单元MCL,以包括可变电阻存储元件MEM和存取晶体管AT。同样地,还基本地创建每个参考单元RCL,以包括可变电阻存储元件MEM和存取晶体管AT。如之前说明的,可变电阻存储元件MEM还被称作为可变电阻单元电阻器MEM。
第一存储器阵列部分110的每一列配备有第一线(位线)BL11和第二线(板线)PL11。第一线BL11和第二线PL11是由主存储器单元阵列111和参考单元部分112共享的共用线。
此外,在第一存储器阵列部分110中,主存储器单元阵列111的每一行配备有第三线(字线)WL11。同样地,参考单元部分112的每一行配备有第四线(参考字线)WL12。
如上所述,第一存储器阵列部分110的每一列配备有主存储器单元MCL和参考单元RCL。每个主存储器单元MCL的特定的一端连接到第一线BL11,同时每个主存储器单元MCL的另一端连接到第二线PL11。同样地,每个参考单元RCL的特定的一端连接到第一线BL11,同时每个参考单元RCL的另一端连接到第二线PL11。
在为主存储器单元阵列111的每一行提供的主存储器单元MCL中使用的存取晶体管AT的栅极连接到第三线WL11,WL11是由所有列共享的共用线。
另一方面,在为参考单元部分112的每一行提供的参考单元RCL中使用的存取晶体管AT的栅极连接到第四线WL12,WL12也是由所有列共享的共用线。
在第二存储器阵列部分120中使用的主存储器单元阵列121包括多个可变电阻存储器单元MCL。可变电阻存储器单元MCL被布置为形成包括m行n列的(m×n)矩阵。然而,典型地,在图2中所示的配置的情况下,该矩阵仅被示出为包括3行1列的典型的(3×1)矩阵,从而使得以下的描述简明。
对主存储器单元阵列121的矩阵的每一列提供参考单元部分122。参考单元部分122被配置为包括一个参考单元RCL或多个参考单元RCL,用于生成参考电流Iref。
如稍后将要详细描述的,基本地创建每个可变电阻存储器单元MCL,以包括可变电阻存储元件MEM和存取晶体管AT。同样地,还基本地创建每个参考单元RCL,以包括可变电阻存储元件MEM和存取晶体管AT。如之前说明的,可变电阻存储元件MEM还被称作为可变电阻单元电阻器MEM。
第二存储器阵列部分120的每一列配备有第一线(位线)BL21和第二线(板线)PL21。第一线BL21和第二线PL21是由主存储器单元阵列121和参考单元部分122共享的共用线。
此外,在第二存储器阵列部分120中,主存储器单元阵列121的每一行配备有第三线(字线)WL21。同样地,参考单元部分122的每一行配备有第四线(参考字线)WL22。
如上所述,第二存储器阵列部分120的每一列配备有主存储器单元MCL和参考单元RCL。每个主存储器单元MCL的特定的一端连接到第一线BL21,同时每个主存储器单元MCL的另一端连接到第二线PL21。同样地,每个参考单元RCL的特定的一端连接到第一线BL21,同时每个参考单元RCL的另一端连接到第二线PL21。
在为主存储器单元阵列121的每一行提供的主存储器单元MCL中使用的存取晶体管AT的栅极连接到第三线WL21,WL21是由所有列共享的共用线。
另一方面,在为参考单元部分122的每一行提供的参考单元RCL中使用的存取晶体管AT的栅极连接到第四线WL22,WL22也是由所有列共享的共用线。
需注意,在这个实施例中,第二线PL11和PL21形成由第一存储器阵列部分110和第二存储器阵列部分120共享的单独的共用线。
此外,在第一存储器阵列部分110中使用的第一线BL11和在第二存储器阵列部分120中使用的第一线BL21的每个都连接到感测放大器170的一个输入端。
在存储器芯片100中,在通过对在第一存储器阵列部分110中使用的主存储器单元阵列111进行存取而执行的读出操作中,使用由在第二存储器阵列部分120中使用的参考单元部分122生成的参考电流Iref。
同样地,在存储器芯片100中,在通过对在第二存储器阵列部分120中使用的主存储器单元阵列121进行存取而执行的读出操作中,使用由在第一存储器阵列部分110中使用的参考单元部分112生成的参考电流Iref。
如上所述,参考单元部分112是用于生成参考电流Iref的部分,该参考电流Iref被用于识别在第二存储器阵列部分120中包括的主存储器单元阵列121中使用的主存储器单元MCL的数据。另一方面,参考单元部分122是用于生成参考电流Iref的部分,该参考电流被用于识别在第一存储器阵列部分110中包括的主存储器单元阵列111中使用的主存储器单元MCL的数据。
此外,这个实施例提供的参考单元部分112和参考单元部分122的每个根据参考单元RCL的电阻状态设置充当参考电流Iref的所施加电流的方向。
如稍后将要详细描述的,参考单元部分112和参考单元部分122的每个可以具有例如第一、第二、第三配置中的任何一个。
在第一配置中,使用高电阻状态下的参考单元。这些参考单元被配置为形成单独的部件(unit)或通过将参考单元彼此并联连接来配置。驱动以这种方式配置的参考单元以生成在不改变高电阻状态的存储状态的电流方向上的参考电流。
在第二配置中,使用低电阻状态下的参考单元。这些参考单元被配置为形成单独的部件或通过将参考单元彼此串联连接来配置。驱动以这种方式配置的参考单元以生成在不改变低电阻状态的存储状态的电流方向上的参考电流。
第三配置包括具有高电阻状态下的参考单元和低电阻状态下的参考单元的多个组合。这些参考单元被配置为形成单独的部件、通过将参考单元彼此串联连接来配置、或通过将参考单元彼此并联和串联连接来配置。驱动以这种方式配置的参考单元以生成在对于在高电阻状态的参考单元和在低电阻状态的参考单元的每个不改变存储状态的电流方向上的电流。
由于以下所述的原因,参考单元部分112和122的每个如上所述配置。
可以通过使用具有不变的状态的电阻元件生成参考电流。然而,在设备具有较大的电阻改变的情况下,如果该设备被配置为使用诸如多晶硅电阻器的电阻元件,则需要很大的面积,从而使这样的设备是不理想的。
此外,为了产生流经晶体管的导通状态电阻的参考电流,需要提供用于生成用于晶体管的较低的栅电压的特别的电路。因此,该电路配置变得复杂,从而使得这样的设备也是不理想的。
从可靠性和成本角度来讲,通过使用存储器单元而生成参考电流以充当表现出跟随特性(following-characteristics)的参考电流的操作是有利的,跟随特性对于过程变化和操作过程中的温度环境是有利的。
然而,生成这样的参考电流使得必需形成在用于存储普通数据的存储器单元的低电阻和高电阻之间的中间电阻。因此需要通过使用多个高电阻状态下的存储器单元和多个低电阻状态下的存储器单元或通过组合在高电阻状态下的存储器单元和在低电阻状态下的存储器单元而生成参考电流。
因此,这个实施例采用如下的配置:其中在不引起被用作参考单元RCL的参考单元的状态变化的电流方向上读出数据。最佳实施例采用了如下典型的配置:其中只使用高电阻状态下的存储器单元,并且在不改变高电阻状态的电流方向上读出数据。
原因描述如下。在通过并联连接高电阻状态下的单元以生成参考电平的配置中,在配置存储器阵列时以最简单的方式设置参考电平被认为是较容易的。
此外,由于在过程中存储器单元的初始状态是高电阻状态,所以使用高电阻状态的单元是理想的。
基于以上的原因,存储器和参考单元的基本配置被描述如下。
<2:存储器单元配置>
图3A和图3B的每个是示出根据本实施例的主存储器单元或参考单元的等效电路的图。
需注意,图3A所示的箭头指示写电流Iw的方向,而图3B所示的箭头指示擦除电流Ie的方向。然而,图3A和图3B所示的每个配置都是主存储器单元和参考单元所共用的配置。
图3A和图3B中所示的主存储器单元MCL(或参考单元RCL)包括充当存储元件的可变电阻单元电阻器MEM和存取晶体管AT。
将设置在不同极性的信号施加到可变电阻单元电阻器MEM的相对端,从而改变该可变电阻单元电阻器MEM的电阻,即,从而以可逆的方式增大或减小可变电阻单元电阻器MEM的电阻。
可变电阻单元电阻器MEM的特定的一端连接到板线PL,同时可变电阻单元电阻器MEM的另一端连接到存取晶体管AT的源极。存取晶体管AT的漏极连接到位线BL,同时存取晶体管AT的栅极连接到用作存取线的字线WL。
在上述配置中,位线BL是第一线的典型的例子,而板线PL是第二线的典型的例子。
图4是示出可变电阻存储元件(可变电阻单元电阻器)200的配置的图。
如图4所示,可变电阻存储元件200具有如下的配置:其中记录薄膜203和204夹在两个电极薄膜,即电极薄膜201和202之间。
可变电阻存储元件200是下述可变电阻存储元件:其中由于向两个电极薄膜201和202施加设置在不同极性的信号,记录薄膜203和204的电阻以可逆的方式改变。
可变电阻存储元件200典型地是包括两种不同元素的复合薄膜。两种元素中的一种特定的元素是从银、铜和锌中选择的,而另一种元素是从硫、硒和碲中选择的。作为典型的替换,可变电阻存储元件200是由至少两个磁性薄膜组成的复合薄膜,所述至少两个磁性薄膜由提供在磁性薄膜之间的位置上的绝缘体和导体之一彼此分隔开。
图5A到图5D的每个是示出包括存取晶体管AT和可变电阻存储元件(可变电阻单元电阻器)MEM的串联电路的图。
将存取晶体管AT和可变电阻存储元件MEM彼此连接,从而形成图5A到图5D所示的串联电路之一。
如上所述,假定当电流以可变电阻单元电阻器MEM上所示的箭头方向流经可变电阻单元电阻器MEM时,可变电阻单元电阻器(存储元件)MEM的电阻状态从高电阻状态变为低电阻状态。
图6是示出可变电阻存储元件MEM的实际电压-电流特性的图。
在图6中,横轴代表施加到可变电阻存储元件MEM的电压,而纵轴代表流经可变电阻存储元件MEM的单元电流(cell current)。
在可变电阻存储元件MEM具有至少几兆欧姆的电阻的情况下,例如当将至少为0.5V的电压施加到可变电阻存储元件MEM时,单元电流骤增并且电阻减小至几千欧姆。
然后,在随后的某一范围内,单元电流与电压成比例。即,可变电阻存储元件MEM具有低恒定电阻。
将以上描述的操作定义为写操作,并且作为该操作的结果得到的状态被称为低电阻状态。此外,可变电阻存储元件MEM的电阻从高电阻变为低电阻处的电压被定义为写阈值电压。
然后,当将具有与0.5V相反极性的电压施加到可变电阻存储元件MEM时,流经具有几千欧姆电阻的可变电阻存储元件MEM的电流骤减,并且电阻增大到高于几兆欧姆的值。
将以上描述的操作定义为擦除操作,并且作为该操作的结果得到的状态被称为高电阻状态。此外,可变电阻存储元件MEM的电阻从低电阻变为高电阻处的电压被定义为擦除阈值电压。
如上所述,由于向可变电阻存储元件MEM的两个电极施加正和负电压,可变电阻存储元件MEM的电阻以可逆的方式从几千欧姆变为几兆欧姆或反之。
此外,可以使可变电阻存储元件MEM处于两个状态(即,低电阻状态和高电阻状态)中的一个状态下。因此,通过将两个状态分别与数据1和数据0相关联,可变电阻存储元件MEM可以被用来存储1比特的数据。
图7是示出读出电压和其中在状态以可逆的方式改变的方向上执行读出操作的情况下施加持续时间之间的关系的图。
在图7中,横轴代表电压施加持续时间,而纵轴代表阈值电压。
在状态有很大改变处的写和擦除阈值电压取决于电压被施加到可变电阻存储元件MEM期间的持续时间。更具体地,可变电阻存储元件MEM表现出以下特性,向可变电阻存储元件MEM施加电压的持续时间越长,写阈值电压和擦除阈值电压就越低。
向可变电阻存储元件MEM施加电压的持续时间可以被理解为总时间,其被定义为期间向可变电阻存储元件MEM施加电压的时间的总和。即,可变电阻存储元件MEM表现出以下特性,总时间越长,写阈值电压和擦除阈值电压越低。例如,如果向可变电阻存储元件MEM连续地施加低电压,即使向可变电阻存储元件MEM短时间施加低电压不改变状态,该可变电阻存储元件MEM的电阻的状态也将不可避免地改变。
即,即使在低电压下执行的读出操作不改变状态,只要在以可逆的方式改变状态的电流方向上执行读出操作,通过向参考单元施加低电压而执行的高存取频率的读出操作不可避免地改变该参考单元的电阻的状态。
然而如果在不以可逆的方式改变参考单元的电阻的状态的电流方向上对参考单元执行读出操作,即如果通过沿着反方向上的读出电流执行读出操作,则可以避免状态的改变。
在其中布置存储器单元以形成矩阵的存储器芯片100中使用的第一和第二存储器阵列部分110和120具有如下所述的外围电路。
该外围电路包括第一行解码器130、第二行解码器140、第一列解码器150和第二列解码器160,用于生成用来选择特定存储器单元的存储信息。
此外,外围电路还包括用于将数据记录在选择的存储器单元中的写驱动器180,和用于识别在选择的存储器单元中记录的数据的状态的感测放大器170。
此外,由于参考-单元配置是这个实施例的特性,下面的描述关注于读出数据的通路(path)。
图2示出读出系统的主要部分,并且以下的描述关注于包括参考单元RCL的存储器阵列部分和感测放大器170。
图2示出开放位线配置作为例子。然而,作为另一个例子,如果配置实现本公开,则还可以采用折叠(folded)位线配置。
读出系统包括在上侧的第一存储器阵列部分110和在下侧的第二存储器阵列部分120。第一存储器阵列部分110包括主存储器单元阵列111和参考单元部分112,而第二存储器阵列部分120包括主存储器单元阵列121和参考单元部分122。在夹在第一存储器阵列部分110和第二存储器阵列部分120之间的位置提供感测放大器170。从外部源提供的信息存储在主存储器单元阵列111和121中的特定地址上。
为了识别在例如第一存储器阵列部分110中使用的主存储器单元阵列111中的特定地址处存储的信息,执行以下处理。
首先,选择在第一存储器阵列部分110中使用的主存储器单元阵列111中的特定地址。同时,在同时执行的处理中还选择在第二存储器阵列部分120中使用的参考单元部分122。
然后,感测放大器170将流经第一线BL11的电流与流经第一线BL21的电流相比较,第一线BL11连接到在第一存储器阵列部分110中选择的地址处的主存储器单元MCL,第一线BL21连接到在第二存储器阵列部分120中使用的选择的参考单元部分122的参考单元RCL。
感测放大器如上所述将流经第一线BL11的电流与流经第一线BL21的电流相比较,以便确定在第一存储器阵列部分110中选择的地址处的主存储器单元MCL中存储的信息。
用于存储该信息的主存储器单元MCL可以在表现为几兆欧姆的电阻的高电阻状态下,或者在表现为几千欧姆的电阻的低电阻状态下。另一方面,参考单元RCL的电阻具有在由高电阻状态表现出的电阻和由低电阻状态表现出的电阻之间的中间值。
通常,一个参考单元RCL被提供给1000到10000个主存储器单元MCL。
需要通过向主存储器单元MCL施加比阈值电压低得多的电压来执行读出操作,从而使得存储在主存储器单元MCL中的信息不被施加的电压毁坏。然而,以比对主存储器单元MCL进行的存取的频率高1000到10000倍的频率存取参考单元RCL。
如之前所述,如果以高存取频率在改变参考单元RCL的状态的方向上对参考单元RCL执行读出操作,则状态改变的阈值电压下降,状态不可避免的改变的可能性增大。此外,存取频率越高,阈值电压下降的就越多。
由于在可变电阻存储元件MEM(还被称作可变电阻单元电阻器)的存储状态已经被事先设定(settled)的状态下使用参考单元RCL,然而,如果在不毁坏参考单元RCL中存储的数据的方向上对参考单元RCL进行存取,则不论对参考单元RCL的存取频率有多高,参考单元RCL的状态都不改变。
由于上述原因,该实施例采用如下配置,其中根据参考单元RCL的状态确定提供给参考单元RCL用于访问参考单元RCL的电流的方向。
此外,由于可变电阻存储器设备的写和擦除可靠性差,因此需要验证数据是否已经记录到该设备的存储器单元中。
因此,不但需要提供用于识别普通信息的参考电平,还需要提供将用于写操作的低参考电平和将用于识别擦除操作的高参考电平。
以下的描述说明了基于在通过组合参考单元RCL的参考单元部分中存在的多个参考单元RCL,用于实现参考电平的参考单元部分的各种具体典型的配置。
在以下的描述中,以第一存储器阵列部分110中使用的参考单元部分112为例。然而需注意,以下的描述对第二存储器阵列部分120中使用的参考单元部分122也是成立的。
<3:参考单元部分的第一典型配置>
图8是示出根据本实施例的参考单元部分112A的第一典型配置的图。
图8所示的参考单元部分112A是被配置为仅使用高电阻状态下的单元的典型的例子。
图8所示的参考单元部分112A被配置为包括在第一线(位线)BL11和第二线(板线)PL11之间彼此并联连接的参考单元RCL0、RCL1和RCL2。
参考单元RCL0中使用的存取晶体管AT0的栅极连接到参考字线WL120。
同样地,参考单元RCL1中使用的存取晶体管AT1的栅极连接到参考字线WL121。
以同样的方式,参考单元RCL2中使用的存取晶体管AT2的栅极连接到参考字线WL122。
为了使以下的描述简明,图8示出该三个参考单元RCL0、RCL1和RCL2的组合。然而需注意,参考单元的数目不限于三个。这是因为,基于参考单元的电阻状态设置参考电流是重要的。
在图8所示的参考单元部分112A中,充当参考单元RCL0、RCL1和RCL2中的可变电阻单元电阻器的可变电阻存储元件MEM0、MEM1和MEM2的电阻假定为1M欧姆。
通过同时存取(或选择)参考单元RCL0、RCL1和RCL2中的任意两个,有可能生成普通读出电平所需的500K欧姆的参考电平。
例如,将参考字线WL120和WL121设置为高电平,以便分别选择参考单元RCL0和RCL1。在这种情况下,有可能生成读出电平所需的500K欧姆的参考电平。
此外,通过选择一个参考单元,有可能生成验证擦除操作所需的1M欧姆的参考电平。
例如,将参考字线WL120设置为高电平,以便选择参考单元RCL0。在这种情况下,有可能生成验证擦除操作所需的1M欧姆的参考电平。
此外,通过同时存取(或选择)三个参考单元RCL0、RCL1和RCL2,有可能生成写操作所需的333K欧姆的参考电平。
例如,将参考字线WL120、WL121和WL122设置为高电平,以便分别选择全部参考单元RCL0、RCL1和RCL2。在这种情况下,有可能生成写操作所需的333K欧姆的参考电平。
<4:参考单元部分的第二典型配置>
图9是示出根据本实施例的参考单元部分112B的第二典型配置的图。
图9所示的参考单元部分112B是被配置为仅使用低电阻状态下的单元的典型的例子。
图9所示的参考单元部分112B被配置为包括在第一线(位线)BL11和提供参考电势VSS的线之间彼此串联连接的参考单元RCL10、RCL11和RCL12。在这个典型的例子中,参考电势VSS是地电势。
参考单元RCL10中使用的存取晶体管AT10的栅极连接到参考字线WL120。
同样地,参考单元RCL11中使用的存取晶体管AT11的栅极连接到参考字线WL121。
以同样的方式,参考单元RCL12中使用的存取晶体管AT12的栅极连接到参考字线WL122。
为了使以下的描述简明,图9示出该三个参考单元RCL10、RCL11和RCL12的组合。然而需注意,参考单元的数目不限于三个。这是因为,基于参考单元的电阻状态设置参考电流是重要的。
在图9所示的参考单元部分112B中,充当参考单元RCL10中的可变电阻单元电阻器的可变电阻存储元件MEM10的电阻假定为10K欧姆。此外,充当参考单元RCL11中的可变电阻单元电阻器的可变电阻存储元件MEM11的电阻假定为50K欧姆。另外,充当参考单元RCL12中的可变电阻单元电阻器的可变电阻存储元件MEM12的电阻假定为100K欧姆。
在图9所示的参考单元部分112B中,如果参考单元的电阻是10K欧姆,则有可能无法得到几百K欧姆的高电阻。
因此,为了通过使用在低电阻状态的单元生成各种参考电平,需要在处理时使小尺寸的存储元件充当单元。例如在这个实施例的情况下,事先预备分别具有10K欧姆、50K欧姆和100K欧姆的电阻的可变电阻存储元件MEM10、MEM11和MEM12。
以这种方式,参考单元RCL10、RCL11和RCL12分别具有10K欧姆、50K欧姆和100K欧姆的电阻。
通过选择具有50K欧姆的电阻的一个单元,有可能生成普通读出电平所需的50K欧姆的参考电平。
在这个典型的例子中,将参考字线WL121设置为高电平,以便选择参考单元RCL11。在这种情况下,有可能生成读出电平所需的50K欧姆的参考电平。
通过选择具有100K欧姆的电阻一个单元,有可能生成作为验证擦除操作所需的参考电平的100K欧姆的参考电平。
在这个典型的例子中,将参考字线WL122设置为高电平,以便选择参考单元RCL12。在这种情况下,有可能生成验证擦除操作所需的100K欧姆的参考电平。
通过选择具有10K欧姆的电阻的一个单元,有可能生成写操作所需的10K欧姆的参考电平。
在这个典型的例子中,将参考字线WL120设置为高电平,以便选择参考单元RCL10。在这种情况下,有可能生成写操作所需的10K欧姆的参考电平。
需注意,通过提供其中参考单元彼此串联连接的配置,还有可能实现用于生成上述参考电平的方法。
然而在这样配置的情况下,需要选择开关。因此,即使该方法本身是可行的,参考单元的尺寸也趋于增大。
<5:参考单元部分的第三典型配置>
图10是示出根据本实施例的参考单元部分112C的第三典型配置的图。
图10所示的参考单元部分112C是被配置为使用低电阻状态下和高电阻状态下的单元的典型的例子。
图10所示的参考单元部分112C被配置为包括在第一线BL11(还被称作位线BL11)和提供参考电势VSS的线之间并联连接的参考单元RCL20以充当低电阻状态下的参考单元。在这个典型的例子中,参考电势VSS是地电势。
另外,图10所示的参考单元部分112C被配置为还包括在第一线(位线)BL11和第二线(板线)PL11之间彼此并联连接的参考单元RCL21和RCL22,以充当高电阻状态下的参考单元。
参考单元RCL20中使用的存取晶体管AT20的栅极连接到参考字线WL120。
同样地,参考单元RCL21中使用的存取晶体管AT21的栅极连接到参考字线WL121。
以同样的方式,参考单元RCL22中使用的存取晶体管AT22的栅极连接到参考字线WL122。
为了使以下的描述简明,图10示出该三个参考单元RCL20、RCL21和RCL22的组合。然而需注意,参考单元的数目不限于三个。这是因为,基于参考单元的电阻状态设置参考电流是重要的。
在图10所示的参考单元部分112C中,充当参考单元RCL20中的可变电阻单元电阻器的可变电阻存储元件MEM 20的电阻假定为10K欧姆。充当图10中所示参考单元部分112C中的参考单元RCL21中的可变电阻单元电阻器的可变电阻存储元件MEM 21的电阻假定为1M欧姆。同样地,充当图10中所示参考单元部分112C中的参考单元RCL22中的可变电阻单元电阻器的可变电阻存储元件MEM 22的电阻假定也为1M欧姆。
通过同时对高电阻状态下1M欧姆的单元进行两个同时的存取,即同时选择两个单元,有可能生成普通读出电平所需的500K欧姆的参考电平。
例如,将参考字线WL121和WL122设置为高电平,以便分别选择全部的参考单元RCL21和RCL22。在这种情况下,有可能生成读出电平所需的500K欧姆的参考电平。
此外,通过选择高电阻状态下的单元,有可能生成验证擦除操作所需的1M欧姆的参考电平。
例如,将参考字线WL121设置为高电平,以便选择参考单元RCL21。在这种情况下,有可能生成验证擦除操作所需的1M欧姆的参考电平。
此外,通过选择具有10K欧姆的电阻的低电阻状态下的单元,有可能生成写操作所需的10K欧姆的参考电平。
在这个典型的例子中,将参考字线WL120设置为高电平,以便选择参考单元RCL20。在这种情况下,有可能生成写操作所需的10K欧姆的参考电平。
需注意,通过提供其中参考单元彼此串联连接的配置,还有可能实现除了上述之外用于生成参考电平的方法。
然而在这样配置的情况下,需要选择开关。因此,即使该方法本身是可行的,参考单元的尺寸也趋于增大。
如上所述,根据本实施例,可以获得如下的效果。
在配置中,基于参考单元的电阻状态设置读出电流。因此,有可能生成更可靠的参考电流而不会导致由于不正确的写操作造成的电阻改变。
将来,会批量生产存储元件。在包括许多存储元件的将来的配置中,主存储器单元数相对于参考单元数的比率越大,对参考单元进行的存取数就越大。尽管对参考单元进行了多次的存取,本公开的实施例提供了提高的可靠性而不会使得导致参考单元的低电阻状态的改变。
需注意,本公开的实施例可以采用以下配置。
(1)一种可变电阻存储器设备,包括:
存储器阵列部分,具有使用存储元件的主存储器单元,所述存储元件的电阻根据施加到该存储元件的相对端的设置在不同极性的信号,以可逆的方式增大或减小;以及
参考单元部分,具有配备有存储元件的参考单元,所述存储元件的电阻根据施加到该存储元件的相对端的设置在不同极性的信号,以可逆的方式增大或减小,并且该参考单元部分生成用于识别主存储器单元的数据的参考电流,
其中根据参考单元的电阻状态设置充当参考电流的所施加电流的方向。
(2)根据第(1)段所述的可变电阻存储器设备,
其中在主存储器单元和参考单元中使用的存储元件在高电阻状态和低电阻状态中的任何一个状态下,所述高电阻状态和低电阻状态分别表示存储元件中存储的数据的两种状态,
参考单元部分具有高电阻状态下的参考单元,以及
该参考单元部分由参考单元单独或彼此并联连接而构成,以便生成在不改变作为参考单元的高电阻状态的存储状态的电流方向上的参考电流。
(3)根据第(1)段所述的可变电阻存储器设备,
其中在主存储器单元和参考单元中使用的存储元件在高电阻状态和低电阻状态中的任何一个状态下,所述高电阻状态和低电阻状态分别表示存储元件中存储的数据的两种状态,
参考单元部分具有低电阻状态下的参考单元,以及
该参考单元部分由参考单元单独或者彼此串联连接而构成,以便生成在不改变作为参考单元的低电阻状态的存储状态的电流方向上的参考电流。
(4)根据第(1)段所述的可变电阻存储器设备,
其中在主存储器单元和参考单元中使用的存储元件在高电阻状态和低电阻状态中的任何一个状态下,所述高电阻状态和低电阻状态分别表示存储元件中存储的数据的两种状态,
参考单元部分被配置为包括高电阻状态下的参考单元和低电阻状态下的参考单元的多种组合,以及
该参考单元部分由参考单元单独、彼此串联连接或者彼此并联连接而构成,以便生成在不改变存储状态的电流方向上的参考电流,所述存储状态是参考单元的高电阻状态和参考单元的低电阻状态。
(5)根据第(2)段所述的可变电阻存储器设备,
其中主存储器单元和参考单元的每个具有将分别在主存储器单元和参考单元中使用的存储元件和存取晶体管串联连接的电流通路,
存储元件的数据存储状态由于作为由施加到存储元件的电压导致的电阻改变的、由存储元件的电阻所展现出的改变而改变,
对于存储器阵列部分中使用的主存储器单元,电流通路的相对端的特定的一端连接到第一线,同时电流通路的相对端的另一端连接到第二线,以及
对于参考单元部分中使用的参考单元,电流通路的相对端的特定的一端连接到第一线,同时电流通路的相对端的另一端连接到第二线。
(6)根据第(3)段所述的可变电阻存储器设备,
其中主存储器单元和参考单元的每个具有将分别在主存储器单元和参考单元中使用的存储元件和存取晶体管串联连接的电流通路,
存储元件的数据存储状态由于作为由施加到存储元件的电压导致的电阻改变的、由存储元件的电阻所展现出的改变而改变,
对于存储器阵列部分中使用的主存储器单元,电流通路的相对端的特定的一端连接到第一线,同时电流通路的相对端的另一端连接到第二线,以及
对于参考单元部分中使用的参考单元,电流通路的相对端的特定的一端连接到提供参考电势的线,同时电流通路的相对端的另一端连接到第一线。
(7)根据第(4)段所述的可变电阻存储器设备,
其中主存储器单元和参考单元的每个具有将分别在主存储器单元和参考单元中使用的存储元件和存取晶体管串联连接的电流通路,
存储元件的数据存储状态由于作为由施加到存储元件的电压导致的电阻改变的、由存储元件的电阻所展现出的改变而改变,
对于存储器阵列部分中使用的主存储器单元,电流通路的相对端的特定的一端连接到第一线,同时电流通路的相对端的另一端连接到第二线,以及
对于充当高电阻状态下的参考单元的、参考单元部分中使用的参考单元,电流通路的相对端的特定的一端连接到第一线,同时电流通路的相对端的另一端连接到第二线,以及
对于充当低电阻状态下的参考单元的、参考单元部分中使用的参考单元,电流通路的相对端的特定的一端连接到提供参考电势的线,同时电流通路的相对端的另一端连接到第一线。
(8)根据第(1)到第(7)段中任意一段所述的可变电阻存储器设备,包括
感测放大器,配置为将流向所选择的主存储器单元的电流与流向参考单元部分的电流相比较。
(9)一种用于驱动可变电阻存储器设备的方法,包括:
通过向存储元件的相对端施加设置在不同极性的信号以便以可逆的方式增大或减小电阻而改变主存储器单元的存储元件的电阻,来从主存储器单元读出数据到第一位线;
通过使用包括下述存储元件的参考单元,生成用于识别主存储器单元的数据所必需的、作为参考电流的流向第二位线的参考电流,所述存储元件的电阻根据向存储元件的相对端施加设置在不同极性的信号而以可逆的方式增大或减小;以及
通过使用感测放大器用于将上述读出的流向第一位线的电流与流向第二位线的参考电流相比较,确定存储在主存储器单元中的信息,
其中根据参考单元的电阻状态设置充当参考电流的所施加电流的方向。
本公开包括与2011年8月25日向日本专利局提交的日本优先权专利申请JP 2011-183829中公开的主题相关的主题,在此通过引用并入其全部内容。
本领域的技术人员应当理解,依赖于设计需求和其他因素,可以出现各种修改、组合、子组合和更改,只要它们在权利要求或其等效物的范围内。
Claims (9)
1.一种可变电阻存储器设备,包括:
存储器阵列部分,包括使用存储元件的主存储器单元,所述存储元件的电阻根据施加到该存储元件的相对端的设置在不同极性的信号,以可逆的方式增大或减小;以及
参考单元部分,包括配备有存储元件的参考单元,所述存储元件的电阻根据施加到该存储元件的相对端的设置在不同极性的信号,以可逆的方式增大或减小,并且该参考单元部分生成用于识别主存储器单元的数据的参考电流,
其中根据参考单元的电阻状态设置充当参考电流的所施加电流的方向。
2.根据权利要求1所述的可变电阻存储器设备,
其中在主存储器单元和参考单元中使用的存储元件在高电阻状态和低电阻状态中的任何一个状态下,所述高电阻状态和低电阻状态分别表示存储元件中存储的数据的两种状态,
参考单元部分具有高电阻状态下的参考单元,以及
该参考单元部分由参考单元单独或彼此并联连接而构成,以便生成在不改变作为参考单元的高电阻状态的存储状态的电流方向上的参考电流。
3.根据权利要求2所述的可变电阻存储器设备,
其中主存储器单元和参考单元的每个具有将分别在主存储器单元和参考单元中使用的存储元件和存取晶体管串联连接的电流通路,
存储元件的数据存储状态由于作为由施加到存储元件的电压导致的电阻改变的、由存储元件的电阻所展现出的改变而改变,
对于存储器阵列部分中使用的主存储器单元,电流通路的相对端的特定的一端连接到第一线,同时电流通路的相对端的另一端连接到第二线,以及
对于参考单元部分中使用的参考单元,电流通路的相对端的特定的一端连接到第一线,同时电流通路的相对端的另一端连接到第二线。
4.根据权利要求1所述的可变电阻存储器设备,
其中在主存储器单元和参考单元中使用的存储元件在高电阻状态和低电阻状态中的任何一个状态下,所述高电阻状态和低电阻状态分别表示存储元件中存储的数据的两种状态,
参考单元部分具有低电阻状态下的参考单元,以及
该参考单元部分由参考单元单独或者彼此串联连接而构成,以便生成在不改变作为参考单元的低电阻状态的存储状态的电流方向上的参考电流。
5.根据权利要求4所述的可变电阻存储器设备,
其中主存储器单元和参考单元的每个具有将分别在主存储器单元和参考单元中使用的存储元件和存取晶体管串联连接的电流通路,
存储元件的数据存储状态由于作为由施加到存储元件的电压导致的电阻改变的、由存储元件的电阻所展现出的改变而改变,
对于存储器阵列部分中使用的主存储器单元,电流通路的相对端的特定的一端连接到第一线,同时电流通路的相对端的另一端连接到第二线,以及
对于参考单元部分中使用的参考单元,电流通路的相对端的特定的一端连接到提供参考电势的线,同时电流通路的相对端的另一端连接到第一线。
6.根据权利要求1所述的可变电阻存储器设备,
其中在主存储器单元和参考单元中使用的存储元件在高电阻状态和低电阻状态中的任何一个状态下,所述高电阻状态和低电阻状态分别表示存储元件中存储的数据的两种状态,
参考单元部分被配置为包括高电阻状态下的参考单元和低电阻状态下的参考单元的多种组合,以及
该参考单元部分由参考单元单独、彼此串联连接或者彼此并联连接而构成,以便生成在不改变存储状态的电流方向上的参考电流,所述存储状态是参考单元的高电阻状态和参考单元的低电阻状态。
7.根据权利要求6所述的可变电阻存储器设备,
其中主存储器单元和参考单元的每个具有将分别在主存储器单元和参考单元中使用的存储元件和存取晶体管串联连接的电流通路,
存储元件的数据存储状态由于作为由施加到存储元件的电压导致的电阻改变的、由存储元件的电阻所展现出的改变而改变,
对于存储器阵列部分中使用的主存储器单元,电流通路的相对端的特定的一端连接到第一线,同时电流通路的相对端的另一端连接到第二线,以及
对于充当高电阻状态下的参考单元的、参考单元部分中使用的参考单元,电流通路的相对端的特定的一端连接到第一线,同时电流通路的相对端的另一端连接到第二线,以及
对于充当低电阻状态下的参考单元的、参考单元部分中使用的参考单元,电流通路的相对端的特定的一端连接到提供参考电势的线,同时电流通路的相对端的另一端连接到第一线。
8.根据权利要求1所述的可变电阻存储器设备,包括
感测放大器,配置为将流向所选择的主存储器单元的电流与流向参考单元部分的电流相比较。
9.一种用于驱动可变电阻存储器设备的方法,包括:
通过向存储元件的相对端施加设置在不同极性的信号以便以可逆的方式增大或减小电阻而改变主存储器单元的存储元件的电阻,来从主存储器单元读出数据到第一位线;
通过使用包括下述存储元件的参考单元,生成用于识别主存储器单元的数据的、作为参考电流的流向第二位线的参考电流,所述存储元件的电阻根据向存储元件的相对端施加设置在不同极性的信号而以可逆的方式增大或减小;以及
通过使用感测放大器用于将上述读出的流向第一位线的电流与流向第二位线的参考电流相比较,确定存储在主存储器单元中的信息,
其中根据参考单元的电阻状态设置充当参考电流的所施加电流的方向。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-183829 | 2011-08-25 | ||
JP2011183829A JP5811693B2 (ja) | 2011-08-25 | 2011-08-25 | 抵抗変化型メモリデバイスおよびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102956265A true CN102956265A (zh) | 2013-03-06 |
CN102956265B CN102956265B (zh) | 2018-05-01 |
Family
ID=47743553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210295437.3A Active CN102956265B (zh) | 2011-08-25 | 2012-08-17 | 可变电阻存储器设备及其驱动方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8780609B2 (zh) |
JP (1) | JP5811693B2 (zh) |
CN (1) | CN102956265B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103490769A (zh) * | 2013-10-14 | 2014-01-01 | 北京大学 | 一种基于rram在fpga中应用的1t1r阵列及其制作方法 |
CN104347115A (zh) * | 2013-07-30 | 2015-02-11 | 爱思开海力士有限公司 | 非易失性存储器件和利用非易失性存储器件的半导体系统 |
CN105261392A (zh) * | 2015-11-16 | 2016-01-20 | 西安华芯半导体有限公司 | 一种基于阻变存储单元rram的存储单元及存储方法 |
CN109920461A (zh) * | 2017-12-12 | 2019-06-21 | 杭州潮盛科技有限公司 | 一种基于薄膜晶体管的阻变存储器 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5390551B2 (ja) * | 2011-03-02 | 2014-01-15 | 株式会社東芝 | 半導体記憶装置およびそのテスト方法 |
US9054634B1 (en) * | 2013-12-26 | 2015-06-09 | Intermolecular, Inc. | Voltage controlling assemblies including variable resistance devices |
US9293171B2 (en) | 2014-03-13 | 2016-03-22 | Kabushiki Kaisha Toshiba | Resistance change memory |
CN104134458A (zh) * | 2014-07-17 | 2014-11-05 | 北京航空航天大学 | 一种可调的非易失性存储器参考单元 |
US20180005678A1 (en) * | 2015-01-15 | 2018-01-04 | Agency For Science Technology And Research | Memory device and method for operating thereof |
JP6617924B2 (ja) | 2015-06-18 | 2019-12-11 | パナソニックIpマネジメント株式会社 | 耐タンパ性を有する不揮発性メモリ装置および集積回路カード、不揮発性メモリ装置の認証方法、個体識別情報生成方法 |
JP2017162535A (ja) * | 2016-03-11 | 2017-09-14 | ソニー株式会社 | 記憶装置、情報処理装置、および、記憶装置の制御方法 |
DE102018121817A1 (de) * | 2017-09-15 | 2019-03-21 | Samsung Electronics Co., Ltd. | Resistive Speichervorrichtung mit einer Referenzzelle und Verfahren zum Steuern einer Referenzzelle |
KR102414183B1 (ko) * | 2017-09-15 | 2022-06-29 | 삼성전자주식회사 | 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 레퍼런스 셀의 제어 방법 |
US10847199B2 (en) * | 2019-03-22 | 2020-11-24 | Spin Memory, Inc. | MRAM array having reference cell structure and circuitry that reinforces reference states by induced magnetic field |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050024967A1 (en) * | 2003-07-28 | 2005-02-03 | Sharp Kabushiki Kaisha | Semiconductor memory device |
CN101345083A (zh) * | 2007-07-12 | 2009-01-14 | 三星电子株式会社 | 多级相变存储器器件和相关方法 |
CN101354916A (zh) * | 2007-07-24 | 2009-01-28 | 海力士半导体有限公司 | 相变存储器件 |
CN101364434A (zh) * | 2007-07-24 | 2009-02-11 | 海力士半导体有限公司 | 具有参考单元阵列的相变存储器件 |
US20090122598A1 (en) * | 2007-11-09 | 2009-05-14 | Kabushiki Kaisha Toshiba | Resistance change memory device |
JP2010250880A (ja) * | 2009-04-14 | 2010-11-04 | Fujitsu Ltd | 磁気ランダムアクセスメモリ |
US20100321980A1 (en) * | 2009-06-18 | 2010-12-23 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4049604B2 (ja) * | 2002-04-03 | 2008-02-20 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
WO2004095464A1 (ja) * | 2003-04-21 | 2004-11-04 | Nec Corporation | データの読み出し方法が改善された磁気ランダムアクセスメモリ |
JP5044432B2 (ja) * | 2008-02-07 | 2012-10-10 | 株式会社東芝 | 抵抗変化メモリ |
JP5127630B2 (ja) | 2008-08-20 | 2013-01-23 | 株式会社東芝 | 抵抗変化型メモリ |
-
2011
- 2011-08-25 JP JP2011183829A patent/JP5811693B2/ja active Active
-
2012
- 2012-07-17 US US13/551,228 patent/US8780609B2/en active Active
- 2012-08-17 CN CN201210295437.3A patent/CN102956265B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050024967A1 (en) * | 2003-07-28 | 2005-02-03 | Sharp Kabushiki Kaisha | Semiconductor memory device |
CN101345083A (zh) * | 2007-07-12 | 2009-01-14 | 三星电子株式会社 | 多级相变存储器器件和相关方法 |
CN101354916A (zh) * | 2007-07-24 | 2009-01-28 | 海力士半导体有限公司 | 相变存储器件 |
CN101364434A (zh) * | 2007-07-24 | 2009-02-11 | 海力士半导体有限公司 | 具有参考单元阵列的相变存储器件 |
US20090122598A1 (en) * | 2007-11-09 | 2009-05-14 | Kabushiki Kaisha Toshiba | Resistance change memory device |
JP2010250880A (ja) * | 2009-04-14 | 2010-11-04 | Fujitsu Ltd | 磁気ランダムアクセスメモリ |
US20100321980A1 (en) * | 2009-06-18 | 2010-12-23 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347115A (zh) * | 2013-07-30 | 2015-02-11 | 爱思开海力士有限公司 | 非易失性存储器件和利用非易失性存储器件的半导体系统 |
CN103490769A (zh) * | 2013-10-14 | 2014-01-01 | 北京大学 | 一种基于rram在fpga中应用的1t1r阵列及其制作方法 |
CN103490769B (zh) * | 2013-10-14 | 2016-05-11 | 北京大学 | 一种基于rram在fpga中应用的1t1r阵列及其制作方法 |
CN105261392A (zh) * | 2015-11-16 | 2016-01-20 | 西安华芯半导体有限公司 | 一种基于阻变存储单元rram的存储单元及存储方法 |
CN109920461A (zh) * | 2017-12-12 | 2019-06-21 | 杭州潮盛科技有限公司 | 一种基于薄膜晶体管的阻变存储器 |
CN109920461B (zh) * | 2017-12-12 | 2021-02-02 | 杭州潮盛科技有限公司 | 一种基于薄膜晶体管的阻变存储器 |
Also Published As
Publication number | Publication date |
---|---|
US20130051122A1 (en) | 2013-02-28 |
JP5811693B2 (ja) | 2015-11-11 |
CN102956265B (zh) | 2018-05-01 |
JP2013045491A (ja) | 2013-03-04 |
US8780609B2 (en) | 2014-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102956265A (zh) | 可变电阻存储器设备及其驱动方法 | |
US11817147B2 (en) | Memory systems and memory programming methods | |
US8416602B2 (en) | Nonvolatile semiconductor memory device | |
JP5032621B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
US7835174B2 (en) | Non-volatile memory device and method of reading data therefrom | |
US8526212B2 (en) | Semiconductor memory device | |
US8750017B2 (en) | Resistance-change memory | |
JP4867297B2 (ja) | 記憶装置のベリファイ方法 | |
US20070211515A1 (en) | Resistive Memory Arrangement | |
CN105122217A (zh) | 电阻式随机存取存储器以及存储及检索电阻式随机存取存储器的信息的方法 | |
US8331177B2 (en) | Resistance semiconductor memory device having a bit line supplied with a compensating current based on a leak current detected during a forming operation | |
JP2013004143A (ja) | 不揮発性半導体記憶装置 | |
US10192616B2 (en) | Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects | |
CN111640464A (zh) | 用于同时提供设置及复位电压的设备及方法 | |
JP2006032867A (ja) | 記憶素子及びその駆動方法 | |
WO2016133661A1 (en) | Resistive switching memory with cell access by analog signal controlled transmission gate | |
US11302391B2 (en) | System and method for reading memory cells | |
US11694748B2 (en) | System and method for reading memory cells | |
JP4483540B2 (ja) | 記憶装置 | |
US11328770B2 (en) | Semiconductor storage device | |
US9478283B2 (en) | Nonvolatile semiconductor storage device having improved reading and writing speed characteristics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20160913 Address after: Kanagawa Applicant after: SONY semiconductor solutions Address before: Tokyo, Japan, Japan Applicant before: Sony Corp |
|
GR01 | Patent grant | ||
GR01 | Patent grant |