CN111640464A - 用于同时提供设置及复位电压的设备及方法 - Google Patents

用于同时提供设置及复位电压的设备及方法 Download PDF

Info

Publication number
CN111640464A
CN111640464A CN202010488121.0A CN202010488121A CN111640464A CN 111640464 A CN111640464 A CN 111640464A CN 202010488121 A CN202010488121 A CN 202010488121A CN 111640464 A CN111640464 A CN 111640464A
Authority
CN
China
Prior art keywords
voltage
node
reset
memory cells
inhibit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010488121.0A
Other languages
English (en)
Other versions
CN111640464B (zh
Inventor
马尔科-多梅尼科·蒂布尔齐
朱利奥-朱塞佩·马罗塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202010488121.0A priority Critical patent/CN111640464B/zh
Publication of CN111640464A publication Critical patent/CN111640464A/zh
Application granted granted Critical
Publication of CN111640464B publication Critical patent/CN111640464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0085—Write a page or sector of information simultaneously, e.g. a complete row or word line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及用于同时提供设置及复位电压的设备及方法。本发明描述设备及方法，例如涉及经配置以同时将复位电压及设置电压提供到阵列中的不同可变状态材料存储器单元的驱动器电路的那些设备及方法。本发明描述额外的设备及方法。

Description

用于同时提供设置及复位电压的设备及方法
分案申请的相关信息
本案是分案申请。本分案的母案是申请日为2013年4月11日、申请号为201380026853.6、发明名称为“用于同时提供设置及复位电压的设备及方法”的发明专利申请案。
优先权申请
本申请案主张2012年4月12日申请的第13/445,577号美国申请案的优先权的权益，所述申请案以引用的方式全文并入本文中。
背景技术
一些半导体装置包含可变状态材料。举例来说，例如电阻性随机存取存储器(RRAM)单元的存储器单元包含可变状态材料，其状态可从高电阻状态改变为低电阻状态且可再次变回原状态。可变状态材料通常为非易失性的且可配置于具有小外观尺寸的存储器单元中。然而，在一些配置中，可变状态材料可展现长于例如快闪存储器的其它存储技术的编程时间。需要提供例如速度及可靠性的性能的改进的半导体装置设计。
附图说明
图1展示根据本发明的实施例的设置存储器单元组件的第一状态的框图。
图2展示根据本发明的实施例的设置图1的存储器单元组件的第二状态的框图。
图3展示根据本发明的实施例的可变电阻性材料的电压-电流图。
图4展示根据本发明的实施例的存储器装置的电路图。
图5展示根据本发明的实施例的电压表。
图6展示根据本发明的实施例的存储器装置的框图。
图7展示根据本发明的实施例的包含存储器装置的信息处置系统。
具体实施方式
在本发明的各种实施例的以下详细描述中，参看形成本发明的一部分且通过说明来展示可实践本发明的特定实施例的随附图式。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明。可利用其它实施例，且可作出结构、逻辑及电改变。
图1展示根据本发明的实施例的存储器单元的实例组件100。可变状态材料102展示为位于第一电极104与第二电极106之间。尽管仅展示可变状态材料102，但在选定实例中，可连同位于第一电极104与第二电极106之间的可变状态材料来包含例如介入材料层的其它结构。在一个实例中，可变状态材料102为电阻切换材料。可变状态材料102的其它实例可包含磁性切换材料或具有可检测电子态的其它切换材料。
在一个实例中，当在方向110上横跨可变状态材料102施加电压时，可变状态材料102的状态从高电阻状态103改变为低电阻状态105。在包含例如组件100的组件的存储器单元的阵列中，高电阻状态可表示数字数据位，例如逻辑1值或逻辑0值。例如行选择电路及列选择电路的选择电路可用以从单元阵列选择所要存储器单元(包含可变状态材料102)，以查询及/或更改电阻状态，因此提供数据唤回与存储能力。
数种机制可用以改变可变状态材料102的物理状态(且因此改变其电阻)。在一个实例中，可变状态材料102从实质上非晶状态改变为实质上结晶状态。在另一实例中，在施加电压后，一或多个导电丝即形成于可变状态材料102内，所述一或多个导电丝桥接第一电极104与第二电极106之间的距离。在各种机制中，状态改变是可逆的。
图2展示图1的处于低电阻状态105下的实例组件100。通过在与图1中所展示的方向相反的方向上施加第二电压112，可变状态材料102从低电阻状态105反转回到高电阻状态103。以此方式，可变状态材料102的物理状态(且因此，电阻)可根据需要而改变以占用至少两个可能状态中的选定者。
图3展示双极可变状态材料的示范性电压/电流图300。所述图在X轴302上展示电压，且在Y轴304上展示电流。在操作中，可变状态材料沿所说明曲线301的高电阻部分306展现高电阻行为。如果所施加电压相对于参考电压电平318处于第一电压范围310或第二电压范围312内，那么可变状态材料保持在曲线301的高电阻部分306内。如果所施加电压相对于参考电压电平318大于或等于第三电压314(其又大于电压范围310的上限)，那么可变状态材料展现低电阻(如通过曲线301上的点303所说明)且移到曲线301的低电阻部分308。可变状态材料将保持在曲线301的低电阻部分308中，直到所施加电压量值相对于参考电压电平318大于或等于第四电压316(其又大于电压范围312的量值)为止。接着，可变状态材料将再次返回到曲线301的高电阻部分306。
尽管图3说明双极可变状态材料行为，但本文所描述的一些装置可使用单极可变状态材料。在单极可变状态材料中，可通过在同一方向上施加不同量值的所施加电压来改变状态。在一个双极实例中，参考电压318为大约零伏特，其中第三电压314与第四电压316在量值上实质上相等且在极性上相反。举例来说，第三电压314可为大约1伏特，且第四电压316可为大约-1伏特。
在仅正电压范围实例中，参考电压318可为大约3伏特，其中第三电压314与第四电压316具有相同量值，如由电压偏移所界定。举例来说，第三电压314可为大约4伏特(参考电压318加上约1伏特的电压偏移)，且第四电压316可为大约2伏特(参考电压318减去约1伏特的电压偏移)。
可变状态材料可形成为相对小的非易失性存储器单元。在一个实例中，与使用六个晶体管的基于晶体管的静态随机存取存储器(SRAM)单元相比，一个晶体管搭配一个电阻器(1T1R)的配置是可能的。
图4展示根据本发明的实施例的包含可变状态材料的设备400的实例电路图。在一个实例中，设备400包括存储器装置。如本文中所使用，“设备”广泛地用以指代数个不同结构中的任一者，包含(但不限于)系统、装置、电路、芯片组合件等。在图4的实例中，设备400包含存储器单元410的阵列402，及驱动器电路404。在一个实例中，驱动器电路404经配置以同时将不同电压提供到阵列402中的不同存储器单元410。
阵列402中的单元410中的至少一些包含可变状态材料组件412。在一个实例中，与图1及图2中所描述的实例类似或相同，可变状态材料组件412包含耦合于第一电极与第二电极之间的可变状态材料。阵列402中的存储器单元410可进一步包含选择器装置414。在选定实例(例如，交叉点架构)中，可能不包含选择器装置。在一个实例中，选择器装置414包含n型金属氧化物(NMOS)晶体管。在一个实例中，选择器装置414包含p型金属氧化物(PMOS)晶体管。选择器装置414的其它实例可包含额外电路、二极管及其它电子装置。
图4进一步展示耦合到阵列402中的选择器装置414的数条存取线408。在一个实例中，所述数条存取线408包含数条字线。源极线403及数条数据线406a-406c展示为耦合到阵列402中的存储器单元410。在一个实例中，所述数条数据线406包含数条位线。在图4的实例中，驱动器电路404经配置为列驱动器。
在一个实例中，驱动器电路404经配置以同时将多个不同电压提供到不同存储器单元的数据线406a-406c。驱动器电路404展示为包含第一电压输入节点420、第二电压输入节点422及第三电压输入节点424。尽管展示三个不同电压输入节点，但包含两个电压输入节点或三个以上电压输入节点的其它配置在各种实施例的范围内。
驱动器电路还可包含选择电路404以选择性地将电压输入节点420、422及424同时耦合到不同存储器单元。选择电路404可包含数个选择器电路405a-405c，所述数个选择器电路405a-405c可各自选择电压输入节点420、422及424中的任一者且因此将选定电压施加到阵列402中的一或多个选定存储器单元410。在所展示的实例中，选择器电路405a-405c为可个别选择的以将不同电压施加到阵列402中的不同存储器单元410。在一个实例中，不同电压为随施加电压的时间而实质上恒定的离散电压。在一个实例中，电压输入节点420、422及424上的不同电压可随着选定时间长度而变化。
在一个实例中，电压输入节点420、422及424经配置为设置电压节点、复位电压节点及抑制电压节点。使用图3作为实例，参考电压318包括抑制电压。阵列402中的接收抑制电压的存储器单元410将不会编程为高电阻状态或从高电阻状态反转到低电阻状态。
设置电压可包含抑制电压加上偏移电压，例如第三电压314。复位电压可包含抑制电压减去偏移电压，例如第四电压316。
举例来说，第一选择器电路405a展示为选择性地将第二电压输入节点422耦合到数据线406a。在一个实例中，第二电压输入节点422包含设置电压。在一个实例中，设置电压大致等于4伏特。
第二选择器电路405b展示为选择性地将第三电压输入节点424耦合到数据线406b。在一个实例中，第三电压输入节点424包含复位电压。在一个实例中，复位电压大致等于2伏特。
第三选择器电路405c展示为选择性地将第一电压输入节点420耦合到数据线406c。在一个实例中，第一电压输入节点420包含抑制电压。在一个实例中，抑制电压大致等于3伏特。
在操作中，选择器电路405a-405c中的每一者为可个别选择的且可同时将任何所要电压从电压输入线420、422、424提供到任何所要数据线406a-406c。可使用图4中所展示的驱动器电路404来增强设备400的性能。举例来说，虽然将阵列402的给定列中的选定单元设置为低电阻状态，但可同时复位阵列402的不同给定列中的其它选定单元。另外，同时，阵列402中的其它单元可能由于所施加的抑制电压而不具有对其执行的操作。当与一次仅能够将一个电压驱动到阵列的装置相比，数据编程操作时间可减少到二分之一以下。
图5图示展示选定数据线502、未选定数据线504、选定存取线506及未选定存取线508的操作的实例电压表。在一个实例中，图4的驱动器电路404驱动图5的表中所展示的电压。在实例读取操作中，将选定数据线502驱动到读取电压。在一个实例中，读取电压与图3的第一电压范围310相同。此外，在实例读取操作中，将选定存取线506驱动到逻辑高电压，且将未选定存取线508驱动到大约接地。在一个实例中，将未选定数据线504驱动到待机电压。
在实例设置操作中，将选定数据线502驱动到抑制电压加上电压偏移。在一个实例中，设置电压与图3的第三电压314相同。此外，在实例设置操作中，将选定存取线506驱动到逻辑高电压，且将未选定存取线508驱动到大约接地。在一个实例中，将未选定数据线504驱动到抑制电压。在一个实例中，抑制电压与图3的参考电压318相同。
在实例复位操作中，将选定数据线502驱动到抑制电压减去电压偏移。在一个实例中，复位电压包含图3的第四电压316。此外，在实例复位操作中，将选定存取线506驱动到逻辑高电压，且将未选定存取线508驱动到大约接地。在一个实例中，将未选定数据线504驱动到抑制电压。在一个实例中，抑制电压包含图3的参考电压318。
图6说明呈存储器系统600形式的设备的一部分，所述存储器系统600并有与图4的驱动器电路404类似或相同的驱动器电路。存储器系统600包含存储器单元阵列602，其可包括(例如)RRAM或并入有可变状态材料的其它存储器单元，所述可变状态材料如以上各种实施例中所描述般起作用。存储器系统600包含命令解码器606，所述命令解码器606经由命令总线608接收存储器命令且在存储器系统600内产生对应控制信号以进行各种存储器操作。行地址信号与列地址信号是经由地址总线620而施加到存储器系统600，且提供到地址锁存器610。地址锁存器接着输出单独列地址及单独行地址。
通过地址锁存器610将行地址及列地址分别提供到选择电路，例如行地址解码器622及列地址解码器628。列地址解码器628选择对应于相应列地址的延伸穿过阵列602的数据线。在一个实例中，列地址解码器628包含与图4的驱动器电路404类似的驱动器电路。行地址解码器622连接到存取线驱动器624，所述存取线驱动器624启动阵列602中的对应于所接收行地址的存储器单元的相应行。在一个实例中，阵列602中的存储器单元的所述行对应于图4的数据线406。命令解码器606对施加到命令总线608的存储器命令作出回应，以对存储器阵列602执行各种操作。具体来说，命令解码器606用以产生内部控制信号以从存储器阵列602读取数据及将数据写入到存储器阵列602。
图7中包含呈信息处置系统(例如，计算机)的形式的设备的实施例以展示高级装置应用的实施例。图7为根据本发明的实施例的信息处置系统700的框图，所述信息处置系统700并有包含存储器装置707(例如，与图4中所展示的设备400及/或图6中所展示的设备600类似或相同的装置)的至少一个芯片或芯片组合件704。组合件704还可包含处理器706及其它逻辑708。
在一个实例中，存储器装置707包含例如RRAM的可变状态材料存储器装置。图7中所展示的信息处置系统700仅为可使用本发明的系统的一个实例。其它实例包含(但不限于)个人数据助理(PDA)、平板计算机、摄像机、蜂窝式电话、MP3播放器、航空器、卫星、军车等。
在此实例中，信息处置系统700包括数据处理系统，所述数据处理系统包含用以耦合系统的各种组件的系统总线702。系统总线702提供信息处置系统700的各种组件间的通信链路且可实施为单个总线、实施为总线的组合或以任何其它合适的方式实施。
芯片组合件704耦合到系统总线702。芯片组合件704可包含任何电路或电路的可操作兼容组合。在一个实施例中，芯片组合件704包含可为任何类型的处理器706。如本文中所使用，“处理器”意味任何类型的计算电路，例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路。例如“多核心”装置的多个处理器也在本发明的范围内。
在一个实施例中，芯片组合件704中包含存储器装置707，例如以上实施例中所描述的存储器装置。所属领域的技术人员将认识到，广泛多种存储器装置配置可用于芯片组合件704中。如以上所论述，在选定实施例中，存储器配置包含RRAM。在选定实施例中，存储器单元以不同逻辑配置(例如，NAND存储器或NOR存储器)来布置。
在一个实施例中，芯片组合件704中包含除处理器芯片之外的额外逻辑芯片708。除处理器之外的逻辑芯片708的实例包含模拟转数字转换器。本发明的一个实施例中还包含逻辑芯片708上的其它电路，例如定制电路、专用集成电路(ASIC)等。
信息处置系统700还可包含外部存储器711，其又可包含适用于特定应用的一或多个存储器元件，例如一或多个硬盘驱动器712及/或处置可移除媒体713(例如，闪存盘、紧密光盘(CD)、数字视频光盘(DVD)及其类似者)的一或多个驱动器。
信息处置系统700还可包含显示装置709(例如，监视器)、额外外围组件710(例如，扬声器等)及键盘及/或控制器714，键盘及/或控制器714可包含鼠标、触摸屏幕接口或准许系统用户将信息输入到信息处置系统700中及从信息处置系统700接收信息的任何其它装置。
尽管描述了本发明的数个实施例，但以上列表并不既定为详尽的。虽然本文中已说明且描述了特定实施例，但一般所属领域的技术人员将了解，经计算以达成相同目的的任何布置可替代所展示的特定实施例。本申请案既定涵盖本发明的任何调适或变化。应了解，以上描述既定为说明性而非限制的。在研究以上描述后，以上实施例与其它实施例的组合对于所属领域的技术人员而言将变得显而易见。

Claims (28)

1.一种存储器装置，其包括：
存储器单元阵列，所述单元中的每一者包含存取晶体管和可变状态材料；
若干耦合至所述存储器单元阵列的源极线、数据线和字线；
单个驱动器，其耦合到所述存储器单元阵列的一侧，以同时将设置电压、复位电压和抑制电压提供到所述阵列中的不同存储器单元的数据线，其中源极线共用地耦合至抑制电压线；及
耦合到所述单个驱动器的设置节点、复位节点和抑制节点，其中所述单个驱动器包括多个选择器电路以选择所述设置节点、所述复位节点或所述抑制节点中的哪一者耦合到所述不同存储器单元；
其中当两个开关由两个相应AND逻辑门的输出触发时，所述设置节点和所述复位节点选择性地耦合在一起，以使得所述复位电压包括所述设置节点和所述复位节点的和。
2.根据权利要求1所述的存储器装置，其中所述可变状态材料包含电阻切换材料。
3.根据权利要求1所述的存储器装置，其中所述阵列进一步包含选择器装置以存取存储器单元。
4.根据权利要求3所述的存储器装置，其中所述选择器装置包含N沟道晶体管。
5.根据权利要求3所述的存储器装置，其中所述选择器装置包含P沟道晶体管。
6.一种驱动器电路，其包括：
多个电压输入节点，其包含复位电压输入节点、设置电压输入节点和抑制电压节点，其中源极线共用地耦合至所述抑制电压节点，每一电压输入节点耦合到单个驱动器，所述单个驱动器在存储器单元阵列的一侧，其中当两个开关由两个相应AND逻辑门的输出触发时，所述设置电压输入节点和所述复位电压输入节点选择性地耦合在一起，以使得复位电压包括所述设置电压输入节点和所述复位电压输入节点的和；
选择器电路，用以选择性地将所述复位电压及设置电压同时耦合到存储器单元阵列中的不同存储器单元。
7.根据权利要求6所述的驱动器电路，其中所述选择器电路耦合到数条数据线，其中所述选择器电路经由所述数条数据线选择性地将所述电压输入节点耦合到所述阵列中的所述不同存储器单元。
8.根据权利要求6所述的驱动器电路，其中所述存储器单元中的每一者包含可变状态材料。
9.根据权利要求8所述的驱动器电路，其中所述多个电压输入节点包含大致等于4伏特的设置电压节点。
10.根据权利要求8所述的驱动器电路，其中所述多个电压输入节点包含大致等于2伏特的复位电压节点。
11.根据权利要求8所述的驱动器电路，其中所述多个电压输入节点包含大致等于3伏特的抑制电压节点。
12.一种设备，其包括：
存储器单元阵列，所述单元中的每一者包含电阻切换材料；
若干耦合至所述存储器单元阵列的源极线、数据线和字线；及
在所述存储器单元阵列的一侧的单个驱动器电路，其耦合到所述阵列的数据线，以同时将设置电压、复位电压和抑制电压提供到所述阵列中的所述存储器单元中的选定者，其中源极线共用地耦合至抑制电压线；及
耦合到所述单个驱动器电路的设置节点、复位节点和抑制节点，其中所述单个驱动器电路包括多个选择器电路以选择所述设置节点、所述复位节点或所述抑制节点中的哪一者耦合到所述不同存储器单元；
其中当两个开关由两个相应AND逻辑门的输出触发时，所述设置节点和所述复位节点选择性地耦合在一起，以使得所述复位电压包括所述设置节点和所述复位节点的和。
13.根据权利要求12所述的设备，其中所述单元中的每一者进一步包含第一电极及第二电极，其中所述切换材料在所述第一电极与所述第二电极之间。
14.根据权利要求12所述的设备，其进一步包含耦合到所述驱动器电路的主机处理器。
15.根据权利要求14所述的设备，其中所述主机处理器及所述存储器单元阵列位于单芯片组合件中。
16.一种方法，其包括：
选择多个电阻性随机存取存储器单元；
同时将复位电压、设置电压和抑制电压驱动到所述选定多个存储器单元中的所述存储器单元中的不同者，所述复位电压、所述设置电压和所述抑制电压来自位于所述多个电阻性随机存取存储器单元的一侧的单个驱动器，其中当两个开关由两个相应AND逻辑门的输出触发时，设置节点和复位节点选择性地耦合在一起，以使得所述复位电压包括所述设置节点和所述复位节点的和；以及
驱动源极线和抑制电压线，其中所述源极线共用地耦合至抑制所述抑制电压线。
17.根据权利要求16所述的方法，其中同时将复位电压及设置电压驱动到所述选定多个存储器单元中的所述存储器单元中的不同者包括使用驱动器电路来驱动所述复位电压及所述设置电压。
18.根据权利要求17所述的方法，其中列解码器包括所述驱动器电路，且其中选择多个电阻性随机存取存储器单元包括使用行选择电路来选择多个电阻性随机存取存储器单元。
19.根据权利要求16所述的方法，其中同时将复位电压及设置电压驱动到所述选定多个存储器单元中的所述存储器单元中的不同者包含驱动实质上离散的复位电压及设置电压。
20.根据权利要求19所述的方法，其中同时将实质上离散的复位电压及设置电压驱动到所述选定多个存储器单元中的所述存储器单元中的不同者包括同时将实质上离散的抑制电压、复位电压及设置电压驱动到所述选定多个存储器单元中的所述存储器单元中的不同者。
21.根据权利要求16所述的方法，其中所述设置电压实质上等于所述抑制电压加上电压偏移，且其中所述复位电压实质上等于所述抑制电压减去所述电压偏移。
22.根据权利要求21所述的方法，其中所述抑制电压为大约3伏特，且所述电压偏移为大约一伏特。
23.根据权利要求16所述的方法，其中所述复位电压小于所述抑制电压，且所述抑制电压小于所述设置电压。
24.一种方法，其包括：
将可变状态材料耦合到选择器装置以形成存储器单元；
将多个存储器单元耦合到多条传输线；
将在所述多个存储器单元的一侧的单个驱动器耦合到所述多条传输线；
在所述驱动器中形成能够同时将两个或两个以上不同电压提供到不同传输线的电路，所述两个或两个以上不同电压包括复位电压、设置电压和抑制电压，其中当两个开关由两个相应AND逻辑门的输出触发时，设置节点和复位节点选择性地耦合在一起，以使得所述复位电压包括所述设置节点和所述复位节点的和；以及
将驱动器共用地耦合至源极线和抑制电压线。
25.根据权利要求24所述的方法，其中在所述驱动器中形成电路包含形成能够提供具有相同极性的三个不同电压的电路，其中抑制电压小于设置电压，且所述设置电压小于复位电压。
26.根据权利要求24所述的方法，其中在所述驱动器中形成电路包含形成能够提供具有相同极性的三个不同电压的电路，其中抑制电压小于所述复位电压，且所述复位电压小于所述设置电压。
27.根据权利要求24所述的方法，其中在所述驱动器中形成电路包含形成能够提供具有相同极性的三个不同电压的电路，其中抑制电压大于所述设置电压，且所述设置电压大于所述复位电压。
28.根据权利要求24所述的方法，其中在所述驱动器中形成电路包含形成能够提供具有相同极性的三个不同电压的电路，其中抑制电压大于所述复位电压，且所述复位电压大于所述设置电压。
CN202010488121.0A 2012-04-12 2013-04-11 用于同时提供设置及复位电压的设备及方法 Active CN111640464B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010488121.0A CN111640464B (zh) 2012-04-12 2013-04-11 用于同时提供设置及复位电压的设备及方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/445,577 US9053784B2 (en) 2012-04-12 2012-04-12 Apparatuses and methods for providing set and reset voltages at the same time
US13/445,577 2012-04-12
CN201380026853.6A CN104335283A (zh) 2012-04-12 2013-04-11 用于同时提供设置及复位电压的设备及方法
CN202010488121.0A CN111640464B (zh) 2012-04-12 2013-04-11 用于同时提供设置及复位电压的设备及方法
PCT/US2013/036209 WO2013155326A1 (en) 2012-04-12 2013-04-11 Apparatuses and methods for providing set and reset voltages at the same time

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380026853.6A Division CN104335283A (zh) 2012-04-12 2013-04-11 用于同时提供设置及复位电压的设备及方法

Publications (2)

Publication Number Publication Date
CN111640464A true CN111640464A (zh) 2020-09-08
CN111640464B CN111640464B (zh) 2023-09-29

Family

ID=49324939

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010488121.0A Active CN111640464B (zh) 2012-04-12 2013-04-11 用于同时提供设置及复位电压的设备及方法
CN201380026853.6A Pending CN104335283A (zh) 2012-04-12 2013-04-11 用于同时提供设置及复位电压的设备及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380026853.6A Pending CN104335283A (zh) 2012-04-12 2013-04-11 用于同时提供设置及复位电压的设备及方法

Country Status (7)

Country Link
US (3) US9053784B2 (zh)
EP (1) EP2837000B1 (zh)
JP (1) JP2015518230A (zh)
KR (1) KR101984681B1 (zh)
CN (2) CN111640464B (zh)
TW (1) TWI585763B (zh)
WO (1) WO2013155326A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053784B2 (en) 2012-04-12 2015-06-09 Micron Technology, Inc. Apparatuses and methods for providing set and reset voltages at the same time
KR102151183B1 (ko) * 2014-06-30 2020-09-02 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
CN104794261A (zh) * 2015-03-27 2015-07-22 山东华芯半导体有限公司 一种具有复位功能的阻变型随机存储器模型及存储方法
GB2545264B (en) * 2015-12-11 2020-01-15 Advanced Risc Mach Ltd A storage array
TWI626660B (zh) * 2017-04-21 2018-06-11 瞻誠科技股份有限公司 記憶體裝置及其製作方法
JP6723402B1 (ja) * 2019-02-28 2020-07-15 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933023A (zh) * 2005-09-16 2007-03-21 三星电子株式会社 相变存储装置及其编程方法
CN102332300A (zh) * 2010-05-26 2012-01-25 夏普株式会社 半导体存储装置
CN102339636A (zh) * 2010-07-16 2012-02-01 夏普株式会社 半导体存储装置及其驱动方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6032248A (en) * 1998-04-29 2000-02-29 Atmel Corporation Microcontroller including a single memory module having a data memory sector and a code memory sector and supporting simultaneous read/write access to both sectors
TWI355661B (en) 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
US7362604B2 (en) * 2005-07-11 2008-04-22 Sandisk 3D Llc Apparatus and method for programming an array of nonvolatile memory cells including switchable resistor memory elements
JP4203506B2 (ja) 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
WO2008032394A1 (fr) * 2006-09-15 2008-03-20 Renesas Technology Corp. Dispositif semi-conducteur
JP4088323B1 (ja) * 2006-12-06 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
US8154003B2 (en) 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
JP5214208B2 (ja) * 2007-10-01 2013-06-19 スパンション エルエルシー 半導体装置及びその制御方法
JP5100292B2 (ja) * 2007-10-05 2012-12-19 株式会社東芝 抵抗変化メモリ装置
KR101202429B1 (ko) * 2007-10-11 2012-11-16 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
JP5072564B2 (ja) 2007-12-10 2012-11-14 株式会社東芝 半導体記憶装置及びメモリセル電圧印加方法
KR101407362B1 (ko) * 2008-06-23 2014-06-16 삼성전자주식회사 상 변화 메모리 장치
KR20100045077A (ko) 2008-10-23 2010-05-03 삼성전자주식회사 면적을 감소시킨 가변 저항 메모리 장치
JP5549105B2 (ja) 2009-04-15 2014-07-16 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
JP4796640B2 (ja) * 2009-05-19 2011-10-19 シャープ株式会社 半導体記憶装置、及び、電子機器
JP2011004830A (ja) 2009-06-23 2011-01-13 Shimadzu Corp Ｘ線撮影装置
JP5214566B2 (ja) * 2009-09-02 2013-06-19 株式会社東芝 抵抗変化メモリ装置
JP4705204B1 (ja) 2009-10-15 2011-06-22 パナソニック株式会社 抵抗変化型不揮発性記憶装置
KR101068333B1 (ko) 2009-12-23 2011-09-28 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
US8446753B2 (en) * 2010-03-25 2013-05-21 Qualcomm Incorporated Reference cell write operations at a memory
JP5521850B2 (ja) * 2010-07-21 2014-06-18 ソニー株式会社 抵抗変化型メモリデバイスおよびその駆動方法
JP5598338B2 (ja) * 2011-01-13 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
US9087581B2 (en) * 2011-09-09 2015-07-21 Panasonic Intellectual Property Management Co., Ltd. Cross point variable resistance nonvolatile memory device and method of writing thereby
ITTO20120192A1 (it) * 2012-03-05 2013-09-06 St Microelectronics Srl Architettura e metodo di decodifica per dispositivi di memoria non volatile a cambiamento di fase
US9053784B2 (en) 2012-04-12 2015-06-09 Micron Technology, Inc. Apparatuses and methods for providing set and reset voltages at the same time
JP2013254545A (ja) * 2012-06-08 2013-12-19 Sharp Corp 不揮発性半導体記憶装置、及び、可変抵抗素子の抵抗制御方法
US9147439B2 (en) * 2012-06-15 2015-09-29 Sandisk 3D Llc Non-volatile memory having 3D array architecture with staircase word lines and vertical bit lines and methods thereof
KR20140028480A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
US9190146B2 (en) * 2013-02-28 2015-11-17 Kabushiki Kaisha Toshiba Variable resistance memory system with redundancy lines and shielded bit lines
KR102179275B1 (ko) * 2014-02-21 2020-11-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법
US9697896B2 (en) * 2014-02-26 2017-07-04 Stmicroelectronics S.R.L. High throughput programming system and method for a phase change non-volatile memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933023A (zh) * 2005-09-16 2007-03-21 三星电子株式会社 相变存储装置及其编程方法
CN102332300A (zh) * 2010-05-26 2012-01-25 夏普株式会社 半导体存储装置
CN102339636A (zh) * 2010-07-16 2012-02-01 夏普株式会社 半导体存储装置及其驱动方法

Also Published As

Publication number Publication date
US20170154676A1 (en) 2017-06-01
US20130272053A1 (en) 2013-10-17
CN104335283A (zh) 2015-02-04
EP2837000B1 (en) 2020-03-25
WO2013155326A1 (en) 2013-10-17
EP2837000A1 (en) 2015-02-18
KR101984681B1 (ko) 2019-05-31
KR20150002759A (ko) 2015-01-07
US20150269999A1 (en) 2015-09-24
TWI585763B (zh) 2017-06-01
JP2015518230A (ja) 2015-06-25
US9711218B2 (en) 2017-07-18
EP2837000A4 (en) 2015-07-08
US9570172B2 (en) 2017-02-14
CN111640464B (zh) 2023-09-29
TW201403604A (zh) 2014-01-16
US9053784B2 (en) 2015-06-09

Similar Documents

Publication Publication Date Title
US9711218B2 (en) Apparatuses and methods for providing set and reset voltages at the same time
JP5092001B2 (ja) 半導体集積回路
US10210928B2 (en) Apparatuses including current compliance circuits and methods
US10910052B2 (en) Material implication operations in memory
US9508427B2 (en) Apparatuses and methods including supply current in memory
US8750017B2 (en) Resistance-change memory
US9899079B2 (en) Memory devices
CN102956265A (zh) 可变电阻存储器设备及其驱动方法
Kumar et al. A novel design of a memristor-based look-up table (LUT) for FPGA
US11475951B2 (en) Material implication operations in memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant