TWI626660B - 記憶體裝置及其製作方法 - Google Patents
記憶體裝置及其製作方法 Download PDFInfo
- Publication number
- TWI626660B TWI626660B TW106113538A TW106113538A TWI626660B TW I626660 B TWI626660 B TW I626660B TW 106113538 A TW106113538 A TW 106113538A TW 106113538 A TW106113538 A TW 106113538A TW I626660 B TWI626660 B TW I626660B
- Authority
- TW
- Taiwan
- Prior art keywords
- reference voltage
- contacts
- input
- data line
- contact
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
一種記憶體裝置，包括記憶體單元、驅動單元與二第三參考電壓接點。記憶體單元具有資料線與二第一參考電壓接點，其中資料線包括依序相鄰設置的多個第一輸入輸出接點，二第一參考電壓接點設置於資料線的兩側。驅動單元具有驅動資料線與二第二參考電壓接點，其中驅動資料線包括依序相鄰設置的多個第二輸入輸出接點，其各自與對應的第一輸入輸出接點連接，二第二參考電壓接點設置於驅動資料線的兩側且各自與第一參考電壓接點連接，驅動資料線的長度與資料線的長度相同。二第三參考電壓接點各自與第二參考電壓接點連接，以供給二第一參考電壓。
Description
本發明有關於一種記憶體，特別是一種記憶體裝置及其製作方法。
一般來說，記憶體會設置一個參考電壓接點，用於供給參考電壓(VREF)，以便驅動記憶體的資料線進行資料讀取的操作。並且，資料線是由金屬線形成，其上會具有多個片電阻，前述參考電壓接點是設置在資料線的一側或是設置在資料線的中心位置上。
然而，由於資料線上具有多個片電阻，參考電壓會受到阻抗衰減問題的影響，使得資料線上距離參考電壓接點較近的基準電位會與資料線上距離參考電壓接點較遠的基準電位不一致，而隨著資料線的長度增加會使得參考電壓的基準電位損耗更嚴重，將造成記憶體因為參考電壓偏移下降而產生失真並影響資料讀取結果，如此會影響記憶體讀取資料的正確性及穩定性。因此，記憶體的設計上仍有改善的空間。
有鑒於此，本發明提供一種記憶體裝置及其製作方法，藉以有效地減少參考電壓在資料線中被衰減而產生失真的情況，進而造成記憶體裝置在資料讀取上產生錯誤的問題，以增加記憶體裝置之資料讀取的正確性及穩定性。
本發明提供一種記憶體裝置，包括記憶體單元、驅動單元與二第三參考電壓接點。記憶體單元具有資料線與二第一參考電壓接點，其中資料線包括多個第一輸入輸出接點，第一輸入輸出接點依序相鄰設置，二第一參考電壓接點設置於資料線的兩側。驅動單元具有驅動資料線與二第二參考電壓接點，其中驅動資料線包括多個第二輸入輸出接點，第二輸入輸出接點依序相鄰設置，且第二輸入輸出接點各自與對應的第一輸入輸出接點連接，二第二參考電壓接點設置於驅動資料線的兩側且各自與第一參考電壓接點連接，驅動資料線的長度與資料線的長度相同。二第三參考電壓接點各自與第二參考電壓接點連接，以供給二第一參考電壓。
本發明提供一種記憶體裝置的製作方法，包括下列步驟。提供記憶體單元，其中記憶體單元包括資料線，資料線包括多個第一輸入輸出接點，第一輸入輸出接點依序相鄰設置。於記憶體單元，設置二第一參考電壓接點，其中二第一參考電壓接點設置於資料線的兩側。提供驅動單元，其相鄰於記憶體單元，其中驅動單元具有驅動資料線，驅動資料線包括多個第二輸入輸出接點，第二輸入輸出接點依序相鄰設置，且第二輸入輸出接點各自與對應的第一輸入輸出接點連接，驅動資料線的長度與資料線的長度相同。於驅動單元，設置二第二參考電壓接點，二第二參考電壓接點設置於驅動資料線的兩側且各自與第一參考電壓接點連接。於驅動單元相對於記憶體單元的一側，設置二第三參考電壓接點，以供給二第一參考電壓，其中二第三參考電壓接點各自與第二參考電壓接點連接。
根據本發明所揭露的記憶體裝置及其製作方法，藉由在資料線的兩側分別配置二第一參考電壓接點及在驅動資料線的兩側分別配置二第二參考電壓接點。另外，除了在資料線的兩側分別配置二第一參考電壓接點及在驅動資料線的兩側分別配置二第二參考電壓接點外，還在資料線配置至少一第四參考電壓接點及在驅動資料線配置至少一第五參考電壓接點，其中至少一第四參考電壓接點位於第一輸入輸出接點的其中二第一輸入輸出接點之間及至少一第五參考電壓接點位於第二輸入輸出接點的其中二第二輸入輸出接點之間。此外，隨著資料線的長度增加，適當地增加第四參考電壓接點、第五參考電壓接點及第六參考電壓接點的數量。如此一來，可以有效地減少第一參考電壓在資料線中被衰減而產生失真的情況，進而造成記憶體裝置在資料讀取上產生錯誤的問題，以增加記憶體裝置之資料讀取的正確性及穩定性。
以上之關於本發明內容之說明及以下之實施方式之說明用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。
在以下列舉的各實施例中，將以相同的標號代表相同或相似的元件或構件。
圖1是本發明第一實施例所揭露的記憶體裝置的示意圖。本實施例的記憶體裝置100例如為雙資料速率同步動態隨機存取記憶體(Double Data Rate Synchronous Dynamic Random Access Memory, DDR)。記憶體裝置100包括記憶體單元110、驅動單元140與二第三參考電壓接點171、172。
記憶體單元110具有資料線120與二第一參考電壓接點131、132。資料線120包括多個第一輸入輸出接點121_1~121_N，其中N為大於1的正整數。其中，第一輸入輸出接點121_1~121_N依序相鄰設置，亦即第一輸入輸出接點121_2相鄰於第一輸入輸出接點121_1、第一輸入輸出接點121_3相鄰於第一輸入輸出接點121_2、…、第一輸入輸出接點121_N相鄰於第一輸入輸出接點121_N-1。
二第一參考電壓接點131、132設置於資料線120的兩側，亦即第一參考電壓接點131設置於相鄰第一輸入輸出接點121_1，第一參考電壓接點132設置於相鄰第一輸入輸出接點121_N。
驅動單元140具有驅動資料線150與二第二參考電壓接點161、162。驅動資料線150包括多個第二輸入輸出接點151_1~151_N，N為大於1的正整數。第二輸入輸出接點依序相鄰設置151_1~151_N，亦即第一輸入輸出接點151_2相鄰於第一輸入輸出接點151_1、第一輸入輸出接點151_3相鄰於第一輸入輸出接點151_2、…、第一輸入輸出接點151_N相鄰於第一輸入輸出接點151_N-1。
第二輸入輸出接點151_1~151_N各自與對應的第一輸入輸出接點連接121_1~121_N，亦即第二輸入輸出接點151_1與第一輸入輸出接點121_1連接、第二輸入輸出接點151_2與第一輸入輸出接點121_2連接、…、第二輸入輸出接點151_N與第一輸入輸出接點121_N連接。
二第二參考電壓接點161、162設置於驅動資料線150的兩側且各自與第一參考電壓接點131、132連接，亦即第二參考電壓接點161設置於相鄰第二輸入輸出接點151_1且與第一參考電壓接點131連接，第二參考電壓接點162設置於相鄰第二輸入輸出接點151_N且與第一參考電壓接點132連接。
二第一參考電壓接點131、132設置於資料線120的兩側，亦即第一參考電壓接點131設置於相鄰第一輸入輸出接點121_1，第一參考電壓接點132設置於相鄰第一輸入輸出接點121_N。
在本實施例中，驅動資料線150的長度與資料線120的長度相同，亦即第二輸入輸出接點151_1~151_N的數量與第一輸入輸出接點121_1~121_N的數量相對應。也就是說，第一輸入輸出接點121_1~121_N的數量為16個，則第二輸入輸出接點151_1~151_N的數量也為16個；第一輸入輸出接點121_1~121_N的數量為32個，則第二輸入輸出接點151_1~151_N的數量也為32個；其餘則類推。
二第三參考電壓接點171、172各自與第二參考電壓接點161、162連接，以供給二第一參考電壓。亦即，第三參考電壓接點171與第二參考電壓接點161連接，第三參考電壓接點172與第二參考電壓接點161。
由上述的說明可知，本實施例藉由在資料線120的兩側分別配置二第一參考電壓接點131、132及在驅動資料線150的兩側分別配置二第二參考電壓接點161、162。如此一來，可以有效地減少第一參考電壓在資料線120中被衰減而產生失真的情況，進而造成記憶體裝置100在資料讀取上產生錯誤的問題，以增加記憶體裝置100之資料讀取的正確性及穩定性。
圖2是本發明第二實施例所揭露的記憶體裝置的示意圖。記憶體裝置200包括記憶體單元110、資料線120、二第一參考電壓接點131、132、多個第一輸入輸出接點121_1~121_N、驅動單元140、驅動資料線150、二第二參考電壓接點161、162、多個第二輸入輸出接點151_1~151_N、二第三參考電壓接點171、172、至少一第四參考電壓接點210、至少一第五參考電壓接點220、至少一第六參考電壓接點230。其中，記憶體單元110、資料線120、二第一參考電壓接點131、132、多個第一輸入輸出接點121_1~121_N、驅動單元140、驅動資料線150、二第二參考電壓接點161、162、多個第二輸入輸出接點151_1~151_N、二第三參考電壓接點171、172的設置及其對應的連接關係，可參考圖1之第一實施例的實施方式，故在此不再贅述。
至少一第四參考電壓接點210位於第一輸入輸出接點121_1~121_N的其中二第一輸入輸出接點之間。其中，前述的二第一輸入輸出接點例如為第一輸入輸出接點121_1~121_N的最中間的相鄰二第一輸入輸出接點。
至少一第五參考電壓接點220位於第二輸入輸出接點151_1~151_N的其中二第二輸入輸出接點之間，且至少一第五參考電壓接點220與至少一第四參考電壓接點210連接。其中，前述的二第一輸入輸出接點例如為第一輸入輸出接點121_1~121_N的最中間的相鄰二第一輸入輸出接點。
至少一第六參考電壓接點230，以供給至少一第二參考電壓且位於二第三參考電壓接點171、172之間。並且，至少一第六參考電壓接點230與至少一第五參考電壓接點220連接，而至少一第二參考電壓與二第一參考電壓相同。
由上述的說明可知，除了在資料線120的兩側分別配置二第一參考電壓接點131、132及在驅動資料線150的兩側分別配置二第二參考電壓接點161、162外，還在資料線120配置第四參考電壓接點210及在驅動資料線150配置第五參考電壓接點220，其中第四參考電壓接點210位於第一輸入輸出接點121_1~121_N的其中二第一輸入輸出接點之間及第五參考電壓接點220位於第二輸入輸出接點151_1~151_N的其中二第二輸入輸出接點之間。如此一來，更可以有效地減少第一參考電壓及第二參考電壓在資料線120中被衰減而產生失真的情況，進而造成記憶體裝置200在資料讀取上產生錯誤的問題，以增加記憶體裝置100之資料讀取的正確性及穩定性。
在本實施例中，至少一第四參考電壓接點210、至少一第五參考電壓接點220與至少一第六參考電壓接點230的數量是以1個為例來說明。但本實施例不限於此，至少一第四參考電壓接點210、至少一第五參考電壓接點220與至少一第六參考電壓接點230的數量可為2個或2個以上，如圖3所示。並且，至少一第四參考電壓接點210、至少一第五參考電壓接點220與至少一第六參考電壓接點230的數量可進一步的隨著資料線120(及驅動資料線150)的長度增加而增加。而至少一第四參考電壓接點210例如可均勻地分配且位於對應的第一輸入輸出接點121_1~121_N的其中二第一輸入輸出接點之間，至少一第五參考電壓接點220例如可均勻地分配且位於對應的第二輸入輸出接點151_1~151_N的其中二第一輸入輸出接點之間，至少一第六參考電壓接點230則對應至少一第五參考電壓接點220的位置設置。
舉例來說，假設資料線120的長度為A且其包括8個第一輸入輸出接點121_1~121_8，驅動資料線150的長度也為A且其包括8個第一輸入輸出接點151_1~151_8，並且記憶體裝置200例如設置1個第四參考電壓接點210、1個第五參考電壓接點220與1個第六參考電壓接點230，其中A為大於0的數值。此時，第四參考電壓接點210例如設置在第一輸入輸出接點121_4、121_5之間，第五參考電壓接點220例如設置在第二輸入輸出接點151_4、151_5之間，而第六參考電壓接點230則對應第五參考電壓接點220的位置設置。
假設資料線120的長度為B且其包括12個第一輸入輸出接點121_1~121_12，驅動資料線150的長度也為B且其包括12個第一輸入輸出接點151_1~151_12，並且記憶體裝置200例如設置2個第四參考電壓接點210、2個第五參考電壓接點220與2個第六參考電壓接點230，其中B大於A。此時，第1個第四參考電壓接點210例如設置在第一輸入輸出接點121_4、121_5之間，第2個第四參考電壓接點210例如設置在第一輸入輸出接點121_8、121_9，第1個第五參考電壓接點220例如設置在第二輸入輸出接點151_4、151_5之間，第2個第五參考電壓接點220例如設置在第二輸入輸出接點151_8、151_9之間，而第1個及第2個第六參考電壓接點230則分別對應第1個及第2個第五參考電壓接點220的位置設置。
假設資料線120的長度為C且其包括12個第一輸入輸出接點121_1~121_16，驅動資料線150的長度也為C且其包括12個第一輸入輸出接點151_1~151_16，並且記憶體裝置200例如設置3個第四參考電壓接點210、3個第五參考電壓接點220與3個第六參考電壓接點230，其中C大於A。。此時，第1個第四參考電壓接點210例如設置在第一輸入輸出接點121_4、121_5之間，第2個第四參考電壓接點210例如設置在第一輸入輸出接點121_8、121_9，第3個第四參考電壓接點210例如設置在第一輸入輸出接點121_12、121_13，第1個第五參考電壓接點220例如設置在第二輸入輸出接點151_4、151_5之間，第2個第五參考電壓接點220例如設置在第二輸入輸出接點151_8、151_9之間，第3個第五參考電壓接點220例如設置在第二輸入輸出接點151_12、151_13之間，而第1個、第2個及第3個第六參考電壓接點230則分別對應第1個第1個、第2個及第3個第五參考電壓接點220的位置設置。
如此一來，隨著資料線120的長度增加，適當地增加第四參考電壓接點210、第五參考電壓接點220及第六參考電壓接點230的數量，可以有效地減少第一參考電壓及第二參考電壓在資料線120中被衰減而產生失真的情況，進而造成記憶體裝置200在資料讀取上產生錯誤的問題，以增加記憶體裝置200之資料讀取的正確性及穩定性。
上述所列舉的實施例僅為本發明的一種實施方式，不限於本發明的實施態樣，使用者可視其需求自行調整，而調整後的實施方式可參考前述實施例的說明，故在此不再贅述。
由上述的實施例，可以歸納出一種記憶體裝置的製作方法。圖4是本發明第四實施例所揭露的記憶體裝置的製作方法的流程圖。在步驟S402中，提供記憶體單元，其中記憶體單元包括資料線，資料線包括多個第一輸入輸出接點，第一輸入輸出接點依序相鄰設置。
在步驟S404中，於記憶體單元，設置二第一參考電壓接點，其中二第一參考電壓接點設置於資料線的兩側。在步驟S406中，提供驅動單元，其相鄰於記憶體單元，其中驅動單元具有驅動資料線，驅動資料線包括多個第二輸入輸出接點，第二輸入輸出接點依序相鄰設置，且第二輸入輸出接點各自與對應的第一輸入輸出接點連接，驅動資料線的長度與資料線的長度相同。
在步驟S408中，於驅動單元，設置二第二參考電壓接點，二第二參考電壓接點設置於驅動資料線的兩側且各自與第一參考電壓接點連接。在步驟S410中，於驅動單元相對於記憶體單元的一側，設置二第三參考電壓接點，以供給二第一參考電壓，其中二第三參考電壓接點各自與第二參考電壓接點連接。
圖5是本發明第四實施例所揭露的記憶體裝置的製作方法的流程圖。在步驟S402中，提供記憶體單元，其中記憶體單元包括資料線，資料線包括多個第一輸入輸出接點，第一輸入輸出接點依序相鄰設置。
在步驟S404中，於記憶體單元，設置二第一參考電壓接點，其中二第一參考電壓接點設置於資料線的兩側。在步驟S406中，提供驅動單元，其相鄰於記憶體單元，其中驅動單元具有驅動資料線，驅動資料線包括多個第二輸入輸出接點，第二輸入輸出接點依序相鄰設置，且第二輸入輸出接點各自與對應的第一輸入輸出接點連接，驅動資料線的長度與資料線的長度相同。
在步驟S408中，於驅動單元，設置二第二參考電壓接點，二第二參考電壓接點設置於驅動資料線的兩側且各自與第一參考電壓接點連接。在步驟S410中，於驅動單元相對於記憶體單元的一側，設置二第三參考電壓接點，以供給二第一參考電壓，其中二第三參考電壓接點各自與第二參考電壓接點連接。
在步驟S502中，於記憶體單元，設置至少一第四參考電壓接點，其中該至少一第四參考電壓接點位於第一輸入輸出接點的其中二第一輸入輸出接點之間。在步驟S504中，於驅動單元，設置至少一第五參考電壓接點，其中至少一第五參考電壓接點位於第二輸入輸出接點的其中二第二輸入輸出接點之間，至少一第五參考電壓接點與至少一第四參考電壓接點連接。在步驟S506中，於驅動單元相對記憶體單元的一側，設置至少一第六參考電壓接點，以供給至少一第二參考電壓，其中至少一第六參考電壓接點位於二第三參考電壓接點之間，至少一第二參考電壓與二第一參考電壓相同。
進一步來說，至少一第四參考電壓接點、至少一第五參考電壓接點與至少一第六參考電壓接點的數量為多個且隨著資料線的長度增加而增加。
綜合上述，本發明實施例所揭露的記憶體裝置及其製作方法，藉由在資料線的兩側分別配置二第一參考電壓接點及在驅動資料線的兩側分別配置二第二參考電壓接點。另外，除了在資料線的兩側分別配置二第一參考電壓接點及在驅動資料線的兩側分別配置二第二參考電壓接點外，還在資料線配置至少一第四參考電壓接點及在驅動資料線配置至少一第五參考電壓接點，其中至少一第四參考電壓接點位於第一輸入輸出接點的其中二第一輸入輸出接點之間及至少一第五參考電壓接點位於第二輸入輸出接點的其中二第二輸入輸出接點之間。此外，隨著資料線的長度增加，適當地增加第四參考電壓接點、第五參考電壓接點及第六參考電壓接點的數量。如此一來，可以有效地減少第一參考電壓在資料線中被衰減而產生失真的情況，進而造成記憶體裝置在資料讀取上產生錯誤的問題，以增加記憶體裝置之資料讀取的正確性及穩定性。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
100、200‧‧‧記憶體裝置
110‧‧‧記憶體單元
120‧‧‧資料線
121_1~121_N‧‧‧第一輸入輸出接點
131、132‧‧‧第一參考電壓接點
140‧‧‧驅動單元
150‧‧‧驅動資料線
151_1~151_N‧‧‧第二輸入輸出接點
161、162‧‧‧第二參考電壓接點
171、172‧‧‧第三參考電壓接點
210‧‧‧第四參考電壓接點
220‧‧‧第五參考電壓接點
230‧‧‧第六參考電壓接點
此處所說明的圖式用來提供對本申請的進一步理解，構成本申請的一部分，本申請的示意性實施例及其說明用於解釋本申請，並不構成對本申請的不當限定。在圖式中： 圖1是本發明第一實施例所揭露的記憶體裝置的示意圖。 圖2是本發明第二實施例所揭露的記憶體裝置的示意圖。 圖3是本發明第三實施例所揭露的記憶體裝置的示意圖。 圖4是本發明第四實施例所揭露的記憶體裝置的製作方法的流程圖。 圖5是本發明第五實施例所揭露的記憶體裝置的製作方法的流程圖。
Claims (6)
- 一種記憶體裝置，包括：一記憶體單元，具有一資料線與二第一參考電壓接點，其中該資料線包括多個第一輸入輸出接點，該些第一輸入輸出接點依序相鄰設置，該二第一參考電壓接點設置於該資料線的兩側；一驅動單元，具有一驅動資料線與二第二參考電壓接點，其中該驅動資料線包括多個第二輸入輸出接點，該些第二輸入輸出接點依序相鄰設置，且該些第二輸入輸出接點各自與對應的該第一輸入輸出接點連接，該二第二參考電壓接點設置於該驅動資料線的兩側且各自與該第一參考電壓接點連接，該驅動資料線的長度與該資料線的長度相同；以及二第三參考電壓接點，各自與該第二參考電壓接點連接，以供給二第一參考電壓。
- 如請求項1所述之記憶體裝置，更包括：至少一第四參考電壓接點，其中該至少一第四參考電壓接點位於該些第一輸入輸出接點的其中二第一輸入輸出接點之間；至少一第五參考電壓接點，其中該至少一第五參考電壓接點位於該些第二輸入輸出接點的其中二第二輸入輸出接點之間，該至少一第五參考電壓接點與該至少一第四參考電壓接點連接；以及至少一第六參考電壓接點，以供給至少一第二參考電壓且位於該二第三參考電壓接點之間，其中該至少一第六參考電壓接點與該至少一第五參考電壓接點連接，該至少一第二參考電壓與該二第一參考電壓相同。
- 如請求項2所述之記憶體裝置，其中該至少一第四參考電壓接點、該至少一第五參考電壓接點與該至少一第六參考電壓接點的數量為多個且隨著該資料線的長度增加而增加。
- 一種記憶體裝置的製作方法，包括：提供一記憶體單元，其中該記憶體單元包括一資料線，該資料線包括多個第一輸入輸出接點，該些第一輸入輸出接點依序相鄰設置；於該記憶體單元，設置二第一參考電壓接點，其中該二第一參考電壓接點設置於該資料線的兩側；提供一驅動單元，其相鄰於該記憶體單元，其中該驅動單元具有一驅動資料線，該驅動資料線包括多個第二輸入輸出接點，該些第二輸入輸出接點依序相鄰設置，且該些第二輸入輸出接點各自與對應的該第一輸入輸出接點連接，該驅動資料線的長度與該資料線的長度相同；於該驅動單元，設置二第二參考電壓接點，該二第二參考電壓接點設置於該驅動資料線的兩側且各自與該第一參考電壓接點連接；以及於該驅動單元相對於該記憶體單元的一側，設置二第三參考電壓接點，以供給二第一參考電壓，其中該二第三參考電壓接點各自與該第二參考電壓接點連接。
- 如請求項4所述之記憶體裝置的製作方法，更包括：於該記憶體單元，設置至少一第四參考電壓接點，其中該至少一第四參考電壓接點位於該些第一輸入輸出接點的其中二第一輸入輸出接點之間；於該驅動單元，設置至少一第五參考電壓接點，其中該至少一第五參考電壓接點位於該些第二輸入輸出接點的其中二第二輸入輸出接點之間，該至少一第五參考電壓接點與該至少一第四參考電壓接點連接；以及於該驅動單元相對該記憶體單元的一側，設置至少一第六參考電壓接點，以供給至少一第二參考電壓，其中該至少一第六參考電壓接點位於該二第三參考電壓接點之間，該至少一第二參考電壓與該二第一參考電壓相同。
- 如請求項5所述之記憶體裝置的製作方法，其中該至少一第四參考電壓接點、該至少一第五參考電壓接點與該至少一第六參考電壓接點的數量為多個且隨著該資料線的長度增加而增加。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106113538A TWI626660B (zh) | 2017-04-21 | 2017-04-21 | 記憶體裝置及其製作方法 |
| CN201710346268.4A CN108735249A (zh) | 2017-04-21 | 2017-05-17 | 内存装置及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106113538A TWI626660B (zh) | 2017-04-21 | 2017-04-21 | 記憶體裝置及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI626660B true TWI626660B (zh) | 2018-06-11 |
| TW201839772A TW201839772A (zh) | 2018-11-01 |
Family
ID=63255807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106113538A TWI626660B (zh) | 2017-04-21 | 2017-04-21 | 記憶體裝置及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108735249A (zh) |
| TW (1) | TWI626660B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6868031B2 (en) * | 2002-12-04 | 2005-03-15 | Renesas Technology Corp. | Nonvolatile memory device having circuit for stably supplying desired current during data writing |
| US7872891B2 (en) * | 2007-03-30 | 2011-01-18 | Renesas Electronics Corporation | Semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101556383A (zh) * | 2008-04-11 | 2009-10-14 | 北京京东方光电科技有限公司 | 液晶显示装置的测试电路 |
| JP5550844B2 (ja) * | 2009-03-30 | 2014-07-16 | ラピスセミコンダクタ株式会社 | 半導体集積回路 |
| US9053784B2 (en) * | 2012-04-12 | 2015-06-09 | Micron Technology, Inc. | Apparatuses and methods for providing set and reset voltages at the same time |
| CN203482228U (zh) * | 2013-09-17 | 2014-03-12 | 弘邺科技有限公司 | 一种网络信号增强电路 |
-
2017
- 2017-04-21 TW TW106113538A patent/TWI626660B/zh active
- 2017-05-17 CN CN201710346268.4A patent/CN108735249A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6868031B2 (en) * | 2002-12-04 | 2005-03-15 | Renesas Technology Corp. | Nonvolatile memory device having circuit for stably supplying desired current during data writing |
| US20050141270A1 (en) * | 2002-12-04 | 2005-06-30 | Renesas Technology Corp. | Nonvolatile memory device having circuit for stably supplying desired current during data writing |
| US7872891B2 (en) * | 2007-03-30 | 2011-01-18 | Renesas Electronics Corporation | Semiconductor device |
| US8400806B2 (en) * | 2007-03-30 | 2013-03-19 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201839772A (zh) | 2018-11-01 |
| CN108735249A (zh) | 2018-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5386583B2 (ja) | 容量結合クロストークの相殺 | |
| KR102070619B1 (ko) | 온다이 터미네이션 회로, 이를 포함하는 반도체 장치 및 온다이 터미네이션 방법 | |
| JP6186058B2 (ja) | 電子デバイスおよびその単層相互静電容量方式タッチスクリーン | |
| US11809712B2 (en) | Memory system with threaded transaction support | |
| US11694742B2 (en) | Apparatuses and methods for internal voltage generating circuits | |
| US11609816B2 (en) | Efficient storage of error correcting code information | |
| JP2003045172A (ja) | メモリモジュール | |
| JP2010020839A (ja) | 半導体記憶装置 | |
| CN105183579A (zh) | 一种数据校验方法及装置、电子设备 | |
| TWI673698B (zh) | 觸控裝置 | |
| JP4936054B2 (ja) | インピーダンス調整回路およびインピーダンス調整方法 | |
| TW201711382A (zh) | 電阻校正方法及其校正系統 | |
| US20150012718A1 (en) | System for compensating for dynamic skew in memory devices | |
| JPWO2012060097A1 (ja) | メモリモジュールおよびメモリシステム | |
| US20110161576A1 (en) | Memory module and memory system comprising memory module | |
| US20140112047A1 (en) | Semiconductor device having data bus | |
| US7843219B2 (en) | XOR logic circuit | |
| TWI626660B (zh) | 記憶體裝置及其製作方法 | |
| US20140068154A1 (en) | Semiconductor memory device | |
| EP3926840A1 (en) | Transmit crosstalk cancellation system | |
| TWI610311B (zh) | 三維架構非依電性記憶體的控制器裝置與操作方法 | |
| US10714163B2 (en) | Methods for mitigating transistor aging to improve timing margins for memory interface signals | |
| JP6398801B2 (ja) | メモリ装置へのデータ書き込み／読み出し制御方法及びメモリ装置 | |
| US20180047438A1 (en) | Semiconductor memory device including output buffer | |
| US20130033288A1 (en) | Semiconductor device |