JP5386583B2 - 容量結合クロストークの相殺 - Google Patents
容量結合クロストークの相殺 Download PDFInfo
- Publication number
- JP5386583B2 JP5386583B2 JP2011516413A JP2011516413A JP5386583B2 JP 5386583 B2 JP5386583 B2 JP 5386583B2 JP 2011516413 A JP2011516413 A JP 2011516413A JP 2011516413 A JP2011516413 A JP 2011516413A JP 5386583 B2 JP5386583 B2 JP 5386583B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmitter
- circuit
- line
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/32—Reducing cross-talk, e.g. by compensating
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
Description
本開示は、送信機が受信機へ信号を送信するシグナリングシステムに関する。一般的に言えば、データ線上のこれらの装置間で送信される信号は、すぐ近くの他の線上に、他の線上の信号の品質を低下させ得るシャドー信号すなわち「クロストーク」を生成する傾向がある。実際、クロストークはしばしば相互的であり、このことは線同士を十分近くに配置するとクロストークはこれら線の多くまたはすべての上の信号を解釈する能力を妨害し得ることを意味する。
の積により下式(1)で数学的に与えられる。
アグレッサ信号「Va」は図1の送信信号107を表す。順方向クロストーク結合係数は、容量結合によるクロストークを表す「kcx」と誘導結合によるクロストークを表す「klx」により式(2)で数学的に与えられる。従ってアグレッサ信号Vaに関し、遠端クロストークは容量結合が結合線を支配する場合は正極性信号の形式をとり、誘導結合が支配する場合は負極性信号の形式をとり、容量結合と誘導結合が釣り合う場合は無視可能であるかあるいは存在しない。
A.実施形態
図4には、送信機403と、受信機405と、送信機と受信機を接続するバス407の多くの線と、を含む実施形態401を示す。これらの線は、クロック、チップセレクト、割り込み、データマスクおよび他の制御線、データ照会線(DQ:data query)、および通信に使用される他の線を含む制御およびアドレス(CA:control and address)線を含む。以下の考察では、実施される例はデータバスの観点から説明されるが、本実施形態は、送信機と受信機を接続する任意の線、および線の任意のサブセットまたは組み合わせに適用され得るということを理解すべきである。
上述のように、容量結合回路により提供される様々な水準の容量結合および駆動力は、所与の送信機が「通信」を行い得る受信機毎だけでなくドライバ/近傍線ペア毎に校正されプログラムされ得る。容量は理想的には特定の受信機における最遠端部のインダクタンスに支配されたクロストークの影響を相殺するように選択され、出力駆動はクロストーク無しの理想的状態を模擬しようとする一貫した電圧応答を提供するように選択される。出力駆動力(および出力インピーダンス)の制御はまた、システムの様々な信号経路の付加的制御をシステム設計者に提供するために使用されてよい。図8、9には、容量の「適正値」を選択するために各駆動/近傍線ペアが校正され得る2つの方法を示す。
理解を容易にするために、上に提示された実施形態は最近傍線から生じるクロストークだけのクロストーク相殺という課題に対処した。例えば、図4を参照すると、クロストークは、1つの送信線(例えば線411)により生成され2つの最近傍線409と413の方に駆動されるシャドー信号の観点から説明された。このクロストークに対処するために、送信線411を駆動するために用いられ信号の一表現は近傍線409、413まで容量結合され、インダクタンスに支配されたクロストークを相殺するために容量結合回路(図5〜7により例示される)を使用することにより駆動された。
図11には、上に検討した実施形態により提供された容量結合の適用例を示すグラフ1101を提示する。図11は、実際は、時間に対する6つの異なる曲線をプロットした上半分1103(電圧をY軸で表す)と、再びマイクロストリップバスの例を使用した最近傍線上のクロストークをプロットした下半分1105(ここでも電圧をY軸で表す)とを有する2部グラフである。上および下半分の両方は、ナノ秒(ns)の時間を表す共通のX軸を使用する。
A.メモリ制御装置および複数のメモリ装置
容量結合の使用に適切な容量値の選択は、任意の特定の受信機により見られるクロストークをほぼ完全に打ち消すように容量を調節するための単純明快なやり方を提供する。容量を調節することにより、連続的容量値か離散的容量値(上に提示された実施形態、特に図5に見られる実施形態により例示された)かにかかわらず、本明細書に開示された技術は、任意の特定の受信機との通信毎に迅速に調節可能なシステムの実現を容易にする。
B.差動システムへの適用
これまで説明されたものは、受信機において、そうでなければアグレッサ信号により誘導されるクロストークと一致し直接相殺するようにされたやり方で、1つまたは複数のビクティム線上にアグレッサ信号の一表現を駆動することによりクロストークを低減する装置と方法である。この等化を実行するために使用できる容量値を得るための配置方法もまた提示された。他のアプリケーションは、上に提供された教示を考慮して、あるいは以下に記載される特許請求の範囲により定義される本発明を考慮して、当業者には容易に想起されることになる。また、上記実施形態の任意のものの特徴または態様は、少なくとも実行可能な場合、上記実施形態の他の任意のものと組み合わせて、あるいはその相当特徴または態様の代わりに、適用され得る。
Claims (35)
- 少なくとも第1と第2の信号線を含む並列バス上の受信機へ信号を伝達する送信機であって、
前記第1の信号線に第1の信号を送信する第1のドライバと、
前記第2の信号線に第2の信号を送信する第2のドライバと、
前記第2の信号線へ前記第1の信号の一表現を容量結合する第1の結合回路と、を含み、
前記送信機は測定された遠端クロストークを表す前記受信機からのフィードバックを受信して前記第1の結合回路の容量結合値を動的にプログラムするように構成される、送信機。 - 前記並列バスはインダクタンスに支配されたデータバスとして具現化される、請求項1に記載の送信機。
- 前記並列バスはマイクロストリップ線バスとして具現化される、請求項1に記載の送信機。
- 前記第2の信号の一表現を前記第1の信号線に容量結合する第2の結合回路をさらに含む、請求項1に記載の送信機。
- 前記第1の結合回路と前記第2の結合回路のそれぞれは、
アクティブドライバと、
前記アクティブドライバの出力を信号線に結合する容量回路と、を含む、請求項4に記載の送信機。 - 各容量回路は調整可能容量を有する、請求項5に記載の送信機。
- 前記調整可能容量は所定の組の離散値の1つに調整可能である、請求項6に記載の送信機。
- 前記調整可能容量は動的にプログラム可能である、請求項6に記載の送信機。
- 各結合回路は調整可能駆動力を有する、請求項5に記載の送信機。
- 各結合回路は調整可能出力インピーダンスをさらに含む、請求項5に記載の送信機。
- 前記並列データバスはまた少なくとも1つの第3の信号線を含み、
前記第3の信号線に前記第3の信号を送信するための第3のドライバと、
前記第1の信号線に前記第3の信号の一表現を容量結合する第3の結合回路と、
前記第2の信号線に前記第3の信号の一表現を容量結合する第4の結合回路と、をさらに含む、請求項4に記載の送信機。 - (a)(i)前記第3の結合回路と(ii)前記第4の結合回路との容量比は、(b)(i)前記第3の信号線と前記第1の信号線間の平均距離と(ii)前記第3の信号線と前記第2の信号線間の平均距離との比以下となるように選択される、請求項11に記載の送信機。
- 前記第1の結合回路はアクティブドライバを含む、請求項1に記載の送信機。
- 前記アクティブドライバは、前記第1の信号の一表現が前記第2の信号線に容量結合される駆動力を定義するようにプログラム可能である、請求項13に記載の送信機。
- シグナリングは前記第1の信号線上に送信された第1のビット値と前記第2の信号線上に送信された第2のビットとを有する多ビット符号を含み、前記送信機は前記第1と第2のビット値を同時に送信する、請求項1に記載の送信機。
- 前記第1の結合回路は、
調整可能駆動力を供給するように選択的に制御される複数のMOSFETと、
前記複数のMOSFETの集合出力と前記第2の信号線とを結合するプログラム可能容量回路と、を含む、請求項1に記載の送信機。 - 送信機回路と、
受信機回路と、
前記送信機回路と前記受信機回路とを接続するとともに少なくとも2つの信号線を含む並列バスであって、前記送信機回路はそれぞれの信号を前記受信機へ送信する各信号線のドライバを有する、並列バスと、
それぞれが前記並列バスの少なくとも1つの近傍線へそれぞれの信号を容量結合する複数の結合回路と、を含み、
前記送信機回路は、各信号線の測定された遠端クロストークを表す前記受信機からのフィードバックを受信するとともに各信号線に容量結合信号を供給する少なくとも1つの結合回路の容量結合値を動的にプログラムするように構成される、システム。 - 前記送信機回路または前記受信回路の1つはメモリ装置において具現化され、前記送信機回路または前記受信回路の他方はメモリ制御装置において具現化される、請求項17に記載のシステム。
- 前記並列バスはマイクロストリップ線バスを含む、請求項17に記載のシステム。
- 各結合回路は、前記少なくとも1つの近傍線上にそれぞれの信号をアクティブに駆動するアクティブドライバを含む、請求項17に記載のシステム。
- 各結合回路は、それぞれの信号が前記少なくとも1つの近傍線上にどれくらい強く結合されるかを変更するためのプログラム可能駆動力を有する、請求項20に記載のシステム。
- 前記複数の結合回路と前記送信機回路は単一構成部品上に配置される、請求項17に記載のシステム。
- 試験モードをさらに含み、前記送信機回路は、遠端クロストークの影響に関し前記並列バスの各信号線を校正する、請求項17に記載のシステム。
- 少なくとも4つの構成要素信号線を含む並列バス上の受信機へシグナリングを伝達する送信機であって、
それぞれの信号を送信するための各信号線のドライバと、
前記少なくとも4つの構成要素信号線間の少なくとも1つの近傍信号線へそれぞれの信号の一表現を容量結合する結合回路と、を有し、
前記送信機は、測定された遠端クロストークを表す前記受信機からのフィードバックを受信して、前記結合回路の容量結合値を動的にプログラムするように構成される、送信機。 - 前記並列バスは少なくとも8つの構成要素信号線を含む、請求項24に記載の送信機。
- 前記少なくとも4つの構成要素信号線は2つの差動ペアとして編成される、請求項24に記載の送信機。
- 前記少なくとも4つの構成要素信号線間の少なくとも1つの近傍信号線の隣の少なくとも1つの信号線へそれぞれの信号の一表現を容量結合する結合回路をさらに含む、請求項26に記載の送信機。
- 少なくとも4つの構成要素信号線を含むマイクロストリップ線バス上の受信機へシグナリングを伝達する送信機であって、
それぞれの信号を送信するための各信号線のドライバと、
前記少なくとも4つの構成要素信号線の少なくとも1つの近傍線へそれぞれの信号を容量結合する手段と、を含み、
前記送信機は、測定された遠端クロストークを表す前記受信機からのフィードバックを受信して、容量結合値を動的にプログラムするように構成される、送信機。 - 前記容量結合手段は、少なくとも1つの直接隣接した線への各表現の容量結合の動的調整を可能にする、請求項28に記載の送信機。
- 前記容量結合手段の少なくとも1つのプログラム可能値を校正する手段をさらに含む、請求項28に記載の送信機。
- 送信機回路と、受信機回路と、前記受信機回路と前記送信機回路とを接続する少なくとも4つの構成要素信号線を含む並列バスと、を含むシグナリングシステムにおける動作方法であって、
前記構成要素信号線の少なくとも1つの上に信号を送信すること、および、
前記少なくとも4つの構成要素信号線間の少なくとも1つの近傍線に前記構成要素信号線の少なくとも1つの信号線上で送信される前記信号の一表現を容量結合すること、
測定された遠端クロストークを表す受信機からのフィードバックを前記受信機から受信すること、
容量結合値を動的にプログラムすること、
を含む方法。 - 近傍線への表現毎に供給される容量結合を動的に調節することをさらに含む、請求項31に記載の方法。
- 前記容量結合の少なくとも1つのプログラム可能値を校正することをさらに含む、請求項31に記載の方法。
- 隣接線への各信号の前記容量結合の駆動力を校正することをさらに含む、請求項31に記載の方法。
- 隣接線への各信号の前記容量結合の容量を校正することをさらに含む、請求項31に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US7777408P | 2008-07-02 | 2008-07-02 | |
US61/077,774 | 2008-07-02 | ||
PCT/US2009/046763 WO2010002553A1 (en) | 2008-07-02 | 2009-06-09 | Capacitive-coupled crosstalk cancelation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011527144A JP2011527144A (ja) | 2011-10-20 |
JP5386583B2 true JP5386583B2 (ja) | 2014-01-15 |
Family
ID=40865520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011516413A Active JP5386583B2 (ja) | 2008-07-02 | 2009-06-09 | 容量結合クロストークの相殺 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9166650B2 (ja) |
EP (1) | EP2301163B1 (ja) |
JP (1) | JP5386583B2 (ja) |
KR (1) | KR101355681B1 (ja) |
CN (2) | CN106936472B (ja) |
WO (1) | WO2010002553A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5386583B2 (ja) | 2008-07-02 | 2014-01-15 | ラムバス・インコーポレーテッド | 容量結合クロストークの相殺 |
US8320555B2 (en) * | 2008-09-12 | 2012-11-27 | Centurylink Intellectual Property Llc | Method and apparatus for determining a change in network-generated crosstalk levels caused by a multi-line phone |
US8493833B1 (en) * | 2010-09-17 | 2013-07-23 | Integrated Device Technology, Inc. | Slew rate-variation based driver equalization for far-end crosstalk cancellation |
US8497706B2 (en) | 2011-08-15 | 2013-07-30 | Micron Technology, Inc. | Adjustable data drivers and methods for driving data signals |
KR101835637B1 (ko) | 2011-08-22 | 2018-04-20 | 에스케이하이닉스 주식회사 | 집적회로 칩 및 이를 포함하는 송/수신 시스템 |
JP5876495B2 (ja) * | 2011-09-09 | 2016-03-02 | 住友電気工業株式会社 | 給電システム及び接続コネクタ |
JP2014036343A (ja) * | 2012-08-08 | 2014-02-24 | Fujitsu Ltd | 電子装置およびノイズ低減方法 |
KR20140028952A (ko) * | 2012-08-31 | 2014-03-10 | 에스케이하이닉스 주식회사 | 신호 전달 회로 |
JP6075079B2 (ja) * | 2013-01-23 | 2017-02-08 | 株式会社ソシオネクスト | 集積回路装置 |
US9032352B2 (en) * | 2013-06-05 | 2015-05-12 | Synopsys, Inc. | Method of optimizing capacitive couplings in high-capacitance nets in simulation of post-layout circuits |
US20150085458A1 (en) * | 2013-09-26 | 2015-03-26 | Raul Enriquez Shibayama | Reducing Far End Crosstalk in Single Ended Interconnects and Buses |
JP2016225893A (ja) * | 2015-06-02 | 2016-12-28 | 日本電信電話株式会社 | 並列増幅器 |
US10009023B2 (en) * | 2016-04-04 | 2018-06-26 | Mediatek Inc. | Method and apparatus for edge equalization for high speed drivers |
US10536127B2 (en) | 2016-11-01 | 2020-01-14 | Samsung Electronics Co., Ltd. | Signal channel for reducing crosstalk noise, module substrate and memory module including the same |
CN108228501B (zh) * | 2016-12-14 | 2020-07-24 | 澜起科技股份有限公司 | 信号发送电路 |
US11016920B2 (en) | 2016-12-30 | 2021-05-25 | Intel Corporation | Adaptive calibration technique for cross talk cancellation |
US10840971B2 (en) * | 2018-08-21 | 2020-11-17 | Micron Technology, Inc. | Pre-distortion for multi-level signaling |
CN109684706B (zh) * | 2018-12-18 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种改善pcb板上信号线间串扰测量的设计方法和系统 |
CN109782100A (zh) * | 2019-03-13 | 2019-05-21 | 海检检测有限公司 | 一种用于汽车电子容性耦合钳校准的测试装置及测试方法 |
JP6733768B1 (ja) * | 2019-03-29 | 2020-08-05 | ダイキン工業株式会社 | 機器ネットワークシステム |
CN110161306A (zh) * | 2019-05-31 | 2019-08-23 | 苏州迅鹏仪器仪表有限公司 | 多回路安培小时总计量仪表和电镀控制系统及方法 |
JP7320255B2 (ja) * | 2019-08-23 | 2023-08-03 | ザインエレクトロニクス株式会社 | クロストーク・キャンセル回路、送信装置および送受信システム |
US20200313722A1 (en) * | 2020-06-16 | 2020-10-01 | Intel Corporation | Transmit crosstalk cancellation system |
CN116470902A (zh) * | 2022-01-11 | 2023-07-21 | 长鑫存储技术有限公司 | 信号线结构、信号线驱动方法以及信号线电路 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1362A (en) * | 1839-10-12 | Manner of hanging carriage-bodies | ||
US2933A (en) * | 1843-01-27 | curtis | ||
US11021A (en) * | 1854-06-06 | Boad-scbapek | ||
JP2501788B2 (ja) | 1985-11-25 | 1996-05-29 | 松下電工株式会社 | 電話システム |
US5732027A (en) | 1996-12-30 | 1998-03-24 | Cypress Semiconductor Corporation | Memory having selectable output strength |
US6160790A (en) | 1996-12-31 | 2000-12-12 | Paradyne Corporation | Crosstalk canceller system and method |
US7269212B1 (en) | 2000-09-05 | 2007-09-11 | Rambus Inc. | Low-latency equalization in multi-level, multi-line communication systems |
US7072415B2 (en) | 1999-10-19 | 2006-07-04 | Rambus Inc. | Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation |
US6920402B1 (en) | 2001-03-07 | 2005-07-19 | Rambus Inc. | Technique for determining performance characteristics of electronic devices and systems |
US7706524B2 (en) | 2001-11-16 | 2010-04-27 | Rambus Inc. | Signal line routing to reduce crosstalk effects |
US7292629B2 (en) * | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
FR2849728B1 (fr) | 2003-01-06 | 2005-04-29 | Excem | Procede et dispositif pour la transmission avec une faible diaphonie |
US20050018596A1 (en) | 2003-06-19 | 2005-01-27 | Robert Washburn | System for crosstalk noise reduction on twisted pair, ethernet, polyphase and shielded wire systems |
US20050069063A1 (en) * | 2003-09-30 | 2005-03-31 | Intel Corporation | Broadband interference cancellation |
JP2005295204A (ja) * | 2004-03-31 | 2005-10-20 | Alpine Electronics Inc | データ通信システム及び表示機能付電子機器 |
US20050259692A1 (en) | 2004-05-19 | 2005-11-24 | Zerbe Jared L | Crosstalk minimization in serial link systems |
US7457589B2 (en) * | 2004-11-30 | 2008-11-25 | Infineon Technologies Ag | Circuit and method for transmitting a signal |
US7512183B2 (en) * | 2005-03-22 | 2009-03-31 | International Business Machines Corporation | Differential transmitter circuit |
ATE529952T1 (de) * | 2005-08-29 | 2011-11-15 | Alcatel Lucent | Verfahren und vorrichtung zum messen des nebensprechens |
KR100801058B1 (ko) * | 2006-07-29 | 2008-02-04 | 삼성전자주식회사 | 스큐를 감소시키는 신호 전달 회로, 신호 전달 방법 및상기 회로를 구비하는 시스템 |
CN101132194A (zh) | 2006-08-25 | 2008-02-27 | 华为技术有限公司 | 串扰抵消方法和装置 |
WO2009086078A1 (en) * | 2007-12-19 | 2009-07-09 | Rambus Inc. | Receiver for multi-wire communication with reduced input capacitance |
US8015426B2 (en) * | 2008-03-27 | 2011-09-06 | International Business Machines Corporation | System and method for providing voltage power gating |
JP5386583B2 (ja) | 2008-07-02 | 2014-01-15 | ラムバス・インコーポレーテッド | 容量結合クロストークの相殺 |
-
2009
- 2009-06-09 JP JP2011516413A patent/JP5386583B2/ja active Active
- 2009-06-09 WO PCT/US2009/046763 patent/WO2010002553A1/en active Application Filing
- 2009-06-09 CN CN201710091150.1A patent/CN106936472B/zh active Active
- 2009-06-09 EP EP09774005.4A patent/EP2301163B1/en active Active
- 2009-06-09 KR KR1020107029916A patent/KR101355681B1/ko active IP Right Grant
- 2009-06-09 CN CN2009801250980A patent/CN102077480A/zh active Pending
- 2009-06-09 US US12/993,843 patent/US9166650B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20110031169A (ko) | 2011-03-24 |
CN106936472B (zh) | 2021-11-02 |
KR101355681B1 (ko) | 2014-01-27 |
CN106936472A (zh) | 2017-07-07 |
CN102077480A (zh) | 2011-05-25 |
EP2301163B1 (en) | 2018-08-08 |
WO2010002553A1 (en) | 2010-01-07 |
JP2011527144A (ja) | 2011-10-20 |
US9166650B2 (en) | 2015-10-20 |
US20110069782A1 (en) | 2011-03-24 |
EP2301163A1 (en) | 2011-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5386583B2 (ja) | 容量結合クロストークの相殺 | |
US20060226868A1 (en) | Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device | |
US6952112B2 (en) | Output buffer circuit with control circuit for modifying supply voltage and transistor size | |
US8878592B2 (en) | Simultaneous switching noise cancellation by adjusting reference voltage and sampling clock phase | |
US20070268047A1 (en) | Equalization in capacitively coupled communication links | |
JP2014502447A (ja) | デバイスの論理状態の判定 | |
TWI565235B (zh) | 電阻校正方法及其校正系統 | |
CN109756223B (zh) | 接口电路和接口装置 | |
US9384791B1 (en) | Apparatus and method for sense amplifier offset cancellation | |
US6657460B2 (en) | Spatially filtered data bus drivers and receivers and method of operating same | |
KR100913711B1 (ko) | 인쇄 회로 보드 | |
US8102020B2 (en) | Equalization in proximity communication | |
KR100787054B1 (ko) | I2c 통신을 이용한 공통 어드레스를 가지는 부품의 제어장치 | |
KR20210148363A (ko) | 공급 전류 안정화 기능이 있는 전압 드라이버 | |
JP5000292B2 (ja) | シリアル伝送出力装置 | |
US10419067B1 (en) | Global resistor calibration for transceivers | |
KR102549607B1 (ko) | 크로스토크 노이즈 및 심볼 간 간섭을 선택적으로 보상할 수 있는 전자 회로 | |
JP4818432B2 (ja) | 信号伝送方法、送信/受信回路及びこれを備えた装置 | |
JP2006262460A (ja) | 低電圧差動信号の送受信システム | |
JP5115211B2 (ja) | インピーダンス調整回路およびインピーダンス調整方法 | |
US8294472B2 (en) | Reliability evaluation circuit and reliability evaluation system | |
TWI626660B (zh) | 記憶體裝置及其製作方法 | |
CN108574651A (zh) | 半导体器件 | |
KR100353810B1 (ko) | 반도체 메모리 장치에 있어서 최적의 셋-업 및 홀드시간을 갖는 입력버퍼 | |
JP2013108786A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121029 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5386583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |