JP5115211B2 - インピーダンス調整回路およびインピーダンス調整方法 - Google Patents
インピーダンス調整回路およびインピーダンス調整方法 Download PDFInfo
- Publication number
- JP5115211B2 JP5115211B2 JP2008014997A JP2008014997A JP5115211B2 JP 5115211 B2 JP5115211 B2 JP 5115211B2 JP 2008014997 A JP2008014997 A JP 2008014997A JP 2008014997 A JP2008014997 A JP 2008014997A JP 5115211 B2 JP5115211 B2 JP 5115211B2
- Authority
- JP
- Japan
- Prior art keywords
- variable resistance
- resistance element
- switch
- reference voltage
- impedance adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Networks Using Active Elements (AREA)
- Dc Digital Transmission (AREA)
Description
Rc1=Ra1+R1+r1 ・・・式(1)
Rc1+Rc2=Ra2+R2+r2 ・・・式(2)
Rc2=Ra2−Ra1 ・・・式(3)
13、14、33 外部端子
15、16、34 寄生抵抗
17、18 スイッチ素子
19、20、27 可変抵抗素子
21、22 コンパレータ
23、24 抵抗制御回路
25 制御回路
41 LSIパッケージ
42 LSIチップ
Claims (7)
- 一端に第1の基準電圧が与えられる第1および第2の外部抵抗のそれぞれの他端をそれぞれ接続する第1および第2の端子と、
第1および第2のスイッチ素子と、
一端を前記第1のスイッチ素子を介して前記第1の端子に接続し、他端に第2の基準電圧が与えられる第1の可変抵抗素子と、
一端を前記第2のスイッチ素子を介して前記第2の端子に接続し、他端を前記第1の可変抵抗素子の一端に接続する第2の可変抵抗素子と、
前記第1のスイッチ素子をオンとし、前記第2のスイッチ素子をオフとし、前記第1の可変抵抗素子の一端の電圧が前記第1および第2の基準電圧の間の電圧である第3の基準電圧となるように前記第1の可変抵抗素子の抵抗値を調整し、調整された前記第1の可変抵抗素子の抵抗値を維持して、前記第1のスイッチ素子をオフとし、前記第2のスイッチ素子をオンとし、前記第2の可変抵抗素子の一端の電圧が前記第3の基準電圧となるように前記第2の可変抵抗素子の抵抗値を調整する調整部と、
を備えることを特徴とするインピーダンス調整回路。 - 前記調整部は、
第1の入力端子を前記第1の可変抵抗素子の一端に接続し、第2の入力端子に前記第3の基準電圧を与える第1の比較器と、
第1の入力端子を前記第2の可変抵抗素子の一端に接続し、第2の入力端子に前記第3の基準電圧を与える第2の比較器と、
前記第1の比較器の比較結果に応じて前記第1の可変抵抗素子の抵抗値を制御する第1の抵抗制御回路と、
前記第2の比較器の比較結果に応じて前記第2の可変抵抗素子の抵抗値を制御する第2の抵抗制御回路と、
を備え、
前記第1および第2のスイッチ素子のオンオフタイミングと、前記第1および第2の抵抗制御回路の活性化タイミングとを制御することを特徴とする請求項1記載のインピーダンス調整回路。 - 第1の期間において、前記第1のスイッチがオン状態とされ、前記第2のスイッチ素子がオフ状態とされ、前記第1の比較器の第1および第2の入力端子の電圧が等しくなるように前記第1の可変抵抗素子の抵抗値が前記第1の抵抗制御回路によって制御され、
前記第1の期間に引き続く第2の期間において、前記第1の可変抵抗素子の抵抗値がそのまま維持され、前記第1のスイッチがオフ状態とされ、前記第2のスイッチ素子がオン状態とされ、前記第2の比較器の第1および第2の入力端子の電圧が等しくなるように前記第2の可変抵抗素子の抵抗値が前記第2の抵抗制御回路によって制御されることを特徴とする請求項2記載のインピーダンス調整回路。 - 前記第3の基準電圧は、前記第1および第2の基準電圧の中間値であることを特徴とする請求項1記載のインピーダンス調整回路。
- 請求項1乃至4のいずれか一に記載のインピーダンス調整回路を備える半導体集積回路装置。
- 一端に第1の基準電圧が与えられる第1および第2の外部抵抗のそれぞれの他端をそれぞれ接続する第1および第2の端子と、
第1および第2のスイッチ素子と、
一端を前記第1のスイッチ素子を介して前記第1の端子に接続し、他端に第2の基準電圧が与えられる第1の可変抵抗素子と、
一端を前記第2のスイッチ素子を介して前記第2の端子に接続し、他端を前記第1の可変抵抗素子の一端に接続する第2の可変抵抗素子と、
を備えるインピーダンス調整回路における調整方法であって、
前記第1のスイッチをオン状態とし、前記第2のスイッチ素子をオフ状態とするステップと、
前記第1の可変抵抗素子の一端の電圧が前記第1および第2の基準電圧の間の電圧である第3の基準電圧となるように前記第1の可変抵抗素子の抵抗値を調整するステップと、
調整された前記第1の可変抵抗素子の抵抗値をそのまま維持し、前記第1のスイッチをオフ状態とし、前記第2のスイッチ素子をオン状態とするステップと、
前記第2の可変抵抗素子の一端の電圧が前記第3の基準電圧となるように前記第2の可変抵抗素子の抵抗値を調整するステップと、
を含むことを特徴とするインピーダンス調整方法。 - 前記第3の基準電圧は、前記第1および第2の基準電圧の中間値であることを特徴とする請求項6記載のインピーダンス調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008014997A JP5115211B2 (ja) | 2008-01-25 | 2008-01-25 | インピーダンス調整回路およびインピーダンス調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008014997A JP5115211B2 (ja) | 2008-01-25 | 2008-01-25 | インピーダンス調整回路およびインピーダンス調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009177594A JP2009177594A (ja) | 2009-08-06 |
JP5115211B2 true JP5115211B2 (ja) | 2013-01-09 |
Family
ID=41032209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008014997A Expired - Fee Related JP5115211B2 (ja) | 2008-01-25 | 2008-01-25 | インピーダンス調整回路およびインピーダンス調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5115211B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6081385B2 (ja) | 2014-01-30 | 2017-02-15 | 株式会社東芝 | ドライバ回路、および、インピーダンス調整回路 |
-
2008
- 2008-01-25 JP JP2008014997A patent/JP5115211B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009177594A (ja) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5386583B2 (ja) | 容量結合クロストークの相殺 | |
US8415979B2 (en) | Differential driver with calibration circuit and related calibration method | |
US6535047B2 (en) | Apparatus and method to use a single reference component in a master-slave configuration for multiple circuit compensation | |
US7368936B2 (en) | Impedance match circuit | |
KR20100131746A (ko) | 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치 | |
TWI565235B (zh) | 電阻校正方法及其校正系統 | |
JP4936054B2 (ja) | インピーダンス調整回路およびインピーダンス調整方法 | |
US20170195111A1 (en) | Receiver, transmitter, and communication system | |
US20060217079A1 (en) | Low voltage differential signaling transceiver | |
US9048814B2 (en) | Resistance adjusting circuit and resistance adjusting method | |
US7084662B1 (en) | Variable impedance output driver | |
US9484912B2 (en) | Resistance element generator and output driver using the same | |
JP5115211B2 (ja) | インピーダンス調整回路およびインピーダンス調整方法 | |
JP2007201882A (ja) | 半導体集積回路 | |
US7714600B2 (en) | Load fluctuation correction circuit, electronic device, testing device, and timing generating circuit | |
CN113728291B (zh) | 具有电源电流稳定的电压驱动器 | |
US20100060315A1 (en) | High capacitive load and noise tolerant system and method for controlling the drive strength of output drivers in integrated circuit devices | |
KR20100002856A (ko) | 반도체 메모리 장치 및 그의 임피던스 교정 회로의레이아웃 방법 | |
KR20200036701A (ko) | 능동 저 전력 종단 | |
US20100277145A1 (en) | System for accounting for switch impendances | |
US9825613B1 (en) | Resistor calibration system | |
JP4368321B2 (ja) | 増幅回路及び増幅回路の制御方法 | |
US10396648B2 (en) | Voltage adjusting circuit and method for adjusting voltage | |
TW200807848A (en) | Level shifter | |
JP2006262460A (ja) | 低電圧差動信号の送受信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5115211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |