CN113728291B - 具有电源电流稳定的电压驱动器 - Google Patents

具有电源电流稳定的电压驱动器 Download PDF

Info

Publication number
CN113728291B
CN113728291B CN202080031315.6A CN202080031315A CN113728291B CN 113728291 B CN113728291 B CN 113728291B CN 202080031315 A CN202080031315 A CN 202080031315A CN 113728291 B CN113728291 B CN 113728291B
Authority
CN
China
Prior art keywords
voltage
driver
power supply
correction
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080031315.6A
Other languages
English (en)
Other versions
CN113728291A (zh
Inventor
扬·保罗·安东尼·范德瓦特
格雷格·沃瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN113728291A publication Critical patent/CN113728291A/zh
Application granted granted Critical
Publication of CN113728291B publication Critical patent/CN113728291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/563—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本文公开了电压驱动器电路及其操作方法以提供适用于ATE的可变输出电压，从而使用消耗相对低功率的部件以高数据速率提供具有准确电压电平的大量测试信号。根据一个方面，与改变输出电压相关的电压驱动器中的输出电流的改变可通过由用于电压驱动器的校正驱动器生成的稳定电流来抵消，使得从所述电源电压汲取的电源电流可保持基本上稳定。所述校正驱动器可连接到一个或多个电源电压，并且被编程为输出稳定电流，所述稳定电流抵消由于所述电压驱动器电路的编程输出的改变引起的电源电流的改变。此类驱动器可使得测试系统能够更精确地测试半导体设备。

Description

具有电源电流稳定的电压驱动器
背景技术
电子部件诸如半导体设备、电路和印刷电路板(PCB)组件在其制造期间和之后使用测试系统诸如自动化测试装备(ATE)来进行频繁测试。为了执行这些测试，ATE可包括生成或测量测试信号的仪器，使得可在特定被测设备(DUT)上测试一系列操作状况。例如，仪器可生成施加到半导体设备的一定模式的数字或模拟信号，并且可测量作为响应的来自半导体设备的数字或模拟信号。
ATE频繁地用于将具有特定电压波形的测试信号施加到DUT的一个或多个测试点。为了生成此类测试信号，ATE可包括生成可编程电压电平的电压驱动器。电压驱动器的输出处的电压电平可通过数字输入来编程，该数字输入在用户输入处指定或者根据从ATE的其余部分接收的数字信号来指定。
电压驱动器可以是单端的，并且在用于连接到DUT上的测试点的单个输出端口处提供可编程输出电压。另选地，电压驱动器可为差分的并且生成差分电压信号以驱动将差分信号作为输入的DUT。所生成的差分电压信号包括在一对差分输出处通常具有相反相位的两个电压波形。
一些电压驱动器通过从一个或多个电源电压汲取功率来生成输出电压。电源电压有时可被提供为电源电压轨，该电源电压轨连接到电压源并且限定电压驱动器能够输出的最大或最小电压电平。例如，电压驱动器可相对于基准电压或接地连接到单个电压源。电压驱动器可另选地连接到两个或更多个不同的电源电压，诸如可从正电源和负电源获得。
在操作中，ATE内的电源电压的电压电平通常不改变，即使电压驱动器的输出处的电压电平是可控制的。相反，可控制电压驱动器以修改耦接到电压驱动器的输出的电源中的一者的比例，使得输出处的电压电平可被设定为提供具有可编程特性的测试信号，从而使得ATE可测试许多类型的半导体设备。
发明内容
本申请的各方面涉及电压驱动器电路及其操作方法，以在汲取稳定电源电流时提供可变输出电压。本发明人已经认识到并理解，与改变输出电压相关的输出电流的改变可通过由用于电压驱动器的校正驱动器生成的稳定电流来抵消，使得从所述电源电压汲取的电源电流可保持基本上稳定。所述校正驱动器可连接到一个或多个电源电压，并且被编程为输出稳定电流，使得电源电流在所述一个或多个电源电压中的每个电源电压下保持稳定。因此，此类驱动器可使得测试系统能够具有稳定电源电流、稳定电源电压，并且继而具有稳定且可预测的输出电压，以更可靠地或更精确地测试被测的半导体设备。
根据一些实施方案，提供了一种具有电源电流稳定的电压驱动器。所述电压驱动器包括：输出端口，所述输出端口具有输出电压和输出电流；电压驱动器电路，所述电压驱动器电路连接到第一电源电压、第二电源电压和所述输出端口；稳定端口，所述稳定端口具有稳定电流；校正驱动器，所述校正驱动器连接到所述第一电源电压、所述第二电源电压和所述稳定端口。所述校正驱动器被配置为调整所述稳定电流，使得由于输出电压改变而引起的所述输出电流的改变被所述稳定电流的改变抵消。
根据一些实施方案，提供了一种用于操作电压驱动器的方法。所述电压驱动器具有连接到第一电源电压的第一电源端口、连接到第二电源电压的第二电源端口、输出端口、稳定端口，以及连接到所述第一电源端口、所述第二电源端口和所述稳定端口的校正驱动器。所述方法包括：接收表示第一输出电压的第一信号；响应于接收到所述第一信号，在所述输出端口处生成所述第一输出电压并且在所述稳定端口处生成第一稳定电流，使得所述第一电源端口具有第一电源电流；接收表示与所述第一输出电压不同的第二输出电压的第二信号；以及响应于接收到所述第二信号，在所述输出端口处生成所述第二输出电压并且在所述稳定端口处生成第二稳定电流，使得所述第一电源端口具有与所述第一电源电流相差不超过10％的第二电源电流。
上述为由所附权利要求书限定的本发明的非限制性内容。
附图说明
各种方面和实施方案将结合以下附图描述。应当理解，附图未必按比例绘制。在附图中，不同图中所示的每个相同或近乎相同的部件由相同的标号表示。为了清晰起见，并非对每张附图中的每个部件都进行了标记。
图1是其中可应用根据本申请的方面的电压驱动器电路的自动化测试系统的示例性实施方案的示意图；
图2是示出根据本申请的一个方面的示例性引脚电子器件(PE)的示意图；
图3是示出根据本申请的一个方面的具有电压驱动器电路的示例性PE的等效电路模型的示意图；
图4是示出根据本申请的一个方面的具有电压驱动器电路和校正驱动器的示例性PE的等效电路模型的示意图；
图5是根据一些实施方案的示例性电压驱动器电路和示例性校正驱动器的示意图；
图6是根据图4和图5所示的实施方案的示出作为示例性电压驱动器中的输出电压的函数的电源电流的数据曲线的集合；
图7是根据一些实施方案的用于操作电压驱动器的方法的流程图。
具体实施方式
发明人已经认识到并理解，现代半导体芯片(诸如大存储器)的测试可通过限制电源电压波动的电压驱动器的新设计来改善。此类技术可应用于对电压源波动特别敏感的电压驱动器，诸如单端驱动器和基于一个或多个电源电压电平之间的电阻划分的电压驱动器。因此，这些驱动器可用于ATE的PE，从而使得能够使用消耗相对低功率的驱动器。使用此类驱动器还可使得PE具有生成适当大量的测试信号所需的高密度的驱动器。
发明人已经认识到并理解，由于确保电源电压电平稳定的一种方式是确保电压驱动器随时间推移从每个电源电压汲取稳定量的电流。在基于电阻分压器的电压驱动器中，当调整输出电压时，到给定负载的输出电流将改变，这继而改变从电压源汲取的电源电流。电源电流的改变可改变电源电压电平，从而导致电压驱动器的输出的不准确性。发明人已经认识到并理解，这种不准确性可通过校正驱动器来避免，该校正驱动器用于生成稳定电流以抵消输出电流的改变，使得电源电流的改变基本上减小或消除。
发明人已经认识到并理解，校正驱动器可连接到一个或多个电源电压，并且被编程为输出稳定电流，使得电源电流在一个或多个电源电压中的每个电源电压下保持稳定。校正驱动器例如可连接在PE的电压源和电压驱动器之间。因此，此类驱动器可使得测试系统能够具有稳定电源电流、稳定电源电压，并且继而具有稳定且可预测的输出电压，以更可靠地或更精确地测试被测的半导体设备。即使在其中使用多个电压驱动器来同时生成大量测试信号的ATE中也可实现可靠测试，否则该ATE可能导致电源电压电平的相对较大波动。
根据一些实施方案，校正驱动器可通过多个校正电路片来实现。对校正驱动器的可编程控制可通过设置每个电路片内的改变该电路片的电流汲取特性的开关来实现。片的输出可一起连接到稳定端口以便共同提供稳定电流，该稳定电流可抵消电压驱动器的输出端口处的输出电流的改变。开关可被配置为将电路片的部件连接到多个电压源中的一者。每个切片内的连接到多个电压源中的每一者的部件的数量以及不连接到电压源中的任一者的此类部件的数量可影响多种特性，诸如电路片从电压源中的每一者汲取的电流。由电路片汲取的电流可组合以确保从多个电压源汲取的电流的总和保持稳定，并且还可使彼此平衡以确保当电压驱动器的输出电压改变时，从每个单独电压源汲取的每个电流保持稳定。
图1是其中可应用根据本申请的方面的电压驱动器电路的自动化测试系统的示例性实施方案的示意图。图1示出了根据本申请中公开的方法的包含测试计算机12的测试系统10，该测试计算机控制测试器16以对被测设备(DUT)20执行测试。在一些情况下，测试器16可以是使用本领域已知的技术来构造的自动化测试装备(ATE)。DUT 20可以是用于测试的任何合适的设备。例如，DUT 20可为半导体设备。ATE 16可包含用于生成和/或测量针对DUT 20的测试信号14的电路。ATE 16可包括被配置为生成或测量不同类型的模拟或数字信号的多个仪器。
根据本申请的一个方面，ATE 16内的一些仪器可以引脚电子设备(PE)的形式实现，该PE具有PE驱动器，该PE驱动器生成具有设计振幅和定时的输出电压信号以提供给被测设备(DUT)。例如，生成和/或测量数字信号的数字测试仪器可用此类PE电路来实现。不管其中使用PE的仪器的具体类型如何，PE均可被实现为包括大量晶体管诸如互补金属氧化物半导体(CMOS)晶体管的集成电路(IC)。
应当理解，图1是自动化测试系统的极大简化的表示。例如，尽管未示出，但测试系统10可包括控制ATE 16内的仪器的操作的控制电路。另外，测试系统10可包括处理电路以处理测量结果并且确定DUT 20是否正在正确地操作。另外，图1示出了ATE 16与DUT 20之间的单个信号路径。本领域的技术人员将会理解，测试现代DUT可能需要生成并测量数百个或数千个测试信号。因此，如本文所述的电路可在ATE 16内复制多次并且被控制以提供用于测试DUT 20的同步测试信号。此外，尽管图1示出了其中正在测试单个DUT 20的场景，但测试系统10可被配置为测试多个设备。
无论生成或测量测试信号的仪器或其他部件的数量以及被测设备的数量如何，测试系统10均可包括在DUT 20与ATE 16内的仪器之间路由信号的信号递送部件。
此外，应当理解，如图所示的其他部件是示例性的而非限制性的。例如，尽管测试计算机12在图1中被示为个人计算机(PC)，但应当理解，可使用任何合适的计算设备来实现测试计算机，例如，移动设备或计算机工作站。测试计算机12可连接到网络并且能够通过网络访问资源和/或与连接到网络的一个或多个其他计算机进行通信。
图2是示出根据本申请的一个方面的示例性PE 200的示意图。PE200包括电压驱动器电路210，该电压驱动器电路耦接到具有第一电源电压VDDO的第一电源端口212和具有第二电源电压VSSO的第二电源端口214，并且响应于从编码器204接收的驱动器控制信号202而在输出端口218处提供输出电压VOUT。编码器204可基于从控制器206接收的输入数据205来生成驱动器控制信号202。应当理解，驱动器控制信号202可以是多个控制信号的聚合，该多个控制信号设置电压驱动器电路210内的多个部件的配置以控制处于VOUT的输出电压。虽然图2中示出了驱动器控制信号202的单个信号路径，但应当理解，本发明的实施方案不限于此，并且在一些实施方案中，驱动器控制信号202内的单独控制信号可被施加到电压驱动器电路210内的部件的多个控制端子。例如，编码器204可向电压驱动器电路210内的多个开关和可编程电容器的每个控制端子供应控制信号。在所示的实施方案中，电压驱动器电路210是单端电压驱动器电路。控制信号中的一者或多者可以高速操作，诸如以实现两个电压电平之间的快速切换，而其余的控制信号可以低速操作以在高速操作开始之前配置驱动器，诸如以控制电压电平和/或其他驱动器特性。
仍然参考图2，控制器206包括逻辑、处理器和/或存储器元件，并且可设置在PE200的内部或外部。来自控制器206的输入数据205可为其数据速率是多个Gbps(诸如多至10Gbps)的数量级的高速数据。来自控制器206的输入数据205可为其数据速率是多个Gbps(诸如多至10Gbps)的数量级的高速数据。输入信号205可以是其数据速率为5Gbps、20Gbps、介于1Gbps和100Gbps之间、或介于5Gbps和50Gbps之间的高速数据流，但应当理解，本文公开的技术的各个方面可以与具有任何带宽的数据流一起使用。在一些实施方案中，输入数据205包括具有期望输出电压电平相对时间的值的数据流。输入数据205还可包括指示目标输出阻抗和时域峰值行为的配置数据。编码器204可基于所接收的输入数据205来生成驱动器控制信号202，从而控制电压驱动器电路210以生成处于VOUT的输出电压，该输出电压具有基本上对应于输入数据205中指示的值的波形。在一些实施方案中，DUT可经由PE外部上的输出端口218连接到VOUT。
根据本申请的一个方面，发明人已经认识到并理解，当PE用于以高数据速率测试DUT时，输出电压VOUT被编程为根据输入数据205改变值。当VOUT改变时，电压驱动器电路210的输出电流IOUT改变，并且由电压驱动器电路210汲取的电源电流将继而改变。电源电流的改变继而可改变电压驱动器电路的操作。此类改变可通过图3所示的电路的模型来示出。
图3是示出根据本申请的一个方面的具有电压驱动器电路310的示例性PE 300的等效电路模型的示意图。电压驱动器电路310可表示例如电压驱动器电路210。电压驱动器电路310包括耦接到第一电源端口VDDO和第二电源端口VSSO的电阻器226、228，其中输出端口IO_DUT以分压器配置耦接到电阻器226、228之间的节点。电压驱动器电路310的输出电压部分地基于耦接到电源端口VDDO和VSSO的电压源之间的电压差以及电阻器226和228的比率。在操作中，由电压驱动器电路210输出的电压可通过改变由电阻器226和228表示的电路部件的电阻来设定。
当输出电流IOUT流过IO_DUT输出端口到达电阻器230处的端接电导gt和端子电压Vt时，电源电流I1VDDO、I1VSSO和IOUT的总和将保持恒定，尽管随输出电压VOUT而改变。这意味着当IOUT随VOUT的改变而变化时，电源电流I1VDDO、I1VSSO将不稳定。在一个非限制性示例中，如果IO_DUT经由50Ω负载连接到接地GNDA，则VOUT中的1V的改变将导致从VDDO的上拉电流I1VDDO的改变为约1V/50Ω＝20mA，这是不期望的。
如下所述，校正驱动器可用于解决这些挑战中的一些或全部。返回参见图2，校正驱动器250可连接到第一电源端口212和第二电源端口214以生成稳定电流IVT，该稳定电流可抵消IOUT的改变，使得电源端口212、214处的电源电流IVDDO和IVSSO保持稳定。发明人已经认识到并理解，基于基尔霍夫电流定律，IVT、IOUT、IVDDO和IVSSO的总和是非时变常数。因此，只要IVT和IOUT的总和在IOUT改变时保持稳定，则电源电流IVDDO和IVSSO的总和将是稳定的。发明人还理解并认识到，保持IVDDO和IVSSO的总和恒定可能不足以确保电压驱动器电路210的稳定性。尽管总和是稳定的，但一个电源电流可增加，而另一个电源电流可减少相同量。在一些实施方案中，校正驱动器250可附加地在电源端口212和214之间汲取电流以抵消电源电流IVDDO和IVSSO，使得电源电流中的每一者是稳定的。
在图2所示的实施方案中，稳定电流IVT被转储到稳定端口216中。在一些实施方案中，稳定端口216可保持在恒定电压VT。根据一个方面，因为校正驱动器250未连接到输出端口218，所以校正驱动器250的操作不影响电压驱动器电路210在输出端口218处的性能。例如，可调整电压驱动器电路210内的参数以在输出端口218处提供期望的输出阻抗、输出电压电平以及时域峰值行为，而不受校正驱动器250的影响。
在一些实施方案中，编码器204可被编程为将可编程驱动器输入信号映射至适当的驱动器特性。在一些实施方案中，可针对驱动器执行校准或计算，使得可以确定针对足够数量的驱动器控制输入信号的代表性组合给出的输出电压、阻抗和时间常数。可在变化的负载状况(诸如负载电阻和期望的输出电压电平)下重复校准。作为校准的结果，对于一组期望的驱动器特性，可选择尽可能接近地递送那些特性的一组驱动器控制输入信号。
此外，在一些实施方案中，可针对校正驱动器执行校准或计算，使得可以确定针对表示例如输出电压电平的足够数量的驱动器控制输入信号的代表性组合给出的稳定电流。当控制器206提供驱动器控制输入信号时，其可将对应控制信号作为输入数据255提供给编码器254，从而提供适当的稳定电流，该稳定电流可基于校准过程来确定，补偿电流不稳定性。编码器254可基于所接收的输入数据255来生成校正控制信号252，从而控制校正驱动器250以在稳定端口216处生成稳定电流IVT。编码器254还可控制校正驱动器250以在多个电源端口之间生成内部电流，从而稳定单独电源电流。
来自控制器206的输入数据255可为其数据速率是多个Gbps(诸如多至10Gbps)的数量级的高速数据。该数据速率可匹配将输入数据205提供给电压驱动器电路210的速率。在一些实施方案中，输入数据255可包括具有期望输出电压电平的值的数据流，使得其与输入数据205相同。在此类实施方案中，编码器254可基于用于控制电压驱动器210的输入数据205与用于致使校正驱动器250生成稳定端口216处的稳定电流IVT的控制信号之间的映射来生成校正控制信号252。
图4是示出具有电压驱动器电路410和校正驱动器450的示例性PE 400的等效电路模型的示意图。与电压驱动器电路310类似，电压驱动器电路410包括电阻分压器。分压器中的电阻器的电导可在操作中变化，诸如响应于输入到驱动器的控制信号而选择性地激活或去激活电路片。此处，由分压器中的电阻器建模的部件的电导被示为xg0和(1-x)g0，其中x为介于0和1之间的量，其可由驱动器的控制输入设定。
在图4中，校正驱动器450由两组电阻分压器表示。第一组451耦接在输出端口VDDO、VSSO以及稳定端口VT之间，并且基于电阻支路x1hg0、x1lg0来生成稳定电流IVT。x1h和x1l的值是反映由那些电阻支路建模的校正驱动器450的部件的改变的值。第二组453耦接在输出端口VDDO、VSSO之间，但不耦接到IO_DUT或VT。第二组453可用于平衡在IVDDO与IVSSO之间汲取的电流以保持它们单独稳定。
电压驱动器电路和校正驱动器可通过其电导可在程序控制下变化的部件来实现。在一些实施方案中，这些部件可被实现为一组或多组电路片，这些电路片可进行操作以提供可控电导，如图3和图4的模型所示。组内的电路片并联连接在VSSO和VDDO之间。每个电路片还包括片输出，其中组内的电路片的片输出耦接到相同节点。在每个电路片内，电阻器将通过电阻器片输出可切换地连接到电源电压中的一者或多者。在至少一组电路片中，片输出连接到电压驱动器电路的驱动器输出。发明人已经认识到并理解，将驱动器输出连接到VSSO或VDDO中的一者的电阻器通过电阻器的电阻并因此通过将选定数量的电路片连接到驱动器输出来贡献输出电阻ROUT，输出电阻ROUT可基于对开关的控制输入而变化以便在选定数量的电路片中产生电阻器的并联组合，该并联组合提供ROUT的期望值。
根据一些实施方案，每个电路片内的电阻器的第一电阻器端子连接到片输出。每个电路片包括开关，该开关耦接到来自编码器的控制信号并且由该控制信号控制以将电路片内的电阻器的第二电阻器端子可切换地连接到VDDO和VSSO中的一者，或者与VDDO和VSSO两者断开连接。当片输出连接到驱动器输出时，输出电阻ROUT基于具有连接到VDDO或VSSO的电阻器的电路片的并联组合。这些电路片也可被称为“激活”。其电阻器与VDDO和VSSO断开的电路片可称为“断开”或“去激活”。
根据一些实施方案，电路片可被实现为具有相同设计并且具有相同数量的电路元件的电路模块以简化电路设计，但并不要求所有电路片都以相同方式实现。在一些实施方案中，开关是金属氧化物半导体场效应晶体管(MOSFET)，诸如但不限于硅(Si)MOSFET。在一个实施方案中，电路片包括Si CMOS并且使用本领域已知的硅半导体制造技术来制造。发明人已理解并认识到，用Si CMOS技术实现电压驱动器电路的一部分或全部可减小功耗。在这样的具体实施中，每个电路片可被控制为处于三种状态中的至少一种：高状态，其中开关将电阻器连接到VDDO；低状态，其中开关将电阻器连接到VSSO；以及三态，其中第一电阻器端子未连接到VDDO或VSSO，并且因此处于浮动状态。
本申请的各方面还提供对驱动器输出处的输出电压的控制。在一些实施方案中，一组电路片的片输出处的输出电压可通过以下方式来调整：选择性地将第一数量的电路片连接到VDDO，并且选择性地将第二数量的电路片连接到VSSO，或者将第一比率的电路片连接到VDDO，并且选择性地将第二比率的电路片连接到VSSO。在一些实施方案中，将电路片连接到VDDO或VSSO包括控制电路片内的开关以将电阻器的第一电阻器端子连接到VDDO或VSSO。应当理解，当组内100％的已激活电路片连接到VDDO时，片输出处的开路输出电压将为VDDO。类似地，当100％的已激活电路片连接到VSSO时，片输出处的开路输出电压将为VSSO。因此，当某个比率的已激活电路片连接到VDDO并且已激活电路片的其余部分连接到VSSO时，输出电压将处于VSSO和VDDO之间的中间电平。
因为通过已激活片的数量来调整输出电阻，并且通过已激活片内连接到VDDO的片相对连接到VSSO的片的比率来调整输出电压，所以本申请的各方面可提供输出电阻和输出电压的独立可调整性。
步数或驱动器的输出电压可被设定为的不同值的数量取决于在两个电源电压之间并联设置的电路片的数量。可改变驱动器的输出电压的步长或粒度取决于由最小步长相对于最大步长表示的电压之间的差值除以步数。对相对较大电压范围内的输出电压的更精细控制可通过电路片组来提供，其中每个组提供可以不同步长控制的输出电压。这些组的输出电压可组合以提供电压驱动器的输出。
在一些实施方案中，电压驱动器电路还可包括用作分段分压器梯的分段片组。第一组最高有效位(MSB)片或“粗略片”具有直接连接到驱动器输出的片输出，而第二组较低有效位(LSB)片或“精细片”具有通过一个或多个电阻器的串连接到驱动器输出的片输出。可提供多于一个LSB区段，并且因此可提供多于一组的LSB或精细片，以提供附加的精细可调整性。粗略片和精细片经由电阻器梯的网络连接到驱动器输出，使得粗略片的片输出处的电压改变有助于粗略步长，该粗略步长比由精细片的片输出处的类似电压改变水平引起的精细步长更大。如本文所述的分段电压驱动器电路可使用本领域中已知的任何分压器电阻梯网络，诸如但不限于R-2R梯、R-8R梯。除了在驱动器输出处提供对输出电压的粗略和精细水平的调整之外，应当理解，这种分段分压器梯还提供类似粗略和精细水平的输出电阻可调整性，其中在粗略片的片输出处的输出电阻的改变有助于ROUT中的粗略步长(与在精细片的片输出处的输出电阻的相同改变所得的步长相比)。
可使用类似的方法来控制校正驱动器的操作。校正驱动器可具有一组或多组校正电路片。组内的校正电路片可并联连接在VSSO和VDDO之间。在每个校正电路片内，电阻器将片输出可切换地连接到电源电压中的一者。
在至少一组校正电路片中，每个电路片内的电阻器的第一电阻器端子连接到稳定端口。每个校正电路片包括开关，该开关耦接到来自编码器的控制信号并且由该控制信号控制以将校正电路片内的电阻器的第二电阻器端子可切换地连接到VDDO和VSSO中的一者，或者与VDDO和VSSO两者断开连接。当片输出连接到稳定端口时，总稳定电流输出IVT基于具有连接到VDDO或VSSO的电阻器的一定量的校正电路片的组合。这些电路片也可被称为“激活”。其电阻器与VDDO和VSSO断开的电路片可称为“断开”或“去激活”。
图5是根据一些实施方案的示例性电压驱动器电路512和示例性校正驱动器550的示意图。
图5示出了具有一组电路片502的电压驱动器电路512，这些电路片各自并联连接在电源电压VDDO和VSSO之间。虽然图5示出了每个电路片502彼此基本上相同，但应当理解，本申请的各方面并不限于此，并且不要求一组内的电路片是相同的。
在图5所示的实施方案中，电路片502包括：具有连接到片输出512的第一电阻器端子510的电阻器Rslice、连接在VDDO与Rslice的第二电阻器端子508之间的第一开关504，以及连接在VSSO与第二电阻器端子508之间的第二开关506。片输出512一起连接到输出端口IO_DUT。在每个电路片502内，片输出512通过与电阻器slice串联的开关504、506中的一者连接到电源电压中的一者。本发明人已经理解并认识到，电源电压和片输出之间的开关和串联Rslice布置是在片输出处提供大输出电压范围(当片输出连接到断开负载时，处于VSSO和VDDO之间的几乎全轨到轨电压范围内)的低功耗配置。在一些实施方案中，开关504和506用Si CMOS来实现以减小制造成本并减小功耗。应当理解，虽然Rslice由图5中的单个电阻器符号表示，但Rslice的具体实施不限于单个电阻器并且可包括例如一个或多个电阻器以及电路上的其他部件中的静态电阻和动态电阻的结合。
仍然参考图5，每个电路片502内的开关504和506可例如由如图2所示的驱动器控制信号202控制，以选择性地将Rslice连接到电源电压VDDO、VSSO中的一者或不连接到任何电源电压。控制器(诸如如图2所示的控制器206)可在开关504和506均关断的情况下去激活no数量的电路片，在开关506关断时通过接通开关504激活连接到VDDO的nh数量的“高”片，并且在开关504关断时通过接通开关506激活连接到VSSO的nl数量的“低”片。可选择已去激活片的数量nh+nl以调整该组电路片512在输出端口IO_DUT处的输出阻抗，同时可通过对已激活片内的数量nh和nl进行编程来调整IO_DUT处的输出电压电平。
虽然图5示出了开关504和506各自由单个晶体管实现，但应当理解，开关可以其他方式实现，并且不限于此。
图5还示出了校正驱动器550，该校正驱动器具有各自并联连接在电源电压VDDO和VSSO之间的第一组校正电路片552和第二组校正电路片572。虽然图5示出了每个校正电路片572和552彼此基本上相同，但应当理解，本申请的各方面并不限于此，并且不要求一组内的校正电路片是相同的。每个校正电路片572还类似于电压驱动器电路512中的电路片502，并且在一些实施方案中，可与电路片502相同以便于电路设计，尽管不要求校正电路片572与电路片502相同。
在图5所示的实施方案中，校正电路片552包括：具有连接到片输出562的第一电阻器端子560的电阻器Rslice、连接在VDDO与Rslice的第二电阻器端子558之间的第一开关554，以及连接在VSSO与第二电阻器端子558之间的第二开关556。片输出562一起连接到稳定端口VT。在每个校正电路片552内，片输出562通过与电阻器slice串联的开关504、506中的一者连接到电源电压中的一者。在一些实施方案中，开关554和556用Si CMOS来实现以减小制造成本并减小功耗。应当理解，虽然Rslice由图5中的单个电阻器符号表示，但Rslice的具体实施不限于单个电阻器并且可包括例如一个或多个电阻器以及电路上的其他部件中的静态电阻和动态电阻的结合。
仍然参考图5中的校正驱动器550，每个校正电路片552内的开关554和556可例如由如图2所示的驱动器控制信号202控制，以选择性地将Rslice连接到电源电压VDDO、VSSO中的一者或不连接到任何电源电压。控制器(诸如如图2所示的控制器206)可在开关554和556均关断的情况下去激活n1o数量的校正电路片，在开关556关断时通过接通开关554激活连接到VDDO的n1h数量的“高”校正电路片，并且在开关554关断时通过接通开关556激活连接到VSSO的n1l数量的“低”校正电路片。可选择相应已激活校正片的数量nh、nl以调整稳定端口VT处从VDDO和VSSO汲取的稳定电流的量。
图5还示出了第二组校正电路片572，每个校正电路片具有电阻器4Rslice，该电阻器具有经由第一开关574连接到VDDO的第一电阻器端子578，以及经由第二开关576连接到VSSO的第二电阻器端子580。在一些实施方案中，开关574和576用Si CMOS来实现以减小制造成本并减小功耗。应当理解，虽然4Rslice由图5中的单个电阻器符号表示，但Rslice的具体实施不限于单个电阻器并且可包括例如一个或多个电阻器以及电路上的其他部件中的静态电阻和动态电阻的结合。
仍然参考图5中的第二组校正电路片572，每个校正电路片572内的开关574和576可例如由如图2所示的驱动器控制信号202控制，以经由Rslice将VDDO选择性地连接到VSSO以平衡两个电源端口之间的电流。如图2所示的控制器(诸如控制器206)可在开关574和576两者都接通的情况下激活n2数量的“闭合”校正电路片，并且通过关断开关574和576来去激活n2o数量的“断开”校正电路片。
现在参考图4和图5两者说明具有校正驱动器的示例性电压驱动器及其操作。在该示例中，让N表示电压驱动器512中的活动电路片502的数量。Ntot表示电压驱动器512中的电路片502的总数。nh和nl表示高和低活动电路片502的数量，如上所述。应当理解，当电路片502可以是分段电压驱动器中的“精细”片时，并且当nh和nl表示等效“粗略”片的数量时，nh和nl不必是整数并且可以是准连续数。
值n1h、n1l、n2是校正驱动器550中的整数，该校正驱动器在该示例中仅由粗略片组成。x是可由控制器206提供的相对驱动器级代码并且介于0和1之间(包括端点在内)。在该实施方案中，控制器206可控制电压驱动器的配置以使得nhh＝N×x,nl＝N×(1-x),no＝Ntot–nh–nl(三态)。
在该实施方案中，控制器206可控制校正驱动器的配置以使得x1h＝[[(gt/gtot)×(Vhl/VhT)×(xhl–x)]]，其中xhl＝1/2(xh+xl),xh＝1/2(1+gtVht/(goVhl)),xl＝1/2(1+gtVlt/(goVhl))；n1h＝[N×x1h]；x1l＝[[(gt/gtot)×(Vhl/(-VlT)×(x–xhl)]]；n1l＝[N×x1l]；n1o＝Ntot–n1h–n1l。如本文所用，符号[[z]]是指剪辑到区间[0,1]的min(max(z,0),1)或z，而符号[z]是指舍入至最接近整数的z。此外，Vhl＝VDDO–VSSO,VhT＝VDDO–VT,VlT＝VSSO–VT,Vht＝VDDO–Vt,Vlt＝VSSO–Vt,gtot＝go+gt，go为驱动器输出电导，gt为外部端接电导。
此外，对于第二组校正电路片553的配置，如果x≤xhl，则使x2＝[[4×(go/gtot)×{(x–xl)2]]，或者如果x>xhl.，则使x2＝[[4×(go/gtot)×{(x–xh)2]]。n2＝[N×x2]；n2o＝Ntot–n2，其中我们再次使用上文介绍的符号。
在图4的示例中，go是电压驱动器输出电导(在一个非限制性示例中为0.02S)。gt＝外部端接电导(在一些实施方案中为0至0.033S，在一个非限制性示例中为0.02S)。gtot＝go+gt。Vt＝外部端接电压(在一些实施方案中为0V或约1.4V)。VT＝电源驱动器端接电压＝0.56V(在一个非限制性示例中)。Vhl＝VDDO–VSSO＝1.68V–(–0.56)V＝2.24V(在一个非限制性示例中)。Vht＝VDDO–Vt.Vlt＝VSSO–Vt(通常<0)。
图6是根据图4和图5所示的实施方案的示出作为示例性电压驱动器中的输出电压的函数的模拟电源电流和功耗的数据曲线的集合。曲线602示出了没有校正驱动器的管芯上的电压驱动器的功耗，而曲线604和606示出了仅具有第1阶校正驱动器以及具有第1阶校正驱动器和第2阶校正驱动器两者的电压驱动器的功耗。曲线602、604和606示出了在给定特定端接电压Vt和电导gt的情况下，校正驱动器在仅针对电压驱动电路的30mW之上增加约8mW的功耗，同时将IDDO和ISSO限制为恒定值。
图6提供了对可用于确定到校正驱动器的控制信号的电源驱动器电导的等式的深入了解。在图6中，Iddo 0(612)和Isso 0(614)是由于主驱动器(即，没有电源电流校正)引起的电源电流。Iddo,comp1(622)和Isso,comp1(624)是作为x(或Vout)的函数线性改变的分段线性电流分布，其在被添加到原始电源电流时给出相当大的改善；参见曲线Iddo 0+1(632)和Isso 0+1(634)。需注意，这些后面的电流彼此垂直偏移固定量。这意味着需要校正的剩余电流可简单地从VDDO流动到VSSO，即其不需要连接到VT。这也可在图4中示出。在图6的曲线中，该电流被标记为Iddo2sso,comp2(636)，并且其由两个抛物线构成。一旦应用了该校正，即，VDDO和VSSO之间的正确数量的片作为x的函数被接通，我们看到最终IDDO和ISSO，即Iddo0+1+2(642)和Isso 0+1+2(644)是平坦的。最终功率曲线Power 0+1+2(606)也比没有电源驱动器校正的功率Power 0(602)平得多。
仍然参见图6，相对于[-0.28,0.84]V的负载满标度范围，单独电压驱动器的IDDO，Iddo 0(612)，在0.70V处达到峰值，这对应于x＝xh＝0.875。Iddo 0在x＝1(或Vout＝0.84V)之前达到峰值的原因在于，当接近x＝0或x＝1时，从VDDO通过高片然后通过低片进入VSSO(即，不到达负载)的电流减少，因为通过高片或低片的电导变为零。该非负载电流对x具有非线性抛物线相关性。取决于从VDDO到负载的电流针对较大Vout的增加量，这可导致针对x＝1未实现最大Iddo 0。
重新参见图5，针对IO_DUT输出电平的主电压驱动器的粗略片502通过它们可处于的三种状态进行分组：高态、低态、三态。第二列和第三列包含与电源电流稳定相关的校正电路片。在所示的实施方案中，校正电路片仅在粗略片级实现，但应当理解这不是必需的。在该实施方案中，校正驱动器中的粗略片级具体实施意味着电流稳定将不是完美的，并且在IDDO和ISSO中留下至多约2(来自每个校正驱动器)×(+/-0.5)×(1/54)×20mA＝+/-0.4mA误差。在一些实施方案中，当IO_DUT处的电压输出改变1V或更大时，VDDO或VSSO中的电源电流稳定可具有不超过10％的变化。在一些实施方案中，当IO_DUT处的电压输出改变1V或更大时，VDDO或VSSO中的电源电流稳定可具有不超过5％或不超过2％的变化。
根据一个方面，如图5所示的第一组校正开关554、556可以与电路片502中的电压驱动器粗略开关504、506相同。第二组校正开关574、576可使用例如具有较高电阻的不同开关来减小静态功耗。
图7是根据一些实施方案的用于操作电压驱动器的方法700的流程图。电压驱动器可以是具有电源电流稳定的电压驱动器，如上面的任何部分中所述，并且可包括连接到第一电源电压的第一电源端口、连接到第二电源电压的第二电源端口、输出端口、稳定端口和连接到第一电源端口的校正驱动器。
如图7所示，在方法700的操作702处，接收表示第一输出电压的第一信号。在一些实施方案中，第一信号可为从控制器206接收的输入数据205，如图2所示，并且可包括具有电压电平和时序的期望输出电压波形的数据流。第一信号可为二进制数据信号，并且任何合适的编码方案可用于对第一信号内的表示第一输出电压的电压波形信息进行编码。
在操作704处，电压驱动器响应于接收到第一信号而在输出端口处生成第一输出电压并且在稳定端口处生成第一稳定电流，使得第一电源端口具有第一电源电流。在一些实施方案中，一个或多个编码器诸如编码器204和254可用于从控制器接收第一信号，并且生成控制输入信号以控制电压驱动器内的电压驱动器电路和校正电路内的部件以生成输出电压和第一稳定电流。编码器可通过基于所接收的第一信号选择一组驱动器控制输入信号来生成控制信号。在一些实施方案中，可对电压驱动器电路和校正驱动器执行校准或计算，使得可以确定针对表示例如输出电压电平的足够数量的驱动器控制输入信号的代表性组合给出的输出电压电平和稳定电流。
在操作706处，接收表示与第一输出电压不同的第二输出电压的第二信号。在一些实施方案中，第二信号可指示输出电压电平的改变，诸如输出电压波形中的信号转变边缘。
在操作708处，电压驱动器响应于接收到第二信号而在输出端口处生成第二输出电压并且在稳定端口处生成第二稳定电流，使得第一电源端口具有与第一电源电流相差不超过10％的第二电源电流。在一些实施方案中，编码器可基于驱动器控制输入信号的选择的预编程映射来生成控制信号以控制校正驱动器内的部件，在给定输出电压电平的值并且给定负载状况(诸如负载电阻)下，该选择已知会生成可近似抵消(如果不完全抵消)从电源电压端口中的一者或多者汲取的电源电流的稳定电流。
以上描述本发明的至少一个实施例的多个方面，应当理解本领域的技术人员可易于进行各种改变、修改和改进。
例如，虽然如本文所述的一些实施方案使用两个电源电压轨，但应当理解，本申请的各方面不限于此并且可利用两个以上的电压轨来实现，其中一个或多个电路片连接在两个以上的电压轨之间。另选地或除此之外，电源电压轨中的一者可连接到接地。
又如，应当理解，虽然本申请的各方面涉及对抗由于电压驱动器的输出电压(诸如图3所示的IO_DUT处的Vout)的改变而引起的供应电流改变，但另选地或除此之外，附加的外部因素可影响电源电流的稳定性。这些外部因素包括但不限于由驱动器在其输出端口处产生的电阻、在输出端口处的外部电阻器值、所述外部电阻器的外部端接电压，以及稳定端口所连接到的外部电压的变化。应当理解，取决于应用和从外部因素引入的变化量，如本文所述的实施方案可适于考虑附加因素的已知变化。如果一个或多个外部因素以未知且不可预测的方式表现，则可与本文所述的技术一起采用附加措施来稳定电压驱动器中的电源电流，包括但不限于映射外部因素的行为或稳定外部因素。
此类改变、修改和改进旨在作为本公开的一部分，并且被视为落入本发明的精神和范围内。此外，尽管指示出本发明的优点，但是应当理解，并非本文所述的技术的每个实施方案均将包括每个所述优点。一些实施方案可能无法实现本文有利地所述的任何特征，并且在一些情况下，可实现所述特征中的一个或多个以实现另外的实施方案。因此，上述的说明和附图仅作为举例的方式。
可单独地、结合地或以在上述实施例中未特别讨论的各种配置方式使用本发明的多种方面，因此其应用不受限于上述说明所述或附图中所示的组件的细节和配置。例如，在一个实施例中所述的方面可以任何方式与其他实施例中所述的方面结合。
另外，本发明可实施为一种方法，并且已提供其示例。作为该方法的一部分执行的操作可通过任何合适的方式来排序。因此，可构建以不同于所示的顺序执行操作的实施方案，这可包括同时执行某些操作，即使这些操作在各示例性实施方案中被示为顺序操作。
在权利要求中使用诸如“第一”、“第二”、“第三”等序数术语修饰权利要求要素，其本身并不意味一个权利要求要素相对于另一个的任何优先权、优先序或顺序或者执行方法操作的时间顺序，而是仅用作将具有某个名称的一个权利要求要素与另一个具有相同名称(除了使用的序数术语)的要素加以区分的标签，以辨别权利要求要素。
术语“大约”和“约”在一些实施方案中可用于意味着在目标值的±20％以内，在一些实施方案中指在目标值的±10％以内，在一些实施方案中指在目标值的±5％以内，并且在一些实施方案中指在目标值的±2％以内。术语“大约”和“约”可包括目标值。
另外，本文所用的短语和术语均是用于说明的目的，并且不应视为限制。本文中所使用的“包括”、“包含”或“具有”、“内含”、“涉及”和它们的变型形式均意味着包含其后所列的项目及其等同物以及额外的项目。

Claims (18)

1.一种具有电源电流稳定的电压驱动器，包括：
输出端口，所述输出端口具有输出电压和输出电流；
电压驱动器电路，所述电压驱动器电路连接到第一电源电压、第二电源电压和所述输出端口；
稳定端口，所述稳定端口具有稳定电流；
校正驱动器，所述校正驱动器连接到所述第一电源电压、所述第二电源电压和所述稳定端口，其中所述校正驱动器被配置为调整所述稳定电流，使得由于输出电压改变而引起的所述输出电流的改变被所述稳定电流的改变抵消，其中：
所述校正驱动器具有多个校正电路片，每个校正电路片包括：
一个或多个开关，所述一个或多个开关被配置为将电阻器可切换地连接到所述第一电源电压或所述第二电源电压，并且将所述电阻器与所述第一电源电压和所述第二电源电压可切换地断开。
2.根据权利要求1所述的电压驱动器，还包括第一电源端口，所述第一电源端口连接到所述第一电源电压并且具有第一电源电流，其中所述电压驱动器电路和所述校正驱动器通过所述第一电源端口连接到所述第一电源电压，并且其中：
所述校正驱动器被配置为调整所述稳定电流，使得当所述输出电压改变值时，所述第一电源电流保持稳定。
3.根据权利要求2所述的电压驱动器，还包括第二电源端口，所述第二电源端口连接到所述第二电源电压并且具有第二电源电流，其中所述电压驱动器电路和所述校正驱动器通过所述第二电源端口连接到所述第二电源电压，并且其中：
所述校正驱动器被配置为调整所述稳定电流，使得当所述输出电压改变值时，所述第二电源电流保持稳定。
4.根据权利要求2所述的电压驱动器，其中对于所述多个校正电路片中的每个校正电路片：
所述电阻器的第一电阻器端子连接到所述稳定端口，并且
所述一个或多个开关包括第一开关和第二开关，所述第一开关被配置为将所述电阻器的第二电阻器端子选择性地连接到所述第一电源电压，所述第二开关被配置为将所述第二电阻器端子选择性地连接到所述第二电源电压。
5.根据权利要求4所述的电压驱动器，其中每个校正电路片中的所述一个或多个开关被配置成使得所述校正电路片处于以下中的一者：
第一状态，其中所述第二电阻器端子连接到所述第一电源电压并且不连接到所述第二电源电压，
第二状态，其中所述第二电阻器端子连接到所述第二电源电压并且不连接到所述第一电源电压，以及
第三状态，其中所述第二电阻器端子与所述第一电源电压和所述第二电源电压两者断开。
6.根据权利要求5所述的电压驱动器，其中所述第一电源电流与所述多个校正电路片内的被配置为处于所述第一状态的校正电路片的第一量的改变成比例地改变。
7.根据权利要求6所述的电压驱动器，其中所述第一电源电流随着所述第一量的所述改变而线性地改变。
8.根据权利要求5所述的电压驱动器，其中所述多个校正电路片是第一组校正电路片，并且所述校正驱动器还包括第二组的一个或多个校正电路片，所述第二组校正电路片中的每个校正电路片包括被配置为将电阻器可切换地连接到所述第一电源电压和所述第二电源电压的一个或多个开关，其中对于所述第二组校正电路片中的每个校正电路片：
每个校正电路片中的所述一个或多个开关被配置成使得所述校正电路片处于以下中的一者：
第四状态，其中所述电阻器连接到所述第一电源电压和所述第二电源电压两者，以及
第五状态，其中所述电阻器与所述第一电源电压和所述第二电源电压两者断开。
9.根据权利要求8所述的电压驱动器，其中所述第一电源电流随着所述第二组校正电路片中的被配置为处于所述第四状态的校正电路片的第二量的改变而非线性改变。
10.根据权利要求1所述的电压驱动器，其中所述稳定端口连接到恒定电压。
11.根据权利要求1所述的电压驱动器，还包括编码器，所述编码器被配置为控制所述多个校正电路片中的所述一个或多个开关的切换，使得所述输出电流的所述改变被所述稳定电流的改变抵消。
12.根据权利要求1所述的电压驱动器，其中所述电压驱动器电路包括多个驱动器电路片，每个驱动器电路片包括：
片输出，所述片输出连接到电阻器的第一电阻器端子；
一个或多个开关，所述一个或多个开关被配置为将所述电阻器的第二电阻器端子可切换地连接到所述第一电源电压或所述第二电源电压，并且将所述第二电阻器端子与所述第一电源电压和所述第二电源电压可切换地断开；
其中所述输出端口连接到所述多个电路片的每个片输出，使得所述电压驱动器被配置为提供介于所述第一电源电压和所述第二电源电压之间的所述输出电压。
13.一种用于操作电压驱动器的方法，所述电压驱动器具有连接到第一电源电压的第一电源端口、连接到第二电源电压的第二电源端口、输出端口、稳定端口，以及连接到所述第一电源端口、所述第二电源端口和所述稳定端口的校正驱动器，所述方法包括：
接收表示第一输出电压的第一信号；
响应于接收到所述第一信号，在所述输出端口处生成所述第一输出电压并且在所述稳定端口处生成第一稳定电流，使得所述第一电源端口具有第一电源电流；
接收表示与所述第一输出电压不同的第二输出电压的第二信号；
响应于接收到所述第二信号，在所述输出端口处生成所述第二输出电压并且在所述稳定端口处生成第二稳定电流，使得所述第一电源端口具有与所述第一电源电流相差不超过10％的第二电源电流。
14.根据权利要求13所述的方法，其中所述校正驱动器具有多个校正电路片，每个校正电路片一个或多个开关，所述一个或多个开关被配置为将电阻器可切换地连接到所述第一电源电压或所述第二电源电压，并且将所述电阻器与所述第一电源电压和所述第二电源电压可切换地断开，并且其中生成所述第一稳定电流包括：
基于所述第一信号控制所述多个校正电路片中的所述一个或多个开关的切换，使得每个校正电路片处于以下中的一者：
第一状态，其中所述电阻器连接到所述第一电源电压并且不连接到所述第二电源电压，
第二状态，其中所述电阻器连接到所述第二电源电压并且不连接到所述第一电源电压，以及
第三状态，其中所述电阻器与所述第一电源电压和所述第二电源电压两者断开。
15.根据权利要求14所述的方法，其中所述电压驱动器还包括电压驱动器电路，所述电压驱动器电路具有连接到所述输出端口的多个驱动器电路片，并且其中生成所述第一输出电压包括：
基于所述第一信号，将第一量的驱动器电路片连接到所述第一电源电压并且不连接到所述第二电源电压，以及将第二量的驱动器电路片连接到所述第二电源电压并且不连接到所述第一电源电压。
16.根据权利要求15所述的方法，其中控制所述校正驱动器中的所述多个校正电路片中的所述一个或多个开关的切换包括：
基于所述第一量来选择要连接到所述第一电源电压并且不连接到所述第二电源电压的校正电路片的第三量。
17.根据权利要求13所述的方法，其中当所述第二输出电压与所述第一输出电压相差不超过1V时，所述第二电源电流与所述第一电源电流相差不超过10％。
18.根据权利要求13所述的方法，其中当所述第二输出电压与所述第一输出电压相差不超过1V时，所述第二电源电流与所述第一电源电流相差不超过2％。
CN202080031315.6A 2019-04-25 2020-04-23 具有电源电流稳定的电压驱动器 Active CN113728291B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/395,104 US10942220B2 (en) 2019-04-25 2019-04-25 Voltage driver with supply current stabilization
US16/395,104 2019-04-25
PCT/US2020/029499 WO2020219660A1 (en) 2019-04-25 2020-04-23 Voltage driver with supply current stabilization

Publications (2)

Publication Number Publication Date
CN113728291A CN113728291A (zh) 2021-11-30
CN113728291B true CN113728291B (zh) 2023-09-29

Family

ID=72921469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080031315.6A Active CN113728291B (zh) 2019-04-25 2020-04-23 具有电源电流稳定的电压驱动器

Country Status (5)

Country Link
US (1) US10942220B2 (zh)
JP (1) JP7530914B2 (zh)
KR (1) KR20210148363A (zh)
CN (1) CN113728291B (zh)
WO (1) WO2020219660A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11283436B2 (en) 2019-04-25 2022-03-22 Teradyne, Inc. Parallel path delay line
US12050244B2 (en) * 2022-06-16 2024-07-30 Teradyne, Inc. Method for reduction of SIC MOSFET gate voltage glitches

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326441A (ja) * 1998-05-20 1999-11-26 Advantest Corp 半導体試験装置
US10048717B1 (en) * 2017-08-17 2018-08-14 Powerchip Technology Corporation Voltage regulation device capable of stabilizing output voltage

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5589560A (en) * 1978-12-26 1980-07-07 Tokyu Kensetsu Kk Production of pc panel with laminated sash frame
JPS6387835A (ja) 1986-10-01 1988-04-19 Victor Co Of Japan Ltd デジタル信号復調装置のビツトクロツク信号発生装置
US5155451A (en) 1992-02-18 1992-10-13 Motorola, Inc. Circuit and method for dynamically generating a clock signal
EP0584437B1 (en) 1992-08-26 2000-06-07 STMicroelectronics S.r.l. Transconductor stage
DE4237122C2 (de) 1992-11-03 1996-12-12 Texas Instruments Deutschland Schaltungsanordnung zur Überwachung des Drainstromes eines Metall-Oxid-Halbleiter-Feldeffekttransistors
JP3332115B2 (ja) 1994-04-08 2002-10-07 株式会社東芝 多入力トランジスタおよび多入力トランスコンダクタ回路
US6246269B1 (en) 1998-04-06 2001-06-12 Agere Systems Guardian Corp. Programmable damping for write circuits
KR100601309B1 (ko) 1999-04-22 2006-07-13 삼성테크윈 주식회사 고속의 데이터를 처리할 수 있는 메모리 제어장치
US6166569A (en) 1999-04-23 2000-12-26 Analog Devices, Inc. Test interface circuits with waveform synthesizers having reduced spurious signals
KR100301056B1 (ko) 1999-06-22 2001-11-01 윤종용 싱크로너스 데이터 샘플링 회로
US6526113B1 (en) 1999-08-11 2003-02-25 Broadcom Corporation GM cell based control loops
US7187742B1 (en) 2000-10-06 2007-03-06 Xilinx, Inc. Synchronized multi-output digital clock manager
US6621675B2 (en) 2001-02-02 2003-09-16 Broadcom Corporation High bandwidth, high PSRR, low dropout voltage regulator
WO2003044550A1 (fr) * 2001-11-20 2003-05-30 Advantest Corporation Testeur de semi-conducteur
KR100618828B1 (ko) 2003-06-04 2006-08-31 삼성전자주식회사 테스트 모드에서 더 낮은 율로 데이터 비트들을 출력하는반도체 메모리장치 및 동작방법
US6922077B2 (en) 2003-06-27 2005-07-26 Intel Corporation Hybrid compensated buffer design
US6859075B1 (en) 2003-07-02 2005-02-22 Inphi Corporation High-speed output buffer
US7350132B2 (en) 2003-09-10 2008-03-25 Hewlett-Packard Development Company, L.P. Nanoscale interconnection interface
CN1890573B (zh) * 2003-12-09 2010-06-16 爱德万测试株式会社 缓冲电路、驱动电路、半导体测试装置及半导体集成电路
KR100605498B1 (ko) 2004-06-28 2006-07-31 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 방법
JP4261432B2 (ja) * 2004-07-09 2009-04-30 株式会社アドバンテスト 半導体試験装置および半導体試験方法
KR100787231B1 (ko) 2005-04-23 2007-12-21 삼성전자주식회사 고전압 발생장치, 고전압 발생방법 및 asic 칩
KR100798835B1 (ko) 2005-06-24 2008-01-28 요코가와 덴키 가부시키가이샤 전압 인가 장치 및 ic 테스터
US7671630B2 (en) 2005-07-29 2010-03-02 Synopsys, Inc. USB 2.0 HS voltage-mode transmitter with tuned termination resistance
US7873130B2 (en) 2005-08-10 2011-01-18 Ludwig Lester F Frequency comparator utilizing enveloping-event detection via symbolic dynamics of fixed or modulated waveforms
US7737671B2 (en) 2005-12-05 2010-06-15 Texas Instruments Incorporated System and method for implementing high-resolution delay
US7692446B2 (en) 2006-08-24 2010-04-06 Hynix Semiconductor, Inc. On-die termination device
US7692447B2 (en) 2007-05-18 2010-04-06 International Business Machines Corporation Driver circuit
JP5465376B2 (ja) 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、およびドライバ制御方法
JP5059580B2 (ja) 2007-12-20 2012-10-24 ルネサスエレクトロニクス株式会社 終端回路
JP2010141641A (ja) 2008-12-12 2010-06-24 Ricoh Co Ltd 半導体回路、半導体回路の出力バッファ波形調整方法
US8150648B2 (en) 2008-12-26 2012-04-03 Advantest Corporation Timing generator
JP2010178262A (ja) 2009-02-02 2010-08-12 Fujitsu Semiconductor Ltd ドライバストレングス調整回路、半導体集積回路、及びドライバストレングスの調整方法
JP5407551B2 (ja) 2009-05-22 2014-02-05 富士通セミコンダクター株式会社 タイミング調整回路及びタイミング調整方法
US8368366B2 (en) * 2009-09-03 2013-02-05 Advantest Corporation Driver circuit and test apparatus
EP2372485B1 (en) 2010-04-01 2014-03-19 ST-Ericsson SA Voltage regulator
US8837639B2 (en) 2010-06-18 2014-09-16 Ati Technologies Ulc Parallel synchronizing cell with improved mean time between failures
US8552700B2 (en) 2010-10-06 2013-10-08 Freescale Semiconductor, Inc. Switched mode voltage regulator and method of operation
US8446173B1 (en) 2010-11-03 2013-05-21 Pmc-Sierra, Inc. Scalable high-swing transmitter with rise and/or fall time mismatch compensation
US8760188B2 (en) 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
JP5715525B2 (ja) 2011-08-05 2015-05-07 セイコーインスツル株式会社 ボルテージレギュレータ
US8446169B1 (en) 2011-08-26 2013-05-21 Xilinx, Inc. Impedance tuning for termination
US9147620B2 (en) 2012-03-28 2015-09-29 Teradyne, Inc. Edge triggered calibration
US8779819B1 (en) 2012-04-30 2014-07-15 Pmc-Sierra Us, Inc. Transmitter output impedance calibration for output rise and fall time equalization and edge rate control
US9753479B2 (en) 2012-08-01 2017-09-05 Qualcomm Incorporated Multi-standard, automatic impedance controlled driver with supply regulation
TWI508420B (zh) 2013-03-15 2015-11-11 Silicon Motion Inc 應用於高負載電流之電荷注入式開關電容穩壓器
JP6007843B2 (ja) 2013-03-26 2016-10-12 富士通株式会社 信号伝送回路、半導体集積回路、及び信号伝送回路の調整方法
US9348347B2 (en) 2013-04-18 2016-05-24 Linear Technology Corporation Voltage generator with current source compensated for an error current operable over a wide voltage range
US20160112223A1 (en) 2013-05-10 2016-04-21 Mitsubishi Electric Corporation Signal processing device
US9231631B1 (en) 2014-06-20 2016-01-05 Altera Corporation Circuits and methods for adjusting the voltage swing of a signal
US9397670B2 (en) 2014-07-02 2016-07-19 Teradyne, Inc. Edge generator-based phase locked loop reference clock generator for automated test system
US10996272B2 (en) 2014-08-27 2021-05-04 Teradyne, Inc. One-shot circuit
US9520877B2 (en) 2014-12-16 2016-12-13 Intel Corporation Apparatus and method for detecting or repairing minimum delay errors
US9577818B2 (en) 2015-02-04 2017-02-21 Teradyne, Inc. High speed data transfer using calibrated, single-clock source synchronous serializer-deserializer protocol
US9503065B1 (en) 2015-08-31 2016-11-22 Teradyne, Inc. Deskew of rising and falling signal edges
US10128847B2 (en) 2016-02-26 2018-11-13 Micron Technology, Inc. Apparatuses and methods for level shifting
US9805822B1 (en) 2016-03-01 2017-10-31 Marvell Israel (M.I.S.L) Ltd. Built-in self-test for adaptive delay-locked loop
US9887710B1 (en) 2016-08-03 2018-02-06 Xilinx, Inc. Impedance and swing control for voltage-mode driver
DE102017207998B3 (de) 2017-05-11 2018-08-30 Dialog Semiconductor (Uk) Limited Spannungsregler und Verfahren zum Vorsehen einer Ausgangsspannung mit reduzierter Spannungswelligkeit
US10554450B2 (en) 2018-03-14 2020-02-04 Samsung Display Co., Ltd. High resolution voltage-mode driver
US11119155B2 (en) 2019-04-25 2021-09-14 Teradyne, Inc. Voltage driver circuit
US10761130B1 (en) 2019-04-25 2020-09-01 Teradyne, Inc. Voltage driver circuit calibration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326441A (ja) * 1998-05-20 1999-11-26 Advantest Corp 半導体試験装置
US10048717B1 (en) * 2017-08-17 2018-08-14 Powerchip Technology Corporation Voltage regulation device capable of stabilizing output voltage

Also Published As

Publication number Publication date
KR20210148363A (ko) 2021-12-07
JP7530914B2 (ja) 2024-08-08
US20200341060A1 (en) 2020-10-29
CN113728291A (zh) 2021-11-30
US10942220B2 (en) 2021-03-09
JP2022530220A (ja) 2022-06-28
WO2020219660A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
CN113728292B (zh) 电压驱动器电路
US6924660B2 (en) Calibration methods and circuits for optimized on-die termination
US7420387B2 (en) Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device
US9118317B2 (en) Transmitter swing control circuit and method
US7382153B2 (en) On-chip resistor calibration for line termination
CN113728291B (zh) 具有电源电流稳定的电压驱动器
US10761130B1 (en) Voltage driver circuit calibration
CN111427812B (zh) 计算机闪存设备物理接口的阻抗校准电路及校准控制方法
JP2012083208A (ja) 試験装置
JP2006066833A (ja) 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法，抵抗値補償プログラム及び回路の抵抗値試験プログラム
US9287872B2 (en) PVT compensation scheme for output buffers
JPWO2006046399A1 (ja) 振幅可変ドライバ回路、及び試験装置
US7714600B2 (en) Load fluctuation correction circuit, electronic device, testing device, and timing generating circuit
US20080238516A1 (en) Timing interpolator with improved linearity
US7667531B2 (en) Signal transmission circuit
KR100980414B1 (ko) 캘리브레이션 회로 및 이를 이용하는 데이터 출력 회로
Esch et al. Design of CMOS IO drivers with less sensitivity to process, voltage, and temperature variations
CN113454562A (zh) 用于二进制加权分压器的补偿
JP6835573B2 (ja) 電圧調整回路、及び電圧調整方法
CN117391016A (zh) 仿真电路、阻抗校准仿真方法与电子设备
JP2012122759A (ja) 試験装置
JP2012103053A (ja) 試験装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant