DE102017207998B3 - Spannungsregler und Verfahren zum Vorsehen einer Ausgangsspannung mit reduzierter Spannungswelligkeit - Google Patents

Spannungsregler und Verfahren zum Vorsehen einer Ausgangsspannung mit reduzierter Spannungswelligkeit

Info

Publication number
DE102017207998B3
DE102017207998B3 DE102017207998.3A DE102017207998A DE102017207998B3 DE 102017207998 B3 DE102017207998 B3 DE 102017207998B3 DE 102017207998 A DE102017207998 A DE 102017207998A DE 102017207998 B3 DE102017207998 B3 DE 102017207998B3
Authority
DE
Germany
Prior art keywords
voltage
driver
output
reference current
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017207998.3A
Other languages
English (en)
Inventor
Mihail Jefremow
Dan Ciomaga
Gennadii Tatarchenkov
Stephan Drebinger
Fabio Rigoni
Alessandro Angeli
Peter Seesink
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog Semiconductor UK Ltd
Original Assignee
Dialog Semiconductor UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor UK Ltd filed Critical Dialog Semiconductor UK Ltd
Priority to DE102017207998.3A priority Critical patent/DE102017207998B3/de
Application granted granted Critical
Publication of DE102017207998B3 publication Critical patent/DE102017207998B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/563Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load

Abstract

Das vorliegende Dokument beschreibt einen digitalen Spannungsregler (100), der konfiguriert ist zum Regeln einer Ausgangsspannung (112) an einem Ausgangsknoten basierend auf einer Eingangsspannung (111). Der Regler (100) weist eine Treiberstufe (120) mit N Treiberabschnitten (103) auf, wobei N > 1. Jeder der N Treiberabschnitte (103) kann einzeln aktiviert oder deaktiviert werden. Ein Treiberabschnitt (103) weist eine Stromquelle auf, die konfiguriert ist zum Vorsehen einer Ausgangsstromkomponente an den Ausgangsknoten, wenn der Treiberabschnitt (103) aktiviert ist. Weiter weist der Regler (100) eine Steuereinheit (102) auf, die konfiguriert ist zum Aktivieren einer Anzahl n der N Treiberabschnitte (103) basierend auf einer Abweichung einer Rückkopplungsspannung (113) von einer Referenzspannung (114), wobei die Rückkopplungsspannung (113) von der Ausgangsspannung (112) abhängig ist. Der Regler weist auch eine Begrenzungsschaltung auf, die konfiguriert ist zum Umgehen der Steuereinheit (102) zur Aktivierung eines oder mehrerer der N Treiberabschnitte 103) bei einem Abfall der Ausgangsspannung (112) auf oder unter eine Auslöserspannung.

Description

  • Technischer Bereich
  • Das vorliegende Dokument betrifft Spannungsregler. Insbesondere betrifft das vorliegende Dokument einen digitalen Spannungsregler, der konfiguriert ist zum Vorsehen einer Ausgangsspannung mit einer reduzierten Spannungswelligkeit.
  • Hintergrund
  • Integrierte Schaltungen (ICs - integrated circuits) für eine Leistungsverwaltung umfassen typischerweise einen oder mehrere Spannungsregler, insbesondere Low-Dropout-Regler (LDOs), um eine oder mehrere stabile und genau geregelte Versorgungsschienen bzw. -leitungen vorzusehen. Aufgrund der Reduzierung von Transistorabmessungen wird das Interesse an einer Integration einer größeren Anzahl von analogen Funktionen in eine digitale Schaltung, zum Beispiel durch eine Verwendung von Vorrichtungen mit minimaler Länge, attraktiver.
  • Die Funktionalität eines LDOs kann unter Verwendung einer digitalen Steuervorrichtung mit synchroner oder asynchroner Logik, gefolgt von einer Treiberstufe, implementiert werden. Der Steuerabschnitt des LDOs kann vollständig digital implementiert werden und kann effizient auf unterschiedliche Technologien portiert werden, ohne analoge Überlegungen, wie Vorspannungserzeugung, Kopplung oder spezielle Layout-Techniken, zu berücksichtigen.
  • Cheah, Michael et al. „A 100-mA, 99.11% Current Efficiency, 2-mVpp Ripple Digitally Controlled LD0 With Active Ripple Suppression“, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 25, no. 2, S. 696-704 beschreibt einen digital gesteuerten LDO. DE 10 2014 019 355 A1 beschreibt eine Sensorsteuerungsvorrichtung. DE 10 2014 102 860 A1 beschreibt ein System für eine Leistungsversorgung. DE 10 2010 002 528 A1 beschreibt einen digitalen Regler.
  • Das vorliegende Dokument adressiert das technische Problem eines Vorsehens eines digital gesteuerten Spannungsreglers, der eine Ausgangsspannung mit reduzierter Welligkeit vorsieht.
  • Zusammenfassung
  • Gemäß einem Aspekt wird ein digitaler Spannungsregler beschrieben, der konfiguriert ist zum Regeln einer Ausgangsspannung an einem Ausgangsknoten basierend auf einer Eingangsspannung. Der Regler weist auf eine Treiberstufe mit N Treiberabschnitten, wobei N > 1, wobei jeder der N Treiberabschnitte konfiguriert ist, einzeln aktiviert oder deaktiviert zu werden. Zumindest einer der N Treiberabschnitte weist eine Stromquelle auf, die konfiguriert ist zum Vorsehen einer Ausgangsstromkomponente an den Ausgangsknoten, wenn der Treiberabschnitt aktiviert ist. Weiterhin weist der Spannungsregler eine Steuereinheit auf, die konfiguriert ist zum Aktivieren einer Anzahl n der N Treiberabschnitte basierend auf einer Abweichung einer Rückkopplungsspannung von einer Referenzspannung, wobei die Rückkopplungsspannung von der Ausgangsspannung abhängig ist.
  • Gemäß einem anderen Aspekt wird ein Verfahren zum Regeln einer Ausgangsspannung an einem Ausgangsknoten basierend auf einer Eingangsspannung beschrieben. Das Verfahren umfasst ein Vorsehen einer Treiberstufe, die N Treiberabschnitte aufweist, wobei N > 1, wobei jeder der N Treiberabschnitte einzeln aktiviert oder deaktiviert werden kann. Ein Treiberabschnitt weist eine Stromquelle auf, die konfiguriert ist zum Vorsehen einer Ausgangsstromkomponente an den Ausgangsknoten, wenn der Treiberabschnitt aktiviert ist. Weiterhin umfasst das Verfahren ein Aktivieren einer Anzahl n der N Treiberabschnitte basierend auf einer Abweichung einer Rückkopplungsspannung von einer Referenzspannung, wobei die Rückkopplungsspannung von der Ausgangsspannung abhängig ist.
  • Es sollte angemerkt werden, dass die Verfahren und Systeme einschließlich ihrer bevorzugten Ausführungsbeispiele, wie in dem vorliegenden Dokument beschrieben, eigenständig oder in Kombination mit den anderen in diesem Dokument offenbarten Verfahren und Systemen verwendet werden können. Darüber hinaus sind die in dem Kontext eines Systems dargelegten Merkmale auch auf ein entsprechendes Verfahren anwendbar.
  • In dem vorliegenden Dokument bezieht sich der Begriff „koppeln“ oder „gekoppelt“ auf Elemente, die in elektrischer Verbindung miteinander sind, entweder direkt verbunden, zum Beispiel über Drähte, oder auf andere Weise.
  • Figurenliste
  • Die Erfindung wird im Folgenden auf beispielhafte Weise unter Bezugnahme auf die beigefügten Zeichnungen erläutert, wobei
    • 1a einen beispielhaften digitalen Spannungsregler zeigt;
    • 1b einen beispielhaften digitalen Spannungsregler mit Pegelschieberschaltungen zeigt;
    • Figur 1c beispielhafte Treiberabschnitte für einen digitalen Spannungsregler zeigt;
    • 2a einen beispielhaften PMOS-Typ-Treiberabschnitt zeigt;
    • 2b einen beispielhaften NMOS-Typ-Treiberabschnitt zeigt;
    • 3 eine beispielhafte Treiberstufe mit einer kombinierten Referenzstromquelle zeigt;
    • 4 beispielhafte Begrenzungs- bzw. Klemmschaltungen zeigt; und
    • 5 ein Ablaufdiagramm eines beispielhaften Verfahrens zum Regeln einer Ausgangsspannung zeigt.
  • Detaillierte Beschreibung
  • 1a zeigt einen beispielhaften digitalen Spannungsregler 100, insbesondere einen digitalen LDO. Der Regler 100 weist eine Vielzahl von Treiberabschnitten 103 auf, wobei jeder Treiberabschnitt 103 einen oder mehrere Durchlassschalter oder Durchlasstransistoren 104 aufweist. Ein Treiberabschnitt 103 kann entweder aktiviert oder deaktiviert sein, auf eine digitale Weise. Der Durchlassschalter 104 eines aktivierten Treiberabschnitts 103 ist geschlossen und der Durchlassschalter 104 eines deaktivierten Treiberabschnitts 103 ist offen. Daher werden die Durchlassschalter oder die Durchlasstransistoren 104 auf eine digitale Weise gesteuert, wobei sie entweder geschlossen oder offen sind.
  • Jeder Durchlassschalter 104 kann eine (typischerweise feste oder konstante) Ausgangsstromkomponente vorsehen. Als Ergebnis davon kann der Gesamtausgangsstrom, der an dem Ausgangsknoten des Reglers 100 vorgesehen ist, durch Auswählen einer bestimmten Anzahl n von aktivierten Treiberabschnitten 103 eingestellt werden. Beispielsweise kann der Regler 100 N Treiberabschnitte 103 aufweisen, wobei jeder Treiberabschnitt 103 eine Ausgangsstromkomponente IC vorsehen kann. Wenn n der N Treiberabschnitte aktiviert sind, ist der Gesamtausgangsstrom IO des Reglers IO = n * IC.
  • Der Satz von Treiberabschnitten 103 ist konfiguriert zum Koppeln der Eingangsspannung VIN 111 mit der Ausgangsspannung VOUT 112. Unter Verwendung eines Spannungsteilers 105 kann eine Rückkopplungsspannung 113 von der Ausgangsspannung 112 abgeleitet werden, wobei die Rückkopplungsspannung 113 proportional zu der Ausgangsspannung 112 ist. Unter Verwendung eines Komparators 101 wird die Rückkopplungsspannung 113 mit einer Referenzspannung Vref 114 verglichen, wodurch ein digitales Komparatorsignal 115 vorgesehen wird, das angibt, ob die Rückkopplungsspannung 113 größer oder kleiner als die Referenzspannung 114 ist. Eine (digitale) Steuervorrichtung oder Steuereinheit 102 kann die Anzahl n von Abschnitten 103 bestimmen, die aktiviert werden sollen, basierend auf dem Komparatorsignal 115. Insbesondere kann die Steuervorrichtung 102 ein Steuersignal 116 erzeugen, das zum Beispiel N Bits zum Steuern der N Abschnitte 103 aufweist. Die N Bits des Steuersignals 116 können für jeden Abschnitt 103 angeben, ob der Abschnitt 103 aktiviert oder deaktiviert werden soll.
  • Die Erzeugung des Steuersignals 116 kann unter Verwendung eines Taktsignals CLK 117 ausgelöst werden. Daher kann das Steuersignal 116 mit einer bestimmten Aktualisierungsfrequenz aktualisiert werden, die in dem Bereich von 100 kHz oder mehr liegen kann. Weiterhin zeigt 1a einen Ausgangskondensator 106 des Reglers 100 sowie eine Last 107, die mit dem Regler 100 gekoppelt ist.
  • Somit kann die digitale Steuerung 102 ein Ein-Bit-Komparatorsignal 115 von einem getakteten Komparator 101 empfangen. Der Komparator 101 vergleicht die Referenzspannung Vref 114 mit der herunter-geteilten Ausgangsspannung Vout 112 und liefert entweder „1“ oder „0“ als Komparatorsignal 115 für die digitale Steuervorrichtung 102. Die Steuervorrichtung 102 kann als ein sogenannter Barrel-Shifter implementiert sein, der ein N-Bit-Ausgangssignal 116 für die N Abschnitte 103 hat. Das N-Bit-Digitalwort 116 steuert die Treiberstufe 120, die aus N Treiberabschnitten 103 besteht, wobei jeder der Treiberabschnitte 103 mit dem entsprechenden einen Bit des digitalen Steuervektors 116 verbunden ist. Dieser Ansatz für eine Treiberstufe 120 kann verwendet werden, wenn die Eingangsspannung Vin 111 konstant ist und/oder wenn die Differenz zwischen Vin 111 und Vout 112 relativ niedrig ist.
  • Wenn Vin 111 höher als die digitale Versorgungsspannung VDD 118 ist, die die digitale Steuervorrichtung 102 versorgt, kann eine zusätzliche Pegelschieberschaltung 108 verwendet werden, um ein pegelverschobenes (N Bit) Steuersignal 119 vorzusehen (wie in 1b gezeigt).
  • Die Pegelschieberschaltung 108 kann eine signifikante Fläche und Leistung verbrauchen, wodurch die Vorteile eines digitalen Reglers 100 verringert werden. Selbst wenn keine Pegelschieberschaltung 108 verwendet wird oder wenn die Pegelschieberschaltung 108 in einer flächen- und raumeffizienten Weise implementiert wird, ist ein Nachteil des digitalen Reglers 100, dass die Treiberstufe 120, die die N Abschnitte 103 aufweist, typischerweise eine relativ starke PVT(Prozess-, Spannungs-, Temperatur-)-Abhängigkeit zeigt. Als Ergebnis davon kann die Ausgangsspannung 112 des digitalen Reglers 100 eine relativ starke Welligkeit zeigen, insbesondere für niedrige Lastbedingungen.
  • 1c zeigt die Abhängigkeit eines Treiberabschnitts 103 in Bezug auf PVT. Die linke Seite zeigt die Verwendung eines PMOS(p-Typ-Metalloxid-Halbleiter- (MOS - metal oxide semiconductor))-Transistors und die rechte Seite zeigt die Verwendung eines NMOS(n-Typ-MOS)-Transistors als einen Durchlassschalter oder Durchlasstransistor 104. Die Ausgangsstromkomponente der Durchlassschalter 104 ist gegeben durch I o u t , P M O S μ P M O S C O X ( V g s , p m o s ) = μ P M O S C O X ( V i n )
    Figure DE102017207998B3_0001
    I o u t , N M O S μ N M O S C O X ( V g s , n m o s ) = μ N M O S C O X ( V i n V o u t )
    Figure DE102017207998B3_0002
  • Cox ist die Gateoxidkapazität pro Flächeneinheit und µ ist die effektive Ladungsträger-Mobilität des MOS-Transistors 104. Diese Parameter sind abhängig von PVT und folglich sind die Ausgangsstromkomponenten der verschiedenen Abschnitte 103 von PVT abhängig. Dies führt zu einer Ausgangsspannungswelligkeit an dem Ausgangsknoten des Reglers 100, da die von den verschiedenen Abschnitten 103 vorgesehene Ausgangsstromkomponente für die verschiedenen Abschnitte 103 unterschiedlich ist.
  • Im Folgenden wird eine Schaltungsanordnung zum Reduzieren der Welligkeit der Ausgangsspannung 112 eines digitalen Reglers 100 beschrieben. Die 2a und 2b zeigen modifizierte Treiberabschnitte 103 für eine PMOS- bzw. für eine NMOS-Implementierung. Die modifizierten Treiberabschnitte 103 können als Konstant-Verstärkungs-Treiber(CGD - Constant Gain Driver)-Abschnitt 103 bezeichnet werden. Der PMOS-CGD 103 von 2a wird unter Verwendung von drei Transistoren T1-T3 und der Stromquelle Ibias implementiert. Der Transistor T1 204 wirkt als ein Schalter, der die Ibias -Stromquelle 201 mit dem Stromspiegel T2, T3 202 verbindet. Das Spiegelverhältnis von T2, T3 ist 1: Mi. Dieses Spiegelverhältnis ist im Wesentlichen unabhängig von PVT-Variationen, insbesondere wenn T3 an dem Ausgang des Stromspiegels 202 in Sättigung betrieben wird und wenn eine Kanallängenmodulation vernachlässigt werden kann.
  • Die Ausgangsstromkomponente Iout,PMOS, die von T3 vorgesehen wird und die unter Verwendung des Steuersignals 116 eingestellt ist, ist gegeben durch: I out ,PMOS = M 1 × I bias
    Figure DE102017207998B3_0003
  • Zur Aktivierung eines Treiberabschnitts 103 (angegeben durch das Steuersignal 116) kann eine Steuerspannung Vcontrol (zum Beispiel VDD 118) an das Gate von T1 204 angelegt werden.
  • Für den NMOS-Treiberabschnitt 103 von Figur 2b können zwei weitere Transistoren T4, T5, die einen weiteren Stromspiegel 203 bilden, verwendet werden, um eine Ausgangsstromkomponente Iout,NMOS vorzusehen, die gegeben ist durch I out ,NMOS = M 1 × M 2 × I bias + M 1 × I bias
    Figure DE102017207998B3_0004
  • Somit kann eine PVT-unabhängige Ausgangsstromkomponente durch die in den 2a und 2b gezeigten Treiberabschnitte 103 vorgesehen werden. Ein weiterer Vorteil der Treiberabschnitte 103 der 2a und 2b ist die eingebaute Pegelschieberfunktion. Daher ist keine zusätzliche Pegelschieberschaltung 108 für Situationen erforderlich, in denen Vin > VDD ist.
  • Somit können die Treiberabschnitte 103 als Stromquellen implementiert werden, wobei jeder Treiberabschnitt 103 eine konstante Ausgangsstromkomponente vorsieht. Auf diese Weise kann die Welligkeit der Ausgangsspannung 112 reduziert werden. Als Ergebnis einer Verwendung einer Stromquelle für einen Treiberabschnitt 103 ist der von dem Treiberabschnitt 103 vorgesehene Ausgangsstrom im Wesentlichen unabhängig von der Differenz zwischen der Eingangsspannung 111 und der Ausgangsspannung 112.
  • Um den Energieverbrauch und die Fläche der N CGD-Abschnitte 103 zu reduzieren, kann ein globaler Treiberversorgungserzeugungsansatz implementiert werden, wie in 3 gezeigt. In diesem Ansatz kann ein Referenzstrom Iref,R 314 erzeugt werden, zum Beispiel durch einen Operationsverstärker 311, der eine feste Sollspannung VR 315 über den Referenzwiderstand R1 313 unter Verwendung des Referenztransistors 312 regelt. Der Referenzstrom 314 wird dann durch Iref,R = VR/R1 definiert. Dieser Referenzstrom 314 wird durch den Stromspiegel T2, T3 202 zu dem Zwischenwiderstand R2 durch den Treibertransistor T4 gespiegelt. Die Spannung über R2 ist durch das Widerstandsverhältnis R2/R1 × VR gegeben und ist unabhängig von PVT (vor allem, wenn T3 in Sättigung ist und wenn die Kanallängenmodulation von T3 vernachlässigt werden kann).
  • Der Treibertransistor T4 kann derselbe NMOS-Transistor sein wie der Durchlasstransistor T5 104, wobei T4 die Gate-Spannung Vsup1 (hier auch als erste Treiberspannung bezeichnet) für T5 erzeugt, wobei die Gate-Spannung Vsup1 durch den Referenzstrom Iref,R 314 definiert ist. Der Treiberabschnitttransistor oder Durchlasstransistor T5 104 ist mit dem Gate von T4 über einen Inverter T6, T7 (hier als Aktivierungsschaltung 320 bezeichnet) verbunden, der unter Verwendung des invertierten Vcontrol-Steuersignals 316 gesteuert wird. Somit bilden die Transistoren T4 und T5 einen Stromspiegel, der unter Verwendung des Steuersignals 116 oder des invertierten Steuersignals 316 aktiviert oder deaktiviert werden kann. Der Referenzstromgenerator 301 zum Erzeugen des Referenzstroms Iref,R 314 und/oder der Treiberversorgungsgenerator 302 müssen nur einmal für N verschiedene Treiberabschnitte 103 vorgesehen sein. Dadurch können der Leistungsverbrauch und die Fläche des Reglers 100 reduziert werden.
  • Um das Lasttransienteverhalten eines digitalen Reglers 100 zu verbessern, kann eine Begrenzungsverbesserungstechnik verwendet werden, wie in 4 gezeigt. Der digitale Regler 100 verwendet den Referenzstromgenerator 301 und den Treiberversorgungsgenerator 302, der in 3 gezeigt ist. Die Begrenzungsverbesserung wird unter Verwendung der Transistoren T3, T6 und des zweiten Zwischenwiderstands R3, 404 implementiert, die auf dieselbe Weise wie die Transistoren T4, T5 und der Zwischenwiderstand R2 402 betrieben werden. Der einzige Unterschied ist die Dimensionierung des zweiten Zwischenwiderstands R3 404. Für R3 < R2 ist die Spannung Vsup2 (hier als die zweite Treiberspannung bezeichnet), die an dem Gate des zweiten Treibertransistors T6 403 vorgesehen ist, niedriger als die Spannung Vsup1, die an dem Gate des Treibertransistors T5 401 vorgesehen ist.
  • Der Durchlasstransistor T7 104 eines ausgewählten (d.h. aktiven) Treiberabschnitts 103 ist mit der Spannung Vsup1 über den Transistor T8 der Aktivierungsschaltung 420 gekoppelt, die unter Verwendung des invertierten Vcontrol-Signals 316 gesteuert wird, wodurch zu der gewünschten Ausgangsspannung Vout 112 beigetragen wird. Andererseits ist das Gate des Durchlassschalters T7 104 eines abgewählten (d.h. inaktiven) Treiberabschnitts 103 nicht mit dem Refererrzpotential VSS 318 verbunden (wie in 3 der Fall ist), sondern mit der Spannung Vsup2 (unter Verwendung des Transistors Tg der Aktivierungsschaltung 420, gesteuert unter Verwendung des Steuersignals 116).
  • In dem Fall einer schnellen Stromrampe an dem Ausgangsknoten des Reglers 100 fällt die Ausgangsspannung Vout 112 typischerweise schnell ab. Wenn die Ausgangsspannung Vout 112 unter Vout<Vsup2-Vth,T7 fällt (wobei Vth,T7 die Schwellenspannung des Durchlasstransistors T7 104 ist), beginnen alle abgewählten Abschnitte 103, d.h. alle geschlossenen Durchlasstransistoren 104, fast unmittelbar mit einem Leiten von Strom und verhindern dadurch, dass die Ausgangsspannung Vout 112 weiter abfällt. Somit kann eine Begrenzungsfunktion, die Lasttransienten unterworfen ist, insbesondere einer Erhöhung der Last 107, vorgesehen werden.
  • Die zweite Treiberspannung Vsup2 ist typischerweise kleiner als die erste Treiberspannung Vsup1. Weiterhin kann die erste Treiberspannung Vsup1 kleiner als die Steuerversorgungsspannung VDD 118 sein.
  • Somit wird ein digitaler Spannungsregler 100, der konfiguriert ist zum Regeln einer Ausgangsspannung 112 an einem Ausgangsknoten basierend auf einer Eingangsspannung 111, in dem vorliegenden Dokument beschrieben. Der Spannungsregler 100 kann ein digitaler LDO sein. Die Eingangsspannung 111 kann durch eine Eingangsleistungsversorgung (zum Beispiel durch eine Batterie) vorgesehen werden. Der Regler 100 weist eine Treiberstufe 120 mit N Treiberabschnitten 103 auf, wobei N > 1 (typischerweise N = 10, 50, 100 oder mehr). Jeder der N Treiberabschnitte 103 kann einzeln aktiviert oder deaktiviert werden. Mit anderen Worten, die Anzahl n von aktivierten Treiberabschnitten 103 kann frei zwischen 1 und N variiert werden. Auf diese Weise kann der Ausgangsstrom, der an den Ausgangsknoten des Reglers 100 vorgesehen wird, variiert werden, insbesondere zum Regeln der Ausgangsspannung 112 gemäß einer Referenzspannung 114.
  • Ein Treiberabschnitt 103, typischerweise jeder der N Treiberabschnitte 103, weist eine Stromquelle auf, die konfiguriert ist zum Vorsehen einer Ausgangsstromkomponente an den Ausgangsknoten, wenn der Treiberabschnitt 103 aktiviert ist. Die von einem Treiberabschnitt 103 vorgesehene Ausgangsstromkomponente kann von der Eingangsleistungsversorgung bezogen werden. Somit können ein oder mehrere der N Treiberabschnitte 103 jeweils eine Ausgangsstromkomponente vorsehen, was zu dem Gesamtausgangsstrom beiträgt, der durch den Spannungsregler 100 an dem Ausgangsknoten vorgesehen wird. Durch Verwendung einer Stromquelle zum Vorsehen der Ausgangsstromkomponente eines Treiberabschnitts 103 kann eine stabile Ausgangsstromkomponente vorgesehen werden, die im Wesentlichen unabhängig von PVT ist.
  • Weiterhin weist der Regler 100 eine Steuereinheit 102 auf, die konfiguriert ist zum Aktivieren einer Anzahl n der N Treiberabschnitte 103 basierend auf einer Abweichung einer Rückkopplungsspannung 113 von einer Referenzspannung 114, wobei die Rückkopplungsspannung 113 von der Ausgangsspannung 112 abhängig ist. Die Rückkopplungsspannung 113 kann proportional zu der Ausgangsspannung 112 sein. Unter Verwendung eines Komparators 101 kann die Rückkopplungsspannung 113 mit der (typischerweise konstanten) Referenzspannung 114 verglichen werden. Das Komparatorsignal 115 an dem Ausgang des Komparators 101 kann angeben, ob die Rückkopplungsspannung 113 höher oder niedriger als die Referenzspannung 114 ist. Die Steuereinheit 102 kann die Anzahl n von aktiven Treiberabschnitten 103 basierend auf dem Komparatorsignal 115 bestimmen. Insbesondere kann die Steuereinheit 102 die Anzahl n basierend auf dem Komparatorsignal 115 erhöhen oder verringern (zum Beispiel Erhöhen der Anzahl n (zum Beispiel um eins), wenn die Rückkopplungsspannung 113 niedriger als die Referenzspannung 114 ist und/oder Verringern der Anzahl n (zum Beispiel um eins), wenn die Rückkopplungsspannung 113 größer als die Referenzspannung 114 ist). Der Vergleich der Rückkopplungsspannung 113 und der Referenzspannung 114 und/oder die Aktualisierung der Anzahl n von aktiven Treiberabschnitten 103 kann wiederholt oder periodisch (bei einer Aktualisierungsfrequenz von zum Beispiel 100 kHz oder mehr) durchgeführt werden.
  • Die Verwendung von Treiberabschnitten 103, die Stromquellen zum Erzeugen der jeweiligen Ausgangsstromkomponenten aufweisen, sieht einen Spannungsregler 100 mit einer reduzierten Welligkeit der Ausgangsspannung 112 vor.
  • Der Spannungsregler 100 kann eine Referenzstromquelle 201, 301 aufweisen, die konfiguriert ist zum Vorsehen eines Referenzstroms 314. Die Ausgangsstromkomponente eines Treiberabschnitts 103 kann dann basierend auf dem Referenzstrom 314 erzeugt werden, wodurch stabile Ausgangsstromkomponenten vorgesehen werden (die im Wesentlichen unabhängig von PVT sind).
  • Jeder der Treiberabschnitte 103 kann eine eigene Referenzstromquelle 201, 301 aufweisen. Andererseits können zumindest einige der N Treiberabschnitte 103 dieselbe Referenzstromquelle 201, 301 verwenden. Mit anderen Worten, die Ausgangsstromkomponente von zumindest einigen der N Treiberabschnitte 103 kann aus dem Referenzstrom 314 erzeugt werden, der durch eine gemeinsame Referenzstromquelle 201, 301 vorgesehen wird. Insbesondere kann der Regler 100 nur eine einzelne Referenzstromquelle 201, 301 für die N Treiberabschnitte 103 vorsehen, d.h. zum Vorsehen der Ausgangsstromkomponenten der N Treiberabschnitte 103. Durch Verwenden einer Referenzstromquelle 201, 301, die zumindest teilweise unter den Treiberabschnitten 103 des Reglers 100 geteilt wird, kann ein Fläche- und Leistungs-effizienter Regler 100 vorgesehen werden.
  • Der Regler 100 kann einen PMOS-Stromspiegel 202 aufweisen, der konfiguriert ist zum Spiegeln des Referenzstroms 314 zu dem Ausgangsknoten, um die Ausgangsstromkomponente eines oder mehrerer Treiberabschnitte 103 vorzusehen. Der Strom an dem Eingang des PMOS-Stromspiegels 202 kann dem Referenzstrom 314 entsprechen. Der Strom an dem Ausgang des PMOS-Stromspiegels 202 kann als Ausgangsstromkomponente eines PMOS-Treiberabschnitts 103 verwendet werden. Der PMOS-Stromspiegel 202 kann einen ersten PMOS-Transistor an dem Eingang (der typischerweise als Diode angeordnet ist) und einen zweiten PMOS-Transistor an dem Ausgang aufweisen. Die Sources der PMOS-Transistoren können mit der Eingangsspannung 111 oder einer Steuerversorgungsspannung VDD 118 gekoppelt sein.
  • Der Regler 100 kann einen PMOS-Stromspiegel 202 für mehrere Treiberabschnitte 103 aufweisen. Insbesondere kann der Regler 100 einen einzelnen PMOS-Stromspiegel 202 zum Ableiten der Ausgangsstromkomponente von zumindest einigen (zum Beispiel für alle) der N Treiberabschnitte 103 basierend auf dem Referenzstrom 314 aufweisen. Als Ergebnis davon kann ein Fläche- und Leistungs-effizienter Regler 100 vorgesehen werden.
  • Der Spannungsregler 100 kann einen NMOS-Stromspiegel 203 aufweisen, der konfiguriert ist zum Spiegeln eines Stroms an dem Ausgang des PMOS-Stromspiegels 202 zu dem Ausgangsknoten, um die Ausgangsstromkomponente eines oder mehrerer Treiberabschnitte 103 vorzusehen. Der NMOS-Stromspiegel 203 kann einen ersten NMOS-Transistor an dem Eingang und einen zweiten NMOS-Transistor an dem Ausgang des NMOS-Stromspiegels 203 aufweisen. Der erste NMOS-Transistor des NMOS-Stromspiegels 203 kann in Serie mit dem zweiten PMOS-Transistor des PMOS-Stromspiegels 202 angeordnet sein. Der erste NMOS-Transistor kann als Diode angeordnet sein.
  • Die Source von zumindest einem der NMOS-Transistoren des NMOS-Stromspiegels 203 (insbesondere die Source des zweiten NMOS-Transistors an dem Ausgang des NMOS-Stromspiegels 203) kann mit dem Ausgangsknoten des Reglers 100 verbunden sein, um die Ausgangsstromkomponente von zumindest einem der Treiberabschnitte 103 vorzusehen. Somit kann ein NMOS-Typ-Treiberabschnitt 103 und/oder ein NMOS-Typ-Spannungsregler 100 vorgesehen werden.
  • Der Drain von zumindest einem der NMOS-Transistoren des NMOS-Stromspiegels 203 (insbesondere der Drain des zweiten NMOS-Transistors an dem Ausgang des NMOS-Stromspiegels 203) kann mit der Eingangsspannung 111 gekoppelt sein. Somit kann der zweite NMOS-Transistor einen Durchlassschalter oder einen Durchlasstransistor 104 eines Treiberabschnitts 103 bilden.
  • Der PMOS-Stromspiegel 202 und/oder der NMOS-Stromspiegel 203 können jeweils ein Spiegelverhältnis zum Verstärken des Referenzstroms 314 aufweisen. Auf diese Weise kann die Leistungseffizienz des Reglers 100 weiter erhöht werden.
  • Eine Referenzstromquelle 201, 301 kann einen Referenzstromtransistor 312 und einen Referenzstromwiderstand 313 aufweisen, die in Serie angeordnet sind, derart, dass der von der Referenzstromquelle 201, 301 vorgesehene Referenzstrom 314 durch den Referenzstromtransistor 312 und durch den Referenzstromwiderstand 313 fließt. Der Referenzstromtransistor 312 kann derart gesteuert werden, dass ein Spannungsabfall an dem Referenzstromwiderstand 313 einer Sollspannung 315 entspricht. Insbesondere kann eine Referenzstromquelle 201, 301 einen Operationsverstärker 311 aufweisen, der konfiguriert ist zum Steuern des Referenzstromtransistors 312 basierend auf der Sollspannung 315 und basierend auf dem Spannungsabfall an dem Referenzstromwiderstand 313. Als Ergebnis davon kann ein stabiler Referenzstrom 314 vorgesehen werden, der im Wesentlichen unabhängig von PVT ist.
  • Wie oben angemerkt, kann die Steuereinheit 102 konfiguriert sein zum Vorsehen eines Steuersignals 116, das angibt, ob ein Treiberabschnitt 103 aktiviert werden soll oder nicht. Insbesondere kann das Steuersignal 116 für jeden der N Treiberabschnitte 103 angeben, ob der Treiberabschnitt 103 aktiv oder inaktiv sein soll. Ein aktiver Treiberabschnitt 103 liefert eine Ausgangsstromkomponente (größer Null). Andererseits liefert ein inaktiver Treiberabschnitt 103 keinen Strom an den Ausgangsknoten des Reglers 100.
  • Ein Treiberabschnitt 103 kann einen Steuerschalter 204 aufweisen, der konfiguriert ist zum Koppeln der Referenzstromquelle 201, 301 mit dem Eingang des PMOS-Stromspiegels 202, um den Treiberabschnitt 103 zu aktivieren, oder zum Entkoppeln der Referenzstromquelle 201, 301 von dem Eingang des PMOS-Stromspiegels 202, um den Treiberabschnitt 103 zu deaktivieren. Der Steuerschalter 204 kann basierend auf dem Steuersignal 116 gesteuert werden. Auf diese Weise können die verschiedenen Treiberabschnitte 103 individuell und unabhängig gesteuert werden.
  • Der Regler 100 kann einen Treibertransistor 401 aufweisen, der in Serie mit dem Ausgang des PMOS-Stromspiegels 202 angeordnet ist derart, dass ein gespiegelter Referenzstrom (gespiegelt durch den PMOS-Stromspiegel 202) durch den Treibertransistor 401 fließt. Der Treibertransistor 401 kann dem ersten NMOS-Transistor eines NMOS-Stromspiegels 203 entsprechen. Der Treibertransistor 401 kann in Serie mit dem zweiten PMOS-Transistor des PMOS-Stromspiegels 202 angeordnet sein.
  • Ein Gate des Treibertransistors 401 kann über eine Aktivierungsschaltung 320, 420 mit einem Gate eines Durchlasstransistors 104 eines Treiberabschnitts 103 gekoppelt sein. Somit kann der Treibertransistor 401 (der als eine Diode angeordnet sein kann durch Kopplung des Gates mit dem Drain des Treibertransistors 401) einen NMOS-Stromspiegel 203 mit dem Durchlasstransistor 104 (der ein NMOS-Transistor sein kann) bilden.
  • Jeder der N Treiberabschnitte 103 kann einen Durchlasstransistor 104 aufweisen, wobei die Gates der N Durchlasstransistoren 104 mit dem Gate des (einzelnen) Treibertransistors 401 über N Aktivierungsschaltungen 320, 420 für die N Treiberabschnitte 103 gekoppelt sein können. Somit können die verschiedenen Treiberabschnitte 103 unter Verwendung einer einzelnen Referenzstromquelle 301 und eines einzelnen PMOS-Stromspiegels 202 angetrieben werden.
  • Die Aktivierungsschaltung 320, 420 eines Treiberabschnitts 103 kann basierend auf dem Steuersignal 116 gesteuert werden (insbesondere basierend auf dem Bit des Steuersignals 116, das dem bestimmten Treiberabschnitt 103 zugeordnet ist). Das Steuersignal 116 kann N Bits für die N Treiberabschnitte 103 aufweisen. Die Aktivierungsschaltungen 320, 420 der N Treiberabschnitte 103 können basierend auf den jeweiligen Bits des Steuersignals 116 gesteuert werden.
  • Der Regler 100 kann einen Zwischenwiderstand R2 402 aufweisen, der zwischen dem Treibertransistor 401 und einem Referenzpotential 318 (zum Beispiel Masse oder VSS) des Reglers 100 angeordnet ist derart, dass der gespiegelte Referenzstrom (der von dem PMOS-Stromspiegel 202 vorgesehen wird) durch den Zwischenwiderstand 402 fließt. Somit kann eine erste Treiberspannung Vsup1 entsprechend dem Spannungsabfall an dem Zwischenwiderstand R2 402 und dem Treibertransistor 401 vorgesehen werden.
  • Diese erste Treiberspannung Vsup1 kann verwendet werden zum Steuern eines oder mehrerer der N Treiberabschnitte 103. Die Aktivierungsschaltung 320, 420 eines Treiberabschnitts 103 kann konfiguriert sein zum Koppeln des Gates des Durchlasstransistors 104 des Treiberabschnitts 103 mit der ersten Treiberspannung Vsup1 oder zum Entkoppeln des Gates des Durchlasstransistors 104 von der ersten Treiberspannung Vsup1. Auf diese Weise kann der jeweilige Treiberabschnitt 103 aktiviert bzw. deaktiviert werden.
  • Der Regler 100 kann einen zweiten PMOS-Stromspiegel 405 aufweisen, der einen zweiten gespiegelten Referenzstrom von dem Referenzstrom 314 vorsieht. Der zweite PMOS-Stromspiegel 405 kann den ersten PMOS-Transistor mit dem PMOS-Stromspiegel 202 teilen. Andererseits kann der zweite PMOS-Stromspiegel 405 einen anderen zweiten PMOS-Transistor an dem Ausgang des zweiten PMOS-Stromspiegels 405 haben. Der PMOS-Stromspiegel 202 und der zweite PMOS-Stromspiegel 405 können dasselbe Spiegelverhältnis haben.
  • Der zweite PMOS-Stromspiegel 405 kann verwendet werden, um eine zweite Treiberspannung Vsup2 von dem Referenzstrom 314 abzuleiten, insbesondere derart, dass die erste Treiberspannung Vsup1 größer als die zweite Treiberspannung Vsup2 ist. Eine solche zweite Treiberspannung Vsup2 kann verwendet werden, um einen Begrenzungs- bzw. Klemmmodus vorzusehen, um die Transienteleistung des Reglers 100 zu erhöhen.
  • Der Regler 100 kann einen zweiten Treibertransistor 403 und einen zweiten Zwischenwiderstand 404 aufweisen, die in Serie angeordnet sind. Der zweite Zwischenwiderstand 404 ist zwischen dem zweiten Treibertransistor 403 und dem Referenzpotential 318 angeordnet derart, dass der zweite gespiegelte Referenzstrom durch den zweiten Treibertransistor 403 und durch den zweiten Zwischenwiderstand 404 fließt. Somit kann eine zweite Treiberspannung Vsup2 entsprechend dem Spannungsabfall an dem zweiten Zwischenwiderstand 404 und dem zweiten Treibertransistor 403 vorgesehen werden.
  • Der zweite Zwischenwiderstand 404 kann einen kleineren Widerstandswert als der Zwischenwiderstand 402 haben, wodurch die zweite Treiberspannung Vsup2 kleiner als die erste Treiberspannung Vsup1 gesetzt wird. Somit können die Treiberspannungen auf effiziente Weise bestimmt werden.
  • Die Aktivierungsschaltung 320, 420 eines Treiberabschnitts 103 kann konfiguriert sein zum Koppeln des Gates des Durchlasstransistors 104 mit der zweiten Treiberspannung Vsup2 oder zum Entkoppeln des Gates des Durchlasstransistors 104 von der zweiten Treiberspannung Vsup2. Insbesondere kann das Gate des Durchlasstransistors 104 mit der zweiten Treiberspannung Vsup2 gekoppelt sein zum Öffnen des Durchlasstransistors 104 (zum Beispiel eines NMOS-Transistors). Andererseits kann das Gate des Durchlasstransistors 104 mit der ersten Treiberspannung Vsup1 gekoppelt sein zum Schließen des Durchlasstransistors 104 (zum Vorsehen der Ausgangsstromkomponente). Somit kann die Aktivierungsschaltung 320, 420 eines Treiberabschnitts 103 konfiguriert sein zum Aktivieren oder Deaktivieren des Treiberabschnitts 103 auf eine zuverlässige Weise.
  • Weiterhin sieht das Vorsehen einer zweiten Treiberspannung Vsup2 einen Begrenzungsmodus vor. Insbesondere kann die zweite Treiberspannung Vsup2 eingestellt werden (zum Beispiel durch Setzen des Widerstandswerts des zweiten Zwischenwiderstands 404) derart, dass das Schließen des Durchlasstransistors 104 eines Treiberabschnitts 103 automatisch ausgelöst wird (unabhängig von dem Steuersignal 116), wenn die Ausgangsspannung 112 unter eine vorgegebene Auslöserspannung fällt. Dadurch wird eine zusätzliche Ausgangsstromkomponente an den Ausgangsknoten in dem Fall eines Abfalls der Ausgangsspannung 112 vorgesehen, wodurch dem Abfall der Ausgangsspannung 112 entgegengewirkt wird.
  • Somit kann die Reaktionsgeschwindigkeit des Reglers 100 bei Lasttransienten (insbesondere bei einer Erhöhung der Last 107) erhöht werden.
  • Somit kann der Regler 100 eine Treiberschaltung 301, 302, 202, 405, 401, 402, 403, 404 aufweisen, die konfiguriert ist zum Erzeugen einer ersten Treiberspannung Vsup1 und einer zweiten Treiberspannung Vsup2 basierend auf dem Referenzstrom 314, der durch eine (eventuell einzelne) Referenzstromquelle 201, 301 vorgesehen wird.
  • Weiterhin kann der Regler 100 eine Aktivierungsschaltung 320, 420 aufweisen, die konfiguriert ist zum Koppeln eines Durchlasstransistors 104 eines Treiberabschnitts 103 mit der ersten Treiberspannung Vsup1, um den Treiberabschnitt 103 zu aktivieren, oder zum Koppeln des Durchlasstransistors 104 des Treiberabschnitts 103 mit der zweiten Treiberspannung Vsup2, um den Treiberabschnitt 103 zu deaktivieren. Eine derartige Aktivierungsschaltung 320, 402 kann für jeden der N Treiberabschnitte 103 vorgesehen werden.
  • Wie oben angemerkt, kann die erste Treiberspannung Vsup1 größer sein als die zweite Treiberspannung Vsup2, die größer sein kann als das Referenzpotential 318 des Reglers 100. Weiterhin kann die erste Treiberspannung Vsup1 kleiner als die Eingangsspannung 111 oder die Steuerversorgungsspannung 118 sein.
  • Die zweite Treiberspannung Vsup2 kann von der Schwellenspannung des Durchlasstransistors 104 eines Treiberabschnitts 103 abhängig sein und von einer Auslöserspannung abhängig sein. Die zweite Treiberspannung Vsup2 kann derart sein, dass der Durchlasstransistor 104 eines deaktivierten Treiberabschnitts 103 geschlossen ist (unabhängig von dem Steuersignal 116), um die Ausgangsstromkomponente an den Ausgangsknoten vorzusehen, wenn die Ausgangsspannung 112 auf oder unter die Auslöserspannung fällt. Somit können, in dem Fall eines Abfalls der Ausgangsspannung 112, alle Durchlasstransistoren 104 der N Treiberabschnitte 103 automatisch geschlossen werden, unabhängig von der Regelschleife des Reglers 100 und/oder unabhängig von dem Steuersignal 116, wodurch die Reaktionsgeschwindigkeit des Reglers 100 bei einer plötzlichen Erhöhung der Last 107 erhöht wird.
  • In anderen Worten, der Regler 100 kann eine Begrenzungsschaltung aufweisen, die konfiguriert ist zum Umgehen der Steuereinheit 102 zum Aktivieren eines oder mehrerer der N Treiberabschnitte 103 bei einem Abfall der Ausgangsspannung 112 auf oder unter die Auslöserspannung.
  • 5 zeigt ein Ablaufdiagramm eines beispielhaften Verfahrens 500 zum Regeln einer Ausgangsspannung 112 an einem Ausgangsknoten basierend auf einer Eingangsspannung 111. Das Verfahren 500 umfasst ein Vorsehen 501 einer Treiberstufe 120 mit N Treiberabschnitten 103, wobei N > 1. Jeder der N Treiberabschnitte 103 kann einzeln aktiviert oder deaktiviert werden. Jeder der N Treiberabschnitte 103 kann eine Stromquelle aufweisen, die konfiguriert ist zum Vorsehen einer Ausgangsstromkomponente an den Ausgangsknoten, wenn der Treiberabschnitt 103 aktiviert ist. Das Verfahren 500 weist weiter auf ein Aktivieren 502 einer Anzahl n der N Treiberabschnitte 103 basierend auf einer Abweichung einer Rückkopplungsspannung 113 von einer Referenzspannung 114, wobei die Rückkopplungsspannung 113 von der Ausgangsspannung 112 abhängig ist. In anderen Worten, die Anzahl n von aktivierten Treiberabschnitten 103 kann bestimmt werden (wiederholt oder periodisch) basierend auf der Abweichung der Rückkopplungsspannung 113 von der Referenzspannung 114.
  • Es sollte angemerkt werden, dass die Beschreibung und die Zeichnungen lediglich die Prinzipien der vorgeschlagenen Verfahren und Systeme veranschaulichen. Fachleute werden in der Lage sein, verschiedene Anordnungen zu implementieren, die, obwohl hier nicht explizit beschrieben oder gezeigt, die Prinzipien der Erfindung verkörpern und in ihrem Sinn und Umfang aufgenommen sind. Darüber hinaus sind alle in diesem Dokument beschriebenen Beispiele und Ausführungsbeispiele grundsätzlich ausdrücklich nur für erläuternde Zwecke vorgesehen, um dem Leser beim Verständnis der Prinzipien der vorgeschlagenen Verfahren und Systeme zu unterstützen. Weiterhin sollen alle Aussagen, die Prinzipien, Aspekte und Ausführungsbeispiele der Erfindung vorsehen, sowie spezifische Beispiele davon, Äquivalente davon umfassen.

Claims (14)

  1. Ein digitaler Spannungsregler (100), der konfiguriert ist zum Regeln einer Ausgangsspannung (112) an einem Ausgangsknoten basierend auf einer Eingangsspannung (111); wobei der Regler (100) aufweist - eine Treiberstufe (120) mit N Treiberabschnitten (103), wobei N > 1; wobei jeder der N Treiberabschnitte (103) einzeln aktiviert oder deaktiviert werden kann; wobei ein Treiberabschnitt (103) eine Stromquelle aufweist, die konfiguriert ist zum Vorsehen einer Ausgangsstromkomponente an den Ausgangsknoten, wenn der Treiberabschnitt (103) aktiviert ist; - eine Steuereinheit (102), die konfiguriert ist zum Aktivieren einer Anzahl n der N Treiberabschnitte (103) basierend auf einer Abweichung einer Rückkopplungsspannung (113) von einer Referenzspannung (114); wobei die Rückkopplungsspannung (113) von der Ausgangsspannung (112) abhängig ist; und - eine Begrenzungsschaltung, die konfiguriert ist zum Umgehen der Steuereinheit (102) zur Aktivierung eines oder mehrerer der N Treiberabschnitte (103) bei einem Abfall der Ausgangsspannung (112) auf oder unter eine Auslöserspannung.
  2. Der digitale Spannungsregler (100) gemäß Anspruch 1, wobei der Spannungsregler (100) aufweist - eine Referenzstromquelle (201, 301), die konfiguriert ist zum Vorsehen eines Referenzstroms (314); und - einen PMOS-Stromspiegel (202), der konfiguriert ist zum Spiegeln des Referenzstroms (314) zu dem Ausgangsknoten, um die Ausgangsstromkomponente eines oder mehrerer Treiberabschnitte (103) vorzusehen.
  3. Der digitale Spannungsregler (100) gemäß Anspruch 2, wobei der Spannungsregler (100) einen NMOS-Stromspiegel (203) aufweist, der konfiguriert ist zum Spiegeln eines Stroms an dem Ausgang des PMOS-Stromspiegels (202) zu dem Ausgangsknoten zum Vorsehen der Ausgangsstromkomponente eines oder mehrerer Treiberabschnitte (103).
  4. Der digitale Spannungsregler (100) gemäß einem der Ansprüche 2 bis 3, wobei - die Referenzstromquelle (201, 301) einen Referenzstromtransistor (312) und einen Referenzstromwiderstand (313) aufweist, die in Serie angeordnet sind, derart, dass der Referenzstrom (314) durch den Referenzstromtransistor (312) und durch den Referenzstromwiderstand (313) fließt; und - der Referenzstromtransistor (312) gesteuert wird derart, dass ein Spannungsabfall an dem Referenzstromwiderstand (313) einer Sollspannung (315) entspricht.
  5. Der digitale Spannungsregler (100) gemäß Anspruch 4, wobei die Referenzstromquelle (201, 301) einen Operationsverstärker (311) aufweist, der konfiguriert ist zum Steuern des Referenzstromtransistors (312) basierend auf der Sollspannung (315) und basierend auf dem Spannungsabfall an dem Referenzstromwiderstand (313).
  6. Der digitale Spannungsregler (100) gemäß einem der Ansprüche 2 bis 5, wobei - die Steuereinheit (102) konfiguriert ist zum Vorsehen eines Steuersignals (116), das angibt, ob ein Treiberabschnitt (103) aktiviert werden soll oder nicht; - ein Treiberabschnitt (103) einen Steuerschalter (204) aufweist, der konfiguriert ist zum Koppeln der Referenzstromquelle (201, 301) mit dem Eingang des PMOS-Stromspiegels (202) zum Aktivieren des Treiberabschnitts (103); und - der Steuerschalter (204) basierend auf dem Steuersignal (116) gesteuert wird.
  7. Der digitale Spannungsregler (100) gemäß einem der Ansprüche 2 bis 5, wobei der Regler (100) eine einzelne Referenzstromquelle (201, 301) für die N Treiberabschnitte (103) aufweist.
  8. Der digitale Spannungsregler (100) gemäß Anspruch 7, wobei der Regler (100) einen einzelnen PMOS-Stromspiegel (202) aufweist zum Ableiten der Ausgangsstromkomponente von jedem der N Treiberabschnitte (103) basierend auf dem Referenzstrom (314).
  9. Der digitale Spannungsregler (100) gemäß einem der Ansprüche 2 bis 8, wobei - der Regler (100) einen Treibertransistor (401) aufweist, der in Serie mit dem Ausgang des PMOS-Stromspiegels (202) angeordnet ist, derart, dass ein gespiegelter Referenzstrom durch den Treibertransistor (401) fließt; - ein Gate des Treibertransistors (401) mit einem Gate eines Durchlasstransistors (104) eines Treiberabschnitts (103) über eine Aktivierungsschaltung (320, 420) gekoppelt ist; und - die Steuereinheit (102) konfiguriert ist zum Vorsehen eines Steuersignals (116), das angibt, ob der Treiberabschnitt (103) aktiviert werden soll oder nicht; und - die Aktivierungsschaltung (320, 420) basierend auf dem Steuersignal (116) gesteuert wird.
  10. Der digitale Spannungsregler (100) gemäß Anspruch 9, wobei - der Regler (100) einen Zwischenwiderstand (402) aufweist, der zwischen dem Treibertransistor (401) und einem Referenzpotential (318) des Reglers (100) angeordnet ist derart, dass der gespiegelte Referenzstrom durch den Zwischenwiderstand (402) fließt; und - die Aktivierungsschaltung (320, 420) konfiguriert ist zum Koppeln des Gates des Durchlasstransistors (104) mit einer ersten Treiberspannung (Vsup1) oder Entkoppeln des Gates des Durchlasstransistors (104) von einer ersten Treiberspannung (Vsup1) entsprechend einem Spannungsabfall an dem Zwischenwiderstand (402) und dem Treibertransistor (401).
  11. Der digitale Spannungsregler (100) gemäß Anspruch 10, wobei - der Regler (100) einen zweiten PMOS-Stromspiegel (405) aufweist, der einen zweiten gespiegelten Referenzstrom von dem Referenzstrom (314) vorsieht; und - der Regler (100) einen zweiten Treibertransistor (403) und einen zweiten Zwischenwiderstand (404) aufweist, die in Serie angeordnet sind, wobei der zweite Zwischenwiderstand (404) zwischen dem zweiten Treibertransistor (403) und dem Referenzpotential (318) angeordnet ist derart, dass der zweite gespiegelte Referenzstrom durch den zweiten Treibertransistor (403) und den zweiten Zwischenwiderstand (404) fließt; - der zweite Zwischenwiderstand (404) einen kleineren Widerstandswert als der Zwischenwiderstand (402) hat; und - die Aktivierungsschaltung (420) konfiguriert ist zum Koppeln des Gates des Durchlasstransistors (104) mit einer zweiten Treiberspannung (Vsup2) oder Entkoppeln des Gates des Durchlasstransistors (104) von einer zweiten Treiberspannung (Vsup2) entsprechend einem Spannungsabfall an dem zweiten Zwischenwiderstand (404) und dem zweiten Treibertransistor (403).
  12. Der digitale Spannungsregler (100) gemäß einem der vorhergehenden Ansprüche, wobei der Regler (100) aufweist - eine Treiberschaltung (301, 302, 402, 405, 405, 401, 402, 403, 404), die konfiguriert ist zum Erzeugen einer ersten Treiberspannung (Vsup1) und einer zweiten Treiberspannung (Vsup2) basierend auf einem Referenzstrom (314), der von einer Referenzstromquelle (201, 301) vorgesehen wird; und - eine Aktivierungsschaltung (320, 420), die konfiguriert ist zum Koppeln eines Durchlasstransistors (104) eines Treiberabschnitts (103) mit der ersten Treiberspannung (Vsup1), um den Treiberabschnitt (103) zu aktivieren, oder zum Koppeln des Durchlasstransistors (104) des Treiberabschnitts (103) mit der zweiten Treiberspannung (Vsup2), um den Treiberabschnitt (103) zu deaktivieren; wobei die erste Treiberspannung (Vsup1) größer als die zweite Treiberspannung (Vsup2) ist.
  13. Der digitale Spannungsregler (100) gemäß Anspruch 12, wobei - die zweite Treiberspannung (Vsup2) von einer Schwellenspannung des Durchlasstransistors (104) und einer Auslöserspannung abhängig ist; und - die zweite Treiberspannung (Vsup2) derart ist, dass der Durchlasstransistor (104) des deaktivierten Treiberabschnitts (103) anfängt, zu leiten, und die Ausgangsstromkomponente an den Ausgangsknoten vorsieht, wenn die Ausgangsspannung (112) auf oder unter die Auslöserspannung fällt.
  14. Ein Verfahren (500) zum Regeln einer Ausgangsspannung (112) an einem Ausgangsknoten basierend auf einer Eingangsspannung (111); wobei das Verfahren (500) aufweist - Vorsehen (501) einer Treiberstufe (120) mit N Treiberabschnitten (103), wobei N > 1; wobei jeder der N Treiberabschnitte (103) einzeln aktiviert oder deaktiviert werden kann; wobei ein Treiberabschnitt (103) eine Stromquelle aufweist, die konfiguriert ist zum Vorsehen einer Ausgangsstromkomponente an den Ausgangsknoten, wenn der Treiberabschnitt (103) aktiviert ist; - Aktivieren (502) einer Anzahl n der N Treiberabschnitte (103) basierend auf einer Abweichung einer Rückkopplungsspannung (113) von einer Referenzspannung (114) mittels einer Steuereinheit (102); wobei die Rückkopplungsspannung (113) von der Ausgangsspannung (112) abhängig ist; und - Umgehen der Steuereinheit (102) zur Aktivierung eines oder mehrerer der N Treiberabschnitte (103) bei einem Abfall der Ausgangsspannung (112) auf oder unter eine Auslöserspannung.
DE102017207998.3A 2017-05-11 2017-05-11 Spannungsregler und Verfahren zum Vorsehen einer Ausgangsspannung mit reduzierter Spannungswelligkeit Active DE102017207998B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017207998.3A DE102017207998B3 (de) 2017-05-11 2017-05-11 Spannungsregler und Verfahren zum Vorsehen einer Ausgangsspannung mit reduzierter Spannungswelligkeit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017207998.3A DE102017207998B3 (de) 2017-05-11 2017-05-11 Spannungsregler und Verfahren zum Vorsehen einer Ausgangsspannung mit reduzierter Spannungswelligkeit
US15/977,013 US10459470B2 (en) 2017-05-11 2018-05-11 Voltage regulator and method for providing an output voltage with reduced voltage ripple

Publications (1)

Publication Number Publication Date
DE102017207998B3 true DE102017207998B3 (de) 2018-08-30

Family

ID=63112673

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017207998.3A Active DE102017207998B3 (de) 2017-05-11 2017-05-11 Spannungsregler und Verfahren zum Vorsehen einer Ausgangsspannung mit reduzierter Spannungswelligkeit

Country Status (2)

Country Link
US (1) US10459470B2 (de)
DE (1) DE102017207998B3 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010002528A1 (de) 2009-03-03 2010-09-09 Infineon Technologies Ag Digitaler Regler bei einer Stromverwaltung
DE102014102860A1 (de) 2013-03-05 2014-09-11 Infineon Technologies Ag System und Verfahren für eine Leistungsversorgung
DE102014019355A1 (de) 2013-12-24 2015-06-25 Ngk Spark Plug Co., Ltd. Sensorsteuerungsvorrichtung und gasdetektionssystem

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3934050B2 (ja) * 2000-10-10 2007-06-20 プリマリオン, インコーポレイテッド 高度にフェーズ化されたパワーレギュレーションのためのシステムおよび方法
US7061215B2 (en) * 2003-10-02 2006-06-13 Intersil Americas Inc. Cascadable current-mode regulator
US7161423B2 (en) * 2004-06-30 2007-01-09 Silicon Laboratories Inc. Parallel power amplifier and associated methods
US7218168B1 (en) 2005-08-24 2007-05-15 Xilinx, Inc. Linear voltage regulator with dynamically selectable drivers
US20080157740A1 (en) 2006-12-18 2008-07-03 Decicon, Inc. Hybrid low dropout voltage regulator circuit
US8598854B2 (en) 2009-10-20 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. LDO regulators for integrated applications
ITMI20111594A1 (it) * 2011-09-05 2013-03-06 St Microelectronics Srl Regolatore di tensione a commutazione
US8536844B1 (en) 2012-03-15 2013-09-17 Texas Instruments Incorporated Self-calibrating, stable LDO regulator
US9287772B2 (en) 2013-03-06 2016-03-15 Vidatronic, Inc. Voltage regulators with improved startup, shutdown, and transient behavior
US20140266103A1 (en) 2013-03-15 2014-09-18 Qualcomm Incorporated Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator
WO2015094252A1 (en) 2013-12-18 2015-06-25 Intel Corporation Digital synthesizable low dropout regulator with adaptive gain
EP2887174A1 (de) 2013-12-20 2015-06-24 Dialog Semiconductor GmbH CCCV-Verfahren zur Steuerung des Anlaufstroms für LDO
US9817426B2 (en) 2014-11-05 2017-11-14 Nxp B.V. Low quiescent current voltage regulator with high load-current capability
US9405309B2 (en) 2014-11-29 2016-08-02 Infineon Technologies Ag Dual mode low-dropout linear regulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010002528A1 (de) 2009-03-03 2010-09-09 Infineon Technologies Ag Digitaler Regler bei einer Stromverwaltung
DE102014102860A1 (de) 2013-03-05 2014-09-11 Infineon Technologies Ag System und Verfahren für eine Leistungsversorgung
DE102014019355A1 (de) 2013-12-24 2015-06-25 Ngk Spark Plug Co., Ltd. Sensorsteuerungsvorrichtung und gasdetektionssystem

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHEAH, Michael [et al.]: A 100-mA, 99.11% Current Efficiency, 2-mVpp Ripple Digitally Controlled LDO With Active Ripple Suppression. In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 25, 2017, no. 2, S. 696-704.

Also Published As

Publication number Publication date
US10459470B2 (en) 2019-10-29
US20180329440A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
Lee et al. A 200-mA digital low drop-out regulator with coarse-fine dual loop in mobile application processor
KR100264718B1 (ko) 조정기회로및반도체집적회로장치
US5796276A (en) High-side-driver gate drive circuit
US8154272B2 (en) Reference voltage generating apparatus and method thereof for removing temperature invariant current components from a reference current
US8217638B1 (en) Linear regulation for use with electronic circuits
JP3808880B2 (ja) 熱検知回路
US7514953B2 (en) Adjustable transistor body bias generation circuitry with latch-up prevention
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
US8487689B2 (en) Load switch system driven by a charge pump
JP4648346B2 (ja) 調整可能なトランジスタボディバイアス回路網
US7911195B2 (en) Electronic circuits and methods for starting up a bandgap reference circuit
JP3710469B1 (ja) 電源装置、及び携帯機器
US7215183B2 (en) Reference voltage generator circuit
US6559629B1 (en) Supply voltage monitor using bandgap device without feedback
US7570035B2 (en) Voltage regulator with a hybrid control loop
JP6298671B2 (ja) ボルテージレギュレータ
US8614570B2 (en) Reference current source circuit including added bias voltage generator circuit
US8680828B2 (en) Voltage regulator
EP1673850B1 (de) Leistungssteuersystem-herauffahrverfahren und schaltung
US7602162B2 (en) Voltage regulator with over-current protection
JP4774247B2 (ja) 電圧レギュレータ
JP2019533961A (ja) トランジスタ電力スイッチのための電流感知及び制御
EP3106960A1 (de) Sperrschutzschaltung für integrierte schaltungen mit transistorgehäusevorspannung
US9594391B2 (en) High-voltage to low-voltage low dropout regulator with self contained voltage reference
JP2010152911A (ja) 内部電圧発生回路

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final