DE10337541B4

DE10337541B4 - Integrierter Schaltungsbaustein und zugehöriges Optimierungsverfahren

Info

Publication number: DE10337541B4
Application number: DE10337541A
Authority: DE
Inventors: Byeong Hoon Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-08-20
Filing date: 2003-08-06
Publication date: 2007-03-29
Anticipated expiration: 2023-08-07
Also published as: US6828848B2; FR2843813A1; KR20040017039A; US20040036526A1; FR2843813B1; KR100471181B1; DE10337541A1

Abstract

Integrierter Schaltungsbaustein mit
– einer Mehrzahl von Funktionsblöcken (IP0 bis IPn),
– einer Energieversorgungsleitung (PWL), welche die Funktionsblöcke mit einer internen Versorgungsspannung (Vdd_int) versorgt, und
– einer Taktgeneratorschaltung (160), die ein Taktsignal (CLK) für die Funktionsblöcke (IP0 bis IPn) erzeugt,
dadurch gekennzeichnet, dass
– eine Spannungswandlerschaltung vorgesehen ist (120), die einen Stromfluss zur Energieversorgungsleitung (PWL) durch einen Vergleich einer Referenzspannung (Vref) mit der internen Versorgungsspannung (Vdd_int) steuert, und
– die Taktgeneratorschaltung (160) eine Periodendauer des Taktsignals (CLK) abhängig vom Stromfluss zur Energieversorgungsleitung (PWL) einstellt.

Description

Die Erfindung betrifft einen integrierten Schaltungsbaustein nach dem Oberbegriff des Patentanspruchs 1 und ein zugehöriges Optimierungsverfahren.

Die Benutzung von integrierten Schaltungsbausteinen in tragbaren Geräten ist weit verbreitet. Diese integrierten Schaltungsbausteine werden auch als „eingebettete Systemchips" oder „eingebettete Chips" bezeichnet. Ein eingebetteter Chip wird von einer Spannungsversorgung des tragbaren Gerätes mit Spannung versorgt, die typischerweise in Form einer Batterie ausgeführt ist. Um Batterieenergie zu sparen, ist ein Betrieb mit niedrigem Energieverbrauch typischerweise eine Anforderung an solche Geräte. Die Höhe des Energieverbrauchs basiert primär auf vorgegebenen Applikationen. Beispielsweise ist eine Taktfrequenz bzw. Taktgeschwindigkeit ein wesentlicher Faktor, der benutzt wird, um den Energieverbrauch in einem eingebetteten Systemchip zu bestimmen. Da eingebettete Systemchips in Synchronisation mit einem Taktsignal arbeiten, steigt der Energieverbrauch proportional mit einem Ansteigen der Taktfrequenz an und nimmt proportional mit einem Absinken der Takt frequenz ab. Deshalb ist es für Niedrigenergiesysteme ein generelles Entwurfskriterium, den elektrischen Energieverbrauch durch Limitierung der Taktfrequenz zu begrenzen.

Typischerweise umfasst ein eingebetteter Systemchip eine Mehrzahl von verschiedenen Funktionsblöcken, wie Komponenten, Baugruppen, Schaltungen usw. Generell werden die Betriebstaktfrequenz und der Energieverbrauch für alle Funktionsblöcke oder eingebetteten Systemchips vorab spezifiziert. Insbesondere wird der Auslegung auf eine optimierte Taktfrequenz starke Beachtung geschenkt, wenn der eingebettete Systemchip oder ein System entworfen werden, um eine maximale Chipleistung innerhalb eines maximalen Leistungsbereichs zu erhalten, der von einer Spezifikation vorgegeben wird. Für den Fall eines eingebetteten Systemchips oder eines Funktionsblocks, dessen Leistungsvermögen im Betrieb vom Energieverbrauch beeinflusst ist, besteht ein einfaches und generalisiertes Entwurfsverfahren darin, erstens die Leistungen zu bestimmen, wenn ein Funktionsblock mit dem höchsten Energieverbrauch betrieben wird, zweitens einen Takt als internen Takt fest zulegen, wenn die ermittelte Leistung eine maximal erlaubte Leistung ist, und drittens andere Funktionsblöcke oder eingebettete Systemchips auf der Basis des festgelegten Taktes auszulegen.

Dieses herkömmliche Entwurfsverfahren kann jedoch das Problem aufweisen, dass die Leistungsfähigkeit im Betrieb durch die feste Taktfrequenz nicht optimal ist, da die Taktfrequenz auch an einen Funktionsblock oder ein System angelegt ist, der bzw. das einen relativ kleinen Stromverbrauch hat.

Es sind verschiedentlich Schaltungsanordnungen bekannt, bei denen die Frequenz eines Taktsignals abhängig von bestimmten Einflussgrößen verändert wird. So beschreibt die Offenlegungsschrift DE 199 41 859 A1 ein medizinisches Gerät, insbesondere ein Hörhilfegerät, bei dem die Taktfrequenz wenigstens einer digitalen Schaltungskomponente abhängig vom Spannungszustand einer energieversorgenden Batterie und/oder vom Frequenzspektrum eines eingangsseitig anliegenden Akustiksignals und/oder benutzerseitig über ein Bedienelement eingestellt bzw. verändert werden kann. Die Offenlegungsschrift GB 2 287 544 A beschreibt ein elektrisches Leistungsmessgerät mit zwei Spannungs/Frequenz-Wandlern, von denen der eine die Spannung und der andere die Stromstärke für eine elektrische Versorgungsleitung zu einem Verbraucher erfasst, um die entsprechende Messgröße in ein davon abhängiges Frequenzsignal umzusetzen, das dann z.B. optisch angezeigt werden kann. Weitere Schaltungsanordnungen mit Mitteln zur Taktsignaleinstellung sind in der Patentschrift DE 692 29 819 T2 und der Offenlegungsschrift US 2002/0104033 A1 angegeben.

Aufgabe der Erfindung ist es, einen integrierten Schaltungsbaustein zur Verfügung zu stellen, dessen Leistungsvermögen im Betrieb optimiert ist, und ein zugehöriges Optimierungsverfahren anzugeben.

Die Erfindung löst diese Aufgabe durch einen integrierten Schaltungsbaustein mit den Merkmalen des Patentanspruchs 1 und durch ein Optimierungsverfahren mit den Merkmalen des Patentanspruchs 16.

Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Es zeigen:
1 ein Blockschaltbild eines integrierten Schaltungsbausteins;
2 ein Schaltbild einer schaltungstechnischen Realisierung des integrierten Schaltungsbausteins von 1; und
3 ein Schaltbild einer weiteren schaltungstechnischen Realisierung eines integrierten Schaltungsbausteins.
1 zeigt ein Blockschaltbild eines erfindungsgemäßen integrierten Schaltungsbausteins 100, der eine Wandlerschaltung für eine interne Spannung (IVC) 120, eine Stromverbrauchs-Detektorschaltung (CCDC) 140, eine Taktgeneratorschaltung (CLK GEN) 160 und eine Mehrzahl von Funktionsblöcken IP0 bis IPn umfasst, die als Komponenten, Baugruppen, Schaltungen usw. ausgeführt sein können. Die Funktionsblöcke IP0 bis IPn sind gemeinsam mit einer Energieversorgungsleitung PWL verbunden.
Der interne Spannungswandler 120 wird mit einer externen Versorgungsspannung Vdd_ext und einer Referenzspannung Vref versorgt und wandelt die externe Versorgungsspannung Vdd_ext in eine interne Versorgungsspannung Vdd_int um. Speziell versorgt der interne Spannungswandler 120 basierend auf einem Vergleichsergebnis zwischen der externen Versorgungsspannung Vdd_ext und der Referenzspannung Vref die Energieversorgungsleitung PWL mit Ladung bzw. Strom von der externen Versorgungsspannung Vdd_ext. Der Stromverbrauchsdetektor 140 wird mit der externen Versorgungsspannung Vdd_ext versorgt und detektiert in Abhängigkeit von einer Steuerspannung Vcon eine Veränderung des Stroms, mit dem die Energieversorgungsleitung PWL von der externen Versorgungsspannung Vdd_ext versorgt wird. Die Steuerspannung Vcon wird abhängig vom Vergleichsergebnis vom internen Spannungswandler 120 erzeugt. Der Stromverbrauchsdetektor 140 erzeugt eine Gatespannung Vg, die sich basierend auf der Veränderung des detektierten Stromes ändert. Der Taktgenerator 160 wird mit der internen Versorgungsspannung Vdd_int versorgt und erzeugt ein Taktsignal CLK, dessen Periodendauer abhängig von der Gatespannung Vg vom Stromdetektor 140 variiert. Die Funktionsblöcke IP0 bis IPn werden mit dem Taktsignal CLK versorgt.
Die Periodendauer oder die Frequenz des internen Taktsignals CLK des integrierten Schaltungsbausteins 100 variiert abhängig vom Maß an intern im Schaltungsbaustein 100 verbrauchtem Strom. Steigt beispielsweise der Stromverbrauch an, dann nimmt die Periodendauer des Taktsignals CLK zu, d.h. die Taktfrequenz nimmt ab. Sinkt der Stromverbrauch, dann nimmt die Periodendauer des Taktsignals CLK ab, d.h. die Taktfrequenz nimmt zu. Angenommen, dass ein maximal erlaubter Strom im integrierten Schaltungsbaustein 100 vorbestimmt ist, dann wird insbesondere die Periodendauer des Taktsignals CLK zunehmend länger, wenn der verbrauchte Strom sich dem maximal erlaubten Strom annähert. Das bedeutet, dass die Funktionsblöcke IP0 bis IPn mit einer optimierten Taktfrequenz arbeiten, ohne im Betrieb einen Leistungsverlust durch die Limitierung der Taktfrequenz von irgendeinem Funktionsblock aufzuweisen.
2 zeigt eine schaltungstechnische Realisierung des integrierten Schaltungsbausteins 100. Wie aus 2 ersichtlich ist, umfasst in diesem Fall der interne Spannungswandler 120 einen Komparator 201, einen PMOS-Transistor 202 und einen Kondensator 203. Der PMOS-Transistor 202 ist zwischen der externen Versorgungsspannung Vdd_ext und der Energieversorgungsleitung PWL eingeschleift und wird von der Ausgangsspannung Vcon des Komparators 201 gesteuert. Der Kondensator 203 ist zwischen der Energieversorgungsleitung PWL und einer Massespannung GND eingeschleift. Der Komparator 201 umfasst einen nicht invertierenden Anschluss (+), der mit der Energieversorgungsleitung PWL verbunden ist, einen invertierenden Anschluss (–), der mit der Referenzspannung Vref verbunden ist, und einen Ausgangsanschluss, der die Steuerspannung Vcon ausgibt. Der PMOS-Transistor 202 versorgt die Energieversorgungsleitung PWL in Abhängigkeit von der Steuerspannung Vcon mit Ladung oder Strom von der externen Versorgungsspannung Vdd_ext. Der Kondensator 203 speichert Ladung, mit der die Energieversorgungsleitung PWL versorgt wird.
Zudem umfasst der Stromverbrauchsdetektor 140 bei der Schaltung aus 2 einen PMOS-Transistor 204 und einen NMOS-Transistor 205. Der PMOS-Transistor 204 umfasst einen Gateanschluß, der die Steuerspannung Vcon empfängt, einen Sourceanschluss, der mit der externen Versorgungsspannung Vdd_ext verbunden ist, und einen Drainanschluss, der mit einem Ausgangsknoten ND zum Ausgeben der Gatespannung Vg verbunden ist. Der NMOS-Transistor 205 umfasst einen Gateanschluss, der mit dem Ausgangsknoten ND verbunden ist, einen Drainanschluss, der mit dem Ausgangsknoten ND verbunden ist, und einen Sourceanschluss, der mit der Massespannung GND verbunden ist.
Der Taktgenerator 160 umfasst bei der Schaltung von 2 einen Ringoszillator, der in Reihe geschaltete Inverter beinhaltet. Im einzelnen um fasst der Taktgenerator 160 drei Inverter INV1, INV2 und INV3, drei NMOS-Transistoren 213, 215 und 217 und drei Kondensatoren 214, 216 und 218. Jeder Inverter INV1, INV2 und INV3 umfasst einen PMOS-Transistor und einen NMOS-Transistor. Die Inverter INV1 bis INV3 sind in Reihe zu einem Ausgangsanschluss CLK geschaltet. Ein Eingangsanschluss des ersten Inverters INV1 ist mit einem Ausgangsanschluss des letzten Inverters INV3 verbunden. Je ein NMOS-Transistor und ein Kondensator sind in Reihe zwischen dem Ausgangsanschluss jedes Inverters und der Massespannung GND eingeschleift. So sind der NMOS-Transistor 213 und der Kondensator 214 in Reihe zwischen dem Ausgangsanschluss des Inverters INV1 und der Massespannung GND eingeschleift. Der NMOS-Transistor 215 und der Kondensator 216 sind in Reihe zwischen dem Ausgangsanschluss des Inverters INV2 und der Massespannung GND eingeschleift. Der NMOS-Transistor 217 und der Kondensator 218 sind in Reihe zwischen dem Ausgangsanschluss des Inverters INV3 und der Massespannung GND eingeschleift. Die NMOS-Transistoren 213, 215 und 217 werden gemeinsam von der Gatespannung Vg des Stromverbrauchsdetektors 140 gesteuert. Der Stromverbrauchsdetektor 140 agiert als Steuerschaltung zum Steuern der NMOS-Transistoren 213, 215 und 217 des Taktgenerators 160.
Nachfolgend wird die Betriebsweise des integrierten Schaltungsbausteins 100 aus 2 in Verbindung mit 1 im Detail beschrieben. Wenn die Funktionsblöcke IP0 bis IPn arbeiten, kann die interne Versorgungsspannung Vdd_int aufgrund des Stromverbrauchs von einem oder mehreren der Funktionsblöcke IP0 bis IPn kleiner als eine Sollspannung werden. Der Spannungsabfall der internen Versorgungsspannung Vdd_int kann durch Zufuhr von Strom von der externen Versorgungsspannung Vdd_ext über den PMOS-Transistor 202 zur Energieversorgungsleitung PWL wieder auf die Sollspannung gebracht werden. Dieser Vorgang wird durch den Komparator 201 ausgeführt. Ist die interne Versorgungsspannung Vdd_int beispielsweise kleiner als die Referenz spannung Vref, dann wird die Steuerspannung Vcon des Komparators 201 reduziert, wodurch der Strom durch den Transistor 202 vergrößert wird. Ist die interne Versorgungsspannung Vdd_int größer als die Referenzspannung Vref, dann wird die Steuerspannung Vcon des Komparators 201 vergrößert, wodurch der Strom durch den Transistor 202 verkleinert wird. Die interne Versorgungsspannung Vdd_int wird fortlaufend durch Wiederholen dieser Vorgänge auf der Sollspannung gehalten.
Wie oben beschrieben, vergrößert sich deshalb der Strom durch den PMOS-Transistor 202, wenn sich der im Baustein 100 verbrauchte Strom vergrößert. Verkleinert sich der im Baustein 100 verbrauchte Strom, dann verkleinert sich auch der Strom durch den PMOS-Transistor 202. Der Strom durch den PMOS-Transistor 202 wird durch die Steuerspannung Vcon bestimmt, die vom Komparator 201 ausgegeben wird.
Der Strom, der zum Wiedererreichen des ursprünglichen Wertes der internen Spannung Vdd_int nach deren Absinken benötigt wird, wird über den PMOS-Transistor 202 entsprechend der Steuerspannung Vcon zugeführt. Die Menge an Strom, die über den Transistor 202 zugeführt wird, wird durch den PMOS-Transistor 204 und den NMOS-Transistor 205 detektiert bzw. sensiert. Da der PMOS-Transistor 204 in Abhängigkeit von der gleichen Steuerspannung Vcon wie der PMOS-Transistor 202 arbeitet, ändert sich der Strom durch den Transistor 204 proportional zum Stromwert, der durch den Transistor 202 fließt, und stellt deshalb eine Anzeige zur Verfügung, ob der Stromverbrauch des Bausteins 100 zunimmt oder abnimmt.
Der Stromfluss durch den PMOS-Transistor 204 wird im NMOS-Transistor 205 gespiegelt. Bei dieser Spiegelstruktur ändert sich die Gatespannung Vg entsprechend dem Wert des Stromes, der durch den PMOS-Transistor 204 fließt. Deshalb wird die Gatespannung Vg ent sprechend dem Stromverbrauch des Bausteins 100 eingestellt. Durch Einstellen der Gatespannung Vg wird auch die Periodendauer des Taktsignals CLK eingestellt. Insbesondere steigt die Menge an Strom an, mit der die Kondensatoren 214, 216 und 218 versorgt werden, wenn die Gatespannung Vg ansteigt, die an die Gateanschlüsse der Transistoren 213, 215 und 217 angelegt ist. Andererseits sinkt die Strommenge, mit der die Kondensatoren 214, 216 und 218 versorgt werden, wenn die Gatespannung Vg absinkt. Im vorgenannten ersten Fall nimmt die effektive Kapazität der Kondensatoren 214, 216 und 218 zu, wodurch die Taktfrequenz abnimmt bzw. die Periodendauer des Taktsignals ansteigt. Im zweiten Fall nimmt die effektive Kapazität der Kondensatoren 214, 216 und 218 ab, wodurch die Taktfrequenz ansteigt bzw. die Periodendauer des Taktsignals abnimmt.
Zusammengefasst nimmt beim Ausführungsbeispiel aus 2 die Steuerspannung Vcon ab und der Strom zur Energieversorgungsleitung PWL über den PMOS-Transistor 202 nimmt zu, wenn die interne Versorgungsspannung Vdd_int durch ein Ansteigen des Stromverbrauchs des integrierten Schaltungsbausteins abnimmt. Dann steigt die Gatespannung Vg an, da die Menge an Strom durch den Transistor 202 und der Stromfluss durch den NMOS-Transistor 205 zunehmen. Das Ansteigen der Gatespannung Vg resultiert in einem Anstieg der effektiven Kapazität der Kondensatoren 214, 216 und 218 und als Konsequenz nimmt die Taktfrequenz ab. Andererseits nimmt die Steuerspannung Vcon zu und der Stromfluss durch den PMOS-Transistor 202 zur Energieversorgungsleitung PWL nimmt ab, wenn die interne Versorgungsspannung Vdd_int durch das Absinken des Stromverbrauchs im integrierten Schaltungsbaustein zunimmt. Dann nimmt die Gatespannung Vg ab, da der Stromfluss durch den PMOS-Transistor 202 und der Stromfluss durch den NMOS-Transistor 205 abnimmt. Die Abnahme der Gatespannung Vg resultiert in einer Abnahme der effektiven Kapazität der Kondensatoren 214, 216 und 218 und als Konsequenz nimmt die Taktfrequenz zu.
3 zeigt ein Schaltbild einer weiteren schaltungstechnischen Realisierung eines integrierten Schaltungsbausteins 100'. In 3 sind gleiche Elemente wie in 2 mit gleichen Bezugszeichen bezeichnet und auf deren Beschreibung braucht daher hier nicht nochmals eingegangen werden. Eine in 3 dargestellt Referenzspannung Vref0 entspricht der Referenzspannung Vref aus 2.
Wie aus 3 ersichtlich ist, erzeugt eine Signalgeneratorschaltung 180 in Abhängigkeit von der Gatespannung Vg des Stromverbrauchsdetektors 140 und einer Mehrzahl von Referenzspannungen Vref1, Vref2 und Vref3 Auswahlsignale S1, S2 und S3. Der Signalgenerator 180 umfasst drei Komparatoren 219, 220 und 221. Der Komparator 219 umfasst einen nicht invertierenden Eingangsanschluss (+), der mit der ersten Referenzspannung Vref1 verbunden ist, einen invertierenden Eingangsanschluss (–), der mit der Gatespannung Vg verbunden ist, und einen Ausgangsanschluss, der das Auswahlsignal S1 ausgibt. Der Komparator 220 umfasst einen nicht invertierenden Eingangsanschluss (+), der mit der zweiten Referenzspannung Vref2 verbunden ist, einen invertierenden Eingangsanschluss (–), der mit der Gatespannung Vg verbunden ist, und einen Ausgangsanschluss, der das Auswahlsignal S2 ausgibt. Der Komparator 221 umfasst einen nicht invertierenden Eingangsanschluss (+), der mit der dritten Referenzspannung Vref3 verbunden ist, einen invertierenden Eingangsanschluss (–), der mit der Gatespannung Vg verbunden ist, und einen Ausgangsanschluss, der das Auswahlsignal S3 ausgibt.
Eine Phasenregelkreis(PLL)-Schaltung 222 empfängt ein Referenztaktsignal CLKref und erzeugt eine Mehrzahl von Taktsignalen mit unterschiedlichen Perioden, beispielsweise 0,5CLKref, CLKref, 2CLKref und 4CLKref. Das Referenztaktsignal CLKref ist beispielsweise ein Taktsignal, das innerhalb des Bausteins 100' erzeugt oder von extern angelegt werden kann. Eine Auswahlschaltung (Selektor) 223 wählt eines der Taktsignale 0.5CLKref, CLKref, 2CLKref und 4CLKref in Abhängigkeit von den Auswahlsignalen S1, S2 und S3 aus und das ausgewählte Taktsignal wird an die Funktionsblöcke IP0 bis IPn als internes Taktsignal CLK angelegt.
Nun wird die Betriebsweise des integrierten Schaltungsbausteins 100' mit dem in 3 dargestellten Schaltungsaufbau im Detail beschrieben. Der interne Spannungswandler 120 und der Stromverbrauchsdetektor 140 aus der 3 arbeiten in gleicher Weise wie die im Zusammenhang mit 2 beschriebenen korrespondierenden Schaltungselemente, deshalb wird an dieser Stelle auf eine wiederholte Beschreibung verzichtet. Die Gatespannung Vg wird entsprechend der im integrierten Schaltungsbaustein 100' verbrauchten Strommenge eingestellt. Variiert die Gatespannung Vg, dann wird das Taktsignal CLK entsprechend nachgestellt.
Ist die Gatespannung Vg beispielsweise niedriger als die Referenzspannung Vref1, dann wählt die Auswahlschaltung 223 eines der Taktsignale 0,5CLKref, CLKref, 2CLKref und 4CLKref in Reaktion auf die Auswahlsignale S1, S2 und S3 aus, beispielsweise das Taktsignal 0,5CLKref. Liegt die Gatespannung Vg zwischen der ersten Referenzspannung Vref1 und der zweiten Referenzspannung Vref2, dann wählt die Auswahlschaltung 223 eines der Taktsignale 0,5CLKref, CLKref, 2CLKref und 4CLKref in Reaktion auf die Auswahlsignale S1, S2 und S3 aus, beispielsweise das Taktsignal CLKref. Liegt die Gatespannung Vg zwischen der zweiten Referenzspannung Vref2 und der dritten Referenzspannung Vref3, dann wählt die Auswahlschaltung 223 eines der Taktsignale 0,5CLKref, CLKref, 2CLKref und 4CLKref in Reaktion auf die Auswahlsignale S1, S2 und S3 aus, beispielsweise das Taktsignal 2CLKref. Ist die Gatespannung Vg höher als die Referenzspannung Vref3, dann wählt die Auswahlschaltung 223 eines der Taktsignale 0,5CLKref, CLKref, 2CLKref und 4CLKref in Reaktion auf die Auswahlsignale S1, S2 und S3 aus, beispielsweise das Taktsignal 4CLKref. Das ausgewählte Taktsignal wird als internes Taktsignal an die Funktionsblöcke IP0 bis IPn angelegt.
In vorteilhafter Weise stellt die vorliegende Erfindung Verfahren und Schaltungen zur Verfügung, die eine optimierte Leistungsfähigkeit im Betrieb durch die laufende Einstellung der Taktfrequenz oder der Taktperiode in Abhängigkeit vom im integrierten Schaltungsbaustein verbrauchten Strom ermöglichen.

Claims

Integrierter Schaltungsbaustein mit – einer Mehrzahl von Funktionsblöcken (IP0 bis IPn), – einer Energieversorgungsleitung (PWL), welche die Funktionsblöcke mit einer internen Versorgungsspannung (Vdd_int) versorgt, und – einer Taktgeneratorschaltung (160), die ein Taktsignal (CLK) für die Funktionsblöcke (IP0 bis IPn) erzeugt, dadurch gekennzeichnet, dass – eine Spannungswandlerschaltung vorgesehen ist (120), die einen Stromfluss zur Energieversorgungsleitung (PWL) durch einen Vergleich einer Referenzspannung (Vref) mit der internen Versorgungsspannung (Vdd_int) steuert, und – die Taktgeneratorschaltung (160) eine Periodendauer des Taktsignals (CLK) abhängig vom Stromfluss zur Energieversorgungsleitung (PWL) einstellt.
Integrierter Schaltungsbaustein nach Anspruch 1, dadurch gekennzeichnet, dass die Spannungswandlerschaltung eine Ladungsspeicherschaltung (203), die mit der Energieversorgungsleitung (PWL) verbunden ist, eine Komparatorschaltung (201), welche die Referenzspannung (Vref) mit der internen Versorgungsspannung (Vdd_int) vergleicht und in Abhängigkeit von diesem Vergleich ein erstes Steuersignal (Vcon) erzeugt, und eine Ladungsversorgungsschaltung (202) umfasst, welche die externe Versorgungsleitung (PWL) mit Ladung von einer externen Versorgungsspannung (Vdd_ext) in Abhängigkeit von dem ersten Steuersignal (Vcon) versorgt, wobei die Taktgeneratorschaltung (160) mit der externen Versorgungsspannung (Vdd_ext) versorgt wird und die Periodendauer des Taktsignals (CLK) abhängig vom ersten Steuersignal (Vcon) einstellt.
Integrierter Schaltungsbaustein nach Anspruch 2, dadurch gekennzeichnet, dass die Ladungsversorgungsschaltung einen PMOS-Transistor (202) umfasst, der zwischen der externen Versorgungsspannung (Vdd_ext) und der Energieversorgungsleitung (PWL) eingeschleift ist und vom Steuersignal (Vcon) gesteuert wird, und die Ladungsspeicherschaltung einen Kondensator (203) umfasst, der zwischen der Energieversorgungsleitung (PWL) und einer Massespannung (GND) eingeschleift ist.
Integrierter Schaltungsbaustein nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Periodendauer des Taktsignals (CLK) zunimmt, wenn der Stromfluss zur Energieversorgungsleitung (PWL) oder das Steuersignal (Vcon) zunimmt.
Integrierter Schaltungsbaustein nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Periodendauer des Taktsignals (CLK) abnimmt, wenn der Stromfluss zur Energieversorgungsleitung (PWL) oder das Steuersignal (Vcon) abnimmt.
Integrierter Schaltungsbaustein nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass – die Mehrzahl von Funktionsblöcken (IP0 bis IPn) in Reaktion auf das Taktsignal arbeiten, – die Spannungswandlerschaltung (120) zur Steuerung des Stromflusses zur Energieversorgungsleitung (PWL) ein erstes Steuersignal (Vcon) erzeugt, – eine Steuerschaltung (140) vorgesehen ist, die ein zweites Steuersignal (Vg) erzeugt, das in Abhängigkeit vom Stromfluss variiert, mit dem die Energieversorgungsleitung (PWL) durch die Spannungswandlerschaltung (120) versorgt wird, und – die Taktgeneratorschaltung (160) die Periodendauer des Taktsignals (CLK) in Reaktion auf das zweite Steuersignal (Vg) einstellt.
Integrierter Schaltungsbaustein nach Anspruch 6, dadurch gekennzeichnet, dass das zweite Steuersignal (Vg) in Reaktion auf ein Ansteigen des Stromflusses zur Energieversorgungsleitung (PWL) ansteigt und die Periodendauer des Taktsignals in Reaktion auf ein Ansteigen des zweiten Steuersignals (Vg) zunimmt.
Integrierter Schaltungsbaustein nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass das zweite Steuersignal (Vg) in Reaktion auf ein Absinken des Stromflusses zur Energieversorgungsleitung (PWL) abnimmt und die Periodendauer des Taktsignals in Reaktion auf ein Abnehmen des zweiten Steuersignals (Vg) abnimmt.
Integrierter Schaltungsbaustein nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Spannungswandlerschaltung (120) folgende Elemente umfasst: – einen Kondensator (203), der zwischen der Energieversorgungsleitung (PWL) und einer Massespannung (GND) eingeschleift ist, – einen Komparator (201), der eine Spannung (Vdd_int) über dem Kondensator (203) mit der Referenzspannung (Vref) vergleicht und das erste Steuersignal (Vcon) ausgibt, und – einen Treiber (202), der die Energieversorgungsleitung (PWL) in Abhängigkeit vom ersten Steuersignal (Vcon) mit Strom von einer externen Versorgungsspannung (Vdd_ext) versorgt.
Integrierter Schaltungsbaustein nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass die Steuerschaltung (140) folgende Elemente umfasst: – einen PMOS-Transistor (204), der zwischen der externen Versorgungsspannung (Vdd_ext) und einem Ausgangsknoten (ND) zum Ausgeben des zweiten Steuersignals (Vg) in Abhängigkeit vom ersten Steuersignal (Vcon) eingeschleift ist, und – einen NMOS-Transistor (205), der zwischen dem Ausgangsknoten (ND) und der Massespannung (GND) eingeschleift ist und in Reaktion auf das zweite Steuersignal (Vg) arbeitet.
Integrierter Schaltungsbaustein nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass die Taktgeneratorschaltung (160) folgende Elemente umfasst: – eine Mehrzahl von in Reihe geschalteten Invertern (INV1 bis INV3), – eine Mehrzahl von Kondensatoren (214, 216, 218), die jeweils zwischen einer Massespannung (GND) und einem Ausgangsanschluss eines zugehörigen der Inverter (INV1 bis INV3) eingeschleift sind, und – eine Mehrzahl von NMOS-Transistoren (213, 215, 217), die jeweils zwischen einem der Kondensatoren (214, 216, 218) und dem Ausgangsanschluss des zugehörigen Inverters (INV1, INV2, INV3) eingeschleift sind und gemeinsam vom zweiten Steuersignal (Vg) gesteuert werden.
Integrierter Schaltungsbaustein nach Anspruch 11, dadurch gekennzeichnet, dass die Inverter (INV1, INV2, INV3) einen Ringoszillator bilden, der das Taktsignal (CLK) mit von der zweiten Steuerspannung abhängiger Periodendauer abgibt.
Integrierter Schaltungsbaustein nach einem der Ansprüche 6 bis 12, dadurch gekennzeichnet, dass die Taktgeneratorschaltung (160) folgende Elemente umfasst: – einen Taktgenerator (222), der in Reaktion auf ein Referenztaktsignal (CLKref) eine Mehrzahl von Taktsignalen (0,5CLKref, CLKref, 2CLKref, 4CLKref) mit unterschiedlichen Periodendauern erzeugt, – einen Signalgenerator (180), der in Abhängigkeit vom zweiten Steuersignal (Vg) Auswahlsignale (S1, S2, S3) erzeugt, und – eine Auswahlschaltung (223), die eines der Taktsignale (0,5CLKref, CLKref, 2CLKref, 4CLKref) in Reaktion auf die Auswahlsignale (S1, S2, S3) auswählt und als Taktsignal an die Funktionsblöcke (IP0 bis IPn) anlegt.
Integrierter Schaltungsbaustein nach Anspruch 13, dadurch gekennzeichnet, dass das Referenztaktsignal (CLKref) von einer externen Quelle erzeugbar ist.
Integrierter Schaltungsbaustein nach Anspruch 13, dadurch gekennzeichnet, dass das Referenztaktsignal (CLKref) intern im integrierten Schaltungsbaustein erzeugbar ist.
Verfahren zur Optimierung des Betriebsleistungsvermögens für einen integrierten Schaltungsbaustein mit einer Mehrzahl von Funktionsblöcken (IP0 bis IPn), gekennzeichnet durch folgende Schritte: – Detektieren einer Strommenge, die vom integrierten Schaltungsbaustein verbraucht wird, – Steuern eines Stromflusses, mit dem die Funktionsblöcke (IP0 bis IPn) versorgt werden, in Abhängigkeit vom detektierten Stromverbrauch, und – Einstellen einer Periodendauer eines Taktsignals für die Funktionsblöcke (IP0 bis IPn) in Abhängigkeit vom detektierten Stromverbrauch.
Optimierungsverfahren nach Anspruch 16, dadurch gekennzeichnet, dass der Detektionsschritt folgende Schritte umfasst: – Vergleichen einer Referenzspannung (Vref) mit einer internen Versorgungsspannung (Vdd_int), die an die Funktionsblöcke (IP0 bis IPn) angelegt wird, und – Erzeugen eines Steuersignals (Vcon) in Abhängigkeit von diesem Vergleich.
Optimierungsverfahren nach Anspruch 17, dadurch gekennzeichnet, dass der Schritt zum Steuern des Stromflusses das Anlegen des Steuersignals (Vcon) an einen Gateanschluss eines Transistors (202) umfasst, um den Stromfluss von einer externen Versorgungsspannung (Vdd_ext) zu einer internen Energieversorgungsleitung (PWL) einzustellen, welche die interne Versorgungsspannung (Vdd_int) für die Funktionsblöcke (IP0 bis IPn) liefert.
Optimierungsverfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass der Periodendauer-Einstellungsschritt folgende Schritte umfasst: – Erhöhen der Periodendauer des Taktsignals, wenn der detektierte Stromverbrauch ansteigt, und – Reduzieren der Periodendauer, wenn der detektierte Stromverbrauch abnimmt.