CN107276566A - 环形振荡电路 - Google Patents

环形振荡电路 Download PDF

Info

Publication number
CN107276566A
CN107276566A CN201610213316.8A CN201610213316A CN107276566A CN 107276566 A CN107276566 A CN 107276566A CN 201610213316 A CN201610213316 A CN 201610213316A CN 107276566 A CN107276566 A CN 107276566A
Authority
CN
China
Prior art keywords
circuit unit
coupled
oscillation circuit
nmos tube
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610213316.8A
Other languages
English (en)
Inventor
荀本鹏
徐丽
郭萌萌
唐华
朱晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610213316.8A priority Critical patent/CN107276566A/zh
Publication of CN107276566A publication Critical patent/CN107276566A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Abstract

一种环形振荡电路，包括：电流镜像电路单元、振荡电路单元、开关整形电路单元以及反相器，其中：所述电流镜像电路单元，与所述振荡电路单元耦接，适于为所述振荡电路单元以及所述开关整形电路单元提供镜像电流；振荡电路单元，输入端与所述电流镜像电路单元耦接，包括N个首尾相连组成环状的振荡子单元，且其中至少一个振荡子单元的负载电容为可调电容模块，N为奇数且N≥3；开关整形电路单元，与所述振荡电路单元的输出端耦接，适于根据所述振荡电路单元的输出电压导通或断开，以对所述振荡电路单元的输出电压波形进行整形；反相器，与所述开关整形电路单元的输出端耦接。所述环形振荡电路能够输出较高占空比的时钟信号。

Description

环形振荡电路
技术领域
本发明涉及电子技术领域，尤其涉及一种环形振荡电路。
背景技术
对于大多数系统级芯片(System On a Chip，SOC)，振荡器能够为芯片提供时钟信号，是必不可少的组成部分。在各种类型的振荡器中，环形振荡器不需要外挂晶体，也不需要使用LC调谐电路，即可工作。环形振荡器(RingOscillator，ROSC)结构简单起振容易，成本低廉，且通常不需要额外引脚，适用于一些对频率精度要求不高但对功耗和电路面积要求较高的应用场合，例如单片机的看门狗时钟。
现有的环形振荡器，通常是由三个或者更多奇数个反相器构成，相邻两个反相器中的前一个反相器的输出端与后一个反相器的输入端连接，且最后一个反相器的输出端连接到第一个反相器的输出端，所有反相器一起构成环状。
但是，采用反相器构成的环形振荡器中，反相器的功耗可控性较差，因此由反相器构成的环形振荡器的功耗可控性也较差。现有技术中出现了一种采用单边电流源做负载的环形振荡器，相比于现有的由反相器构成的环形振荡器，具有很好的功耗控制效果。
然而，采用单边电流源做负载的环形振荡器存在输出时钟信号占空可调性低的问题。
发明内容
本发明解决的技术问题是如何提高环形振荡器的输出时钟信号占空比的可调范围。
为解决上述技术问题，本发明实施例提供一种环形振荡电路，包括：电流镜像电路单元、振荡电路单元、开关整形电路单元以及反相器，其中：所述电流镜像电路单元，与所述振荡电路单元耦接，适于为所述振荡电路单元以及所述开关整形电路单元提供镜像电流；所述振荡电路单元，输入端与所述电流镜像电路单元耦接，包括N个首尾相连组成环状的振荡子单元，且其中至少一个振荡子单元的负载电容为可调电容模块，N为奇数且N≥3；所述开关整形电路单元，与所述振荡电路单元的输出端耦接，适于根据所述振荡电路单元的输出电压导通或断开，以对所述振荡电路单元的输出电压波形进行整形；所述反相器，与所述开关整形电路单元的输出端耦接。
可选的，所述开关整形电路单元包括：第一NMOS管以及第一PMOS管，其中：所述第一PMOS管，源极与预设电压源耦接，栅极与所述电流镜像电路单元的电流输出端耦接，漏极与所述第一NMOS管的漏极连接；所述第一NMOS管，源极与地线耦接，栅极与所述振荡电路单元的输出端耦接，漏极与所述反相器的输入端耦接。
可选的，所述振荡子单元包括：第二PMOS管、第二NMOS管以及负载电容，其中：所述第二PMOS管的源极与预设电压源耦接，栅极与所述电流镜像电路单元的电流输出端耦接，漏极与所述第二NMOS管的漏极耦接；所述第二NMOS管的源极与地线耦接，栅极与前一级振荡子单元中的第二PMOS管的漏极耦接，漏极与后一级振荡子单元中的第二NMOS管的栅极耦接；所述负载电容的第一端与所述第二NMOS管的漏极耦接，第二端与地线耦接。
可选的，所述可调电容模块包括：至少两个相互并联的电容，且其中至少一个电容与对应的开关串联。
可选的，所述电流镜像电路单元包括：第五PMOS管以及电流源，其中：所述第五PMOS管，源极与预设电压源耦接，栅极与漏极耦接且作为所述电流镜像电路单元的电流输出端，漏极与所述电流源的输入端耦接；所述电流源，输出端与地线耦接。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在振荡子单元中使用可调电容模块，通过对可调电容模块的电容值进行调整，可以实现对振荡电路的输出电压波形的占空比进行调整。通过增加或减小可调电容模块的电容值，即可对应调高或降低振荡电路的输出时钟信号的占空比，提高输出时钟信号的占空比的可调性。
开关整形电路单元耦接在振荡电路单元的输出端，当振荡电路单元的输出电压大于一定值时导通，当振荡电路单元的输出电压小于一定值时断开，向反相器输入电压的时长降低，可以降低环形振荡电路的功耗。
附图说明
图1是现有技术中一种环形振荡电路的结构图；
图2是本发明实施例中的一种环形振荡电路的结构图；
图3是本发明实施例中的一种可调电容模块的结构图。
具体实施方式
采用反相器构成的环形振荡器中，反相器的功耗可控性较差，因此由反相器构成的环形振荡器的功耗可控性也较差。现有技术中出现了一种采用单边电流源做负载的环形振荡器，相比于现有的由反相器构成的环形振荡器，具有很好的功耗控制效果。但是，采用单边电流源做负载的环形振荡器存在占空比较差的问题。
参照图1，给出了现有的一种环形振荡电路的结构图。图1中，环形振荡电路包括电流镜像电路单元、振荡电路单元以及反相器。
电流镜像电路单元包括PMOS管MP5以及预设电流源，其中：PMOS管MP5的源极与预设电压源VDD耦接，栅极与漏极耦接且耦接端作为电流输出端，漏极与预设电流源的输入端耦接；预设电流源的输出端与地线耦接。
振荡电路单元共包括三个振荡子单元，其中：NMOS管MN2、PMOS管MP2以及负载电容C1组成第一振荡子单元；NMOS管MN3、PMOS管MP3以及负载电容C2组成第二振荡子单元；NMOS管MN4、PMOS管MP4以及负载电容C3组成第三振荡子单元。第一振荡子单元、第二振荡子单元以及第三振荡子单元首尾连接构成环状。
在第一振荡子单元中，PMOS管MP2的源极与预设电压源VDD耦接，栅极与PMOS管MP5的栅极耦接，漏极与NMOS管MN2的漏接耦接；NMOS管MN2的源极与地线耦接，栅极与前一级振荡子单元(即第三振荡子单元)中的PMOS管MP4的漏极耦接，漏极与后一级振荡子单元(即第二振荡子单元)中的NMOS管MN3的栅极耦接。负载电容C1的第一端与NMOS管MN2的漏极耦接，第二端与地线耦接。
在第二振荡子单元中，PMOS管MP3的源极与预设电压源VDD耦接，栅极与第五PMOS管MP5的栅极耦接，漏极与NMOS管MN3的漏接耦接；NMOS管MN3的源极与地线耦接，栅极与前一级振荡子单元(即第一振荡子单元)中的PMOS管MP2的漏极耦接，漏极与后一级振荡子单元(即第三振荡子单元)中的NMOS管MN4的栅极耦接。负载电容C2的第一端与NMOS管MN3的漏极耦接，第二端与地线耦接。
在第三振荡子单元中，PMOS管MP4的源极与预设电压源VDD耦接，栅极与第五PMOS管MP5的栅极耦接，漏极与NMOS管MN4的漏接耦接且耦接端作为振荡电路单元的输出端；NMOS管MN4的源极与地线耦接，栅极与前一级振荡子单元(即第二振荡子单元)中的PMOS管MP3的漏极耦接，漏极与后一级振荡子单元(即第一振荡子单元)中的NMOS管MN2的栅极耦接。负载电容C2的第一端与NMOS管MN3的漏极耦接，第二端与地线耦接。
反相器的输入端与PMOS管MP4的漏极以及NMOS管MN4的漏接耦接。
图1中提供的环形振荡电路输出的时钟信号占空比通常是固定不可调的，输出的时钟信号的占空比通常不到30％。而在实际应用中，可能会遇到一些对时钟信号占空比存在特殊要求的场合，或者是遇到一些要求时钟信号占空比可调的场合。例如，要求时钟信号的占空比为50％，或者要求时钟信号的占空比在30％～75％之间。在这些特殊应用场景下，现有的环形振荡电路由于输出时钟信号占空比不可调，已经无法满足需求。
在本发明实施例中，在振荡子单元中使用可调电容模块，通过对可调电容模块的电容值进行调整，可以实现对振荡电路的输出电压波形的占空比进行调整。通过增加或减小可调电容模块的电容值，即可对应调高或降低振荡电路的输出时钟信号的占空比，提高输出时钟信号的占空比的可调性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种环形振荡电路，包括：电流镜像电路单元、振荡电路单元、开关整形电路单元以及反相器。
在具体实施中，电流镜像电路单元，与振荡电路单元以及开关整形电路单元耦接，为振荡电路单元以及开关整形电路单元提供镜像电流。电流镜像电路单元可以包括电流输出端，电流输出端分别与振荡电路单元以及开关整形电路单元耦接。
振荡电路单元，输入端与电流镜像电路单元的电流输出端耦接。振荡电路单元可以包括N个首尾相连组成环状的振荡子单元，N≥3且N为奇数。N个振荡子单元中的至少一个振荡子单元的负载电容为可调电容模块。
在本发明实施例中，N个振荡子单元的结构相同，每一个振荡子单元中可以包括一个第二PMOS管、一个第二NMOS管以及一个负载电容C，其中：
第二PMOS管的源极与预设电压源耦接，栅极与电流镜像电路单元的电流输出端耦接，漏极与第二NMOS管的漏极耦接；第二NMOS管的源极与地线耦接，栅极与前一级振荡子单元中的第二PMOS管的漏极耦接，漏极与后一级振荡子单元中的第二NMOS管的栅极耦接；负载电容的第一端与第二NMOS管的漏极耦接，第二端与地线耦接。
开关整形单元，与振荡电路单元的输出端耦接，当振荡电路单元的输出电压发生变化时，开关整形单元随之导通或断开，从而对振荡电路单元的输出电压波形进行整形。
在本发明实施例中，当振荡电路单元的输出电压大于预设值时，开关整形电路导通；当振荡电路单元的输出电压小于预设值时，开关整形电路断开。
反相器，与开关整形电路单元的输出端耦接，适于对开关整形电路单元输出的电压波形的相位进行反转。
在实际应用中，环形振荡器输出的时钟信号的占空比与各振荡子单元的负载电容之间的比值相关。通常情况下，各振荡子单元的负载电容相等，因此理论上环形振荡器输出的时钟信号的占空比为33％。
而在本发明实施例中，在振荡子单元中使用可调电容模块，通过对可调电容模块的电容值进行调整，可以实现对振荡电路的输出电压波形的占空比进行调整。通过增加或减小可调电容模块的电容值，即可对应调高或降低振荡电路的输出时钟信号的占空比，提高输出时钟信号的占空比的可调性。
在实际应用中，采用单边电流源作为负载的环形振荡器输出的时钟信号波形为三角波。时钟信号输入至反相器，反相器存在一定的开启电压，也即当时钟信号的电压值大于或等于开启电压时，反相器才将输入的时钟信号反转，而时钟信号的电压从0上升至开启电压需要一定的时间，在这个时间之内反相器是处于未开启状态的，因此存在较大的功耗。
在本发明实施例中，在振荡电路单元的输出端耦接开关整形电路单元，当振荡电路单元的输出电压大于一定值时导通，当振荡电路单元的输出电压小于一定值时断开，从而对振荡电路单元的输出电压波形进行整形，改变输出电压波形的斜率，使得反相器能够快速地响应输出电压的波形变化，可以降低环形振荡电路的功耗。
下面对本发明上述实施例中提供的环形振荡电路进行具体的介绍。
参照图2，给出了本发明实施例中的一种环形振荡电路的具体电路图。下面结合图1进行具体说明。
图2中，第五PMOS管MP5与预设电流源组成环形振荡电路的电流镜像电路单元。
在电流镜像电路单元中，第五PMOS管MP5的源极与预设电压源VDD耦接，栅极与漏极耦接且耦接端作为电流镜像电路单元的电流输出端，漏极与预设电流源的输入端耦接；预设电流源的输出端与地线耦接。
图2中的振荡电路单元的具体电路连接关系可以参照本发明上述实施例中对图1的描述，此处不做赘述。
从图2可以获知，与图1相比，本发明实施例中提供的环形振荡电路多了开关整形电路单元，所述开关整形电路单元由第一PMOS管MP1与第一NMOS管MN1组成。
在开关整形电路单元中，第一PMOS管MP1的源极与预设电压源VDD耦接，栅极与电流镜像电路单元的电流输出端(也即第五PMOS管MP5的栅极)耦接，漏极与第一NMOS管MN1的漏极耦接；第一NMOS管MN1的源极与地线耦接，栅极与NMOS管MN4的漏极以及PMOS管MP4的漏极耦接，漏极与反相器的输入端耦接。
此外，在本发明实施例中，与图1中的环形振荡电路所不同的是，在三个振荡子单元中，三个负载电容C1、C2、C3中的至少一个为可调电容模块，可调电容模块是指电容值能够进行调整的电容模块。相应地，负载电容C1、C2、C3中最多只存在两个不可调电容，不可调电容是指电容值固定的电容。可调电容模块的电容值可以与不可调电容的电容值相等，也可以不等；不可调电容之间的电容值相等。
例如，负载电容C2为可调电容模块，负载电容C1以及负载电容C3为不可调电容，则负载电容C1的电容值与负载电容C2的电容值相等，且均小于负载电容C2的电容值。
参照图3，给出了本发明一实施例中的可调电容模块的结构示意图，负载电容C2为可调电容模块，包括四个相互并联的电容：依次为电容C21、电容C22、电容C23以及电容C24，其中：电容C21的电容值与负载电容C1的电容值以及负载电容C3的电容值相等；电容C22与开关S1串联，且电容值与负载电容C1的电容值相等；电容C23与开关S2串联，且电容值是负载电容C1的1/2；电容C24与开关S3串联，且电容值是负载电容C1的1/4。
可以理解的是，负载电容C2中的电容的大小也可以根据实际需要的时钟信号占空比进行设定。此外，负载电容C2还可以单独的一个可以调节电容值的电容。
当需要调整环形振荡电路的输出时钟信号的占空比时，可以调整开关S1、S2、S3的状态，控制开关S1、S2以及S3导通或者闭合。输出时钟信号的占空比与负载电容C2的电容值相关，可以采用如下公式计算输出时钟信号的占空比：
D＝[CX/(2×C+CX)]×100％；
其中，D为输出时钟信号的占空比，CX为可调电容模块的电容值，C为负载电容C1的电容值。
当开关S1闭合，且开关S2以及S3均断开时，此时，可调电容模块的电容值为2C，则输出时钟信号的占空比为D＝[2C/(2×C+2C)]×100％＝50％。
下面对图2中提供的环形振荡电路的工作原理进行描述。
图2中，第五PMOS管MP5与第一PMOS管MP1、PMOS管MP2、PMOS管MP3以及PMOS管MP4分别构成电流镜，因此，第五PMOS管MP5的漏极电流分别与第一PMOS管MP1的漏极电流、PMOS管MP2的漏极电流、PMOS管MP3的漏极电流以及PMOS管MP4的漏极电流均相等。
当NMOS管MN4导通时，意味着NMOS管MN4的栅极电压大于等于NMOS管MN4的阈值电压Vt_MN4，也即NMOS管MN3的漏极电压大于等于NMOS管MN4的阈值电压Vt_MN4，因此，NMOS管MN3处于截止状态。
NMOS管MN4导通时，其漏极电压迅速下拉至0。此时，NMOS管MN2的栅极电压为0，因此NMOS管MN2截止。由于电流镜像电路单元一直在输出恒定的电流，因此NMOS管MN2的漏极电压逐渐增加。
当NMOS管MN2的漏极电压增加到NMOS管MN3的阈值电压Vt_MN3时，NMOS管MN3导通。NMOS管MN3导通时，其漏极电压迅速下拉至0。此时，NMOS管MN4的栅极电压为0，因此NMOS管MN4从导通状态切换至截止状态。
当NMOS管MN4处于截止状态时，其漏极电压逐渐增加。当NMOS管MN4的漏极电压增加到NMOS管MN2的阈值电压Vt_MN2时，NMOS管MN2导通。当NMOS管MN2导通时，其漏极电压迅速下拉至0。此时，NMOS管MN3从导通状态切换至截止状态。NMOS管MN3的漏极电压逐渐增加，当增加到NMOS管MN4的阈值电压Vt_MN4时，NMOS管MN4导通。
从上述分析中可知，当NMOS管MN4截止时，NMOS管MN4的漏极电压逐渐增加。当NMOS管MN4的漏极电压增加值第一NMOS管MN1的阈值电压Vt_MN1时，第一NMOS管MN1导通，输入至反相器的电压被迅速拉低至0，此时，反相器输出高电平信号。当NMOS管MN4导通时，第一NMOS管MN1的栅极电压为0，因此第一NMOS管MN1截止。第一NMOS管MN1的漏极电压逐渐增加，也即输入至反相器的电压逐渐上升。当第一NMOS管MN1的漏极电压上升至反相器的开启电压时，反相器开启，此时，反相器输出低电平信号。
在实际应用中可知，图1中的环形振荡电路输出的电压波形是三角波。当NMOS管MN4导通时，输入至反相器的电压被迅速拉低至0；当NMOS管MN4截止时，输入至反相器的电压缓慢上升，虽然反相器没有开启，但是反相器仍存在较大的功耗。
而在本发明实施例中，当振荡电路单元的输出电压大于等于第一NMOS管MN1阈值电压Vt_MN1时，第一NMOS管MN1才导通，反相器的输入端才有电压输入。也就是说，当振荡电路单元的输出电压小于第一NMOS管MN1阈值电压Vt_MN1时，反相器的输入端并没有电压输入。因此，反相器输入端输入电压的时长较短，因此环形振荡电路的功耗有效降低。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (5)

1.一种环形振荡电路，其特征在于，包括：电流镜像电路单元、振荡电路单元、开关整形电路单元以及反相器，其中：
所述电流镜像电路单元，与所述振荡电路单元耦接，适于为所述振荡电路单元以及所述开关整形电路单元提供镜像电流；
所述振荡电路单元，输入端与所述电流镜像电路单元耦接，包括N个首尾相连组成环状的振荡子单元，且其中至少一个振荡子单元的负载电容为可调电容模块，N为奇数且N≥3；
所述开关整形电路单元，与所述振荡电路单元的输出端耦接，适于根据所述振荡电路单元的输出电压导通或断开，以对所述振荡电路单元的输出电压波形进行整形；
所述反相器，与所述开关整形电路单元的输出端耦接。
2.如权利要求1所述的环形振荡电路，其特征在于，所述开关整形电路单元包括：第一NMOS管以及第一PMOS管，其中：
所述第一PMOS管，源极与预设电压源耦接，栅极与所述电流镜像电路单元的电流输出端耦接，漏极与所述第一NMOS管的漏极连接；
所述第一NMOS管，源极与地线耦接，栅极与所述振荡电路单元的输出端耦接，漏极与所述反相器的输入端耦接。
3.如权利要求1所述的环形振荡电路，其特征在于，所述振荡子单元包括：第二PMOS管、第二NMOS管以及负载电容，其中：
所述第二PMOS管的源极与预设电压源耦接，栅极与所述电流镜像电路单元的电流输出端耦接，漏极与所述第二NMOS管的漏极耦接；
所述第二NMOS管的源极与地线耦接，栅极与前一级振荡子单元中的第二PMOS管的漏极耦接，漏极与后一级振荡子单元中的第二NMOS管的栅极耦接；
所述负载电容的第一端与所述第二NMOS管的漏极耦接，第二端与地线耦接。
4.如权利要求3所述的环形振荡电路，其特征在于，所述可调电容模块包括：至少两个相互并联的电容，且其中至少一个电容与对应的开关串联。
5.如权利要求1所述的环形振荡电路，其特征在于，所述电流镜像电路单元包括：第五PMOS管以及电流源，其中：
所述第五PMOS管，源极与预设电压源耦接，栅极与漏极耦接且作为所述电流镜像电路单元的电流输出端，漏极与所述电流源的输入端耦接；
所述电流源，输出端与地线耦接。
CN201610213316.8A 2016-04-07 2016-04-07 环形振荡电路 Pending CN107276566A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610213316.8A CN107276566A (zh) 2016-04-07 2016-04-07 环形振荡电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610213316.8A CN107276566A (zh) 2016-04-07 2016-04-07 环形振荡电路

Publications (1)

Publication Number Publication Date
CN107276566A true CN107276566A (zh) 2017-10-20

Family

ID=60051879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610213316.8A Pending CN107276566A (zh) 2016-04-07 2016-04-07 环形振荡电路

Country Status (1)

Country Link
CN (1) CN107276566A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108599745A (zh) * 2018-04-25 2018-09-28 中国电子科技集团公司第五十八研究所 单电容占空比可控振荡器
CN111510135A (zh) * 2020-04-11 2020-08-07 复旦大学 一种基于柔性材料的环形振荡器
CN112105938A (zh) * 2018-05-17 2020-12-18 索尼半导体解决方案公司 半导体装置及电容值测量方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036526A1 (en) * 2002-08-20 2004-02-26 Samsung Electronics Co., Ltd. Integrated circuit device capable of optimizing operating performance according to consumed power
CN1581657A (zh) * 2003-08-07 2005-02-16 三洋电机株式会社 环形振荡器中使用的恒流电路和电荷泵电路
US20050258911A1 (en) * 2004-05-20 2005-11-24 Nec Electronics Corporation Ring oscillation circuit
CN101505094A (zh) * 2009-03-05 2009-08-12 浙江大学 一种便携式设备的电源模块
CN104184469A (zh) * 2014-08-25 2014-12-03 长沙瑞达星微电子有限公司 一种低功耗低温度系数的环形振荡器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036526A1 (en) * 2002-08-20 2004-02-26 Samsung Electronics Co., Ltd. Integrated circuit device capable of optimizing operating performance according to consumed power
CN1581657A (zh) * 2003-08-07 2005-02-16 三洋电机株式会社 环形振荡器中使用的恒流电路和电荷泵电路
US20050258911A1 (en) * 2004-05-20 2005-11-24 Nec Electronics Corporation Ring oscillation circuit
CN101505094A (zh) * 2009-03-05 2009-08-12 浙江大学 一种便携式设备的电源模块
CN104184469A (zh) * 2014-08-25 2014-12-03 长沙瑞达星微电子有限公司 一种低功耗低温度系数的环形振荡器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108599745A (zh) * 2018-04-25 2018-09-28 中国电子科技集团公司第五十八研究所 单电容占空比可控振荡器
CN108599745B (zh) * 2018-04-25 2022-01-25 中国电子科技集团公司第五十八研究所 单电容占空比可控振荡器
CN112105938A (zh) * 2018-05-17 2020-12-18 索尼半导体解决方案公司 半导体装置及电容值测量方法
CN111510135A (zh) * 2020-04-11 2020-08-07 复旦大学 一种基于柔性材料的环形振荡器

Similar Documents

Publication Publication Date Title
US10425085B2 (en) Crystal oscillator circuit
CN102324912A (zh) 电流控制振荡器
CN105811941A (zh) 一种上电复位电路
CN107276566A (zh) 环形振荡电路
CN103036558A (zh) 压控振荡器
CN107040210A (zh) 一种rc振荡器及dc‑dc电源芯片
JPS60136412A (ja) 電圧制御型可変周波数パルス発振器
CN204886695U (zh) 一种电荷泵电路
CN103078631A (zh) 晶体振荡器
CN102522880B (zh) 频率自适应斜坡补偿电路
CN105978367A (zh) 一种基于负载电压反馈控制的电源系统
CN203775141U (zh) 一种振荡电路及振荡器
CN103312267B (zh) 一种高精度振荡器及频率产生方法
CN110880858A (zh) 开关电源的驱动电路、半桥拓扑开关电源及电子设备
CN108055021A (zh) 振荡器
CN103368500A (zh) 用于生成时钟信号的振荡器电路
CN115276615B (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
CN107422773B (zh) 数字低压差稳压器
CN115589217A (zh) Rc振荡电路
CN103731102A (zh) 一种振荡电路
CN205249155U (zh) Cmos晶体振荡器
CN104935198A (zh) 谐振转换器
CN204633750U (zh) 自适应启动的环形振荡器
WO2014012005A1 (en) Adiabatic logic family
CN108667278B (zh) 一种可编程延时设置电路及工作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171020