CN103078631A - 晶体振荡器 - Google Patents

Abstract

本发明公开了一种晶体振荡器，包括晶体，晶体驱动电路以及启动电路。晶体驱动电路包括第一晶体管，向所述第一晶体管提供直流偏置的偏置电路，第一电流镜电路以及第二电流镜电路。所述启动电路包括第四晶体管及第十晶体管，第四晶体管连接于第一电流镜电路和第二电流镜电路之间，第十晶体管的漏极连接第二电流镜电路，第四晶体管和第十晶体管的栅极由使能控制端控制，从而可以控制晶振的关闭和工作。本发明的晶体振荡器具有使能控制功能，启动结构简单，并且偏置电流随振荡摆幅的增加而减小，可实现低功耗。

Description

晶体振荡器

技术领域

本发明涉及集成电路领域，特别涉及一种晶体振荡器。

背景技术

在现代通信系统中，晶体振荡器中的晶体因为它的独特的品质，高精度和高稳定度，而得到广泛的应用。由晶体及晶体驱动电路构成的振荡器被广泛应用于电视机、计算机、遥控器、手表等常见电子设备的各类振荡电路中，并且应用于通信系统中的频率发生器、数据处理设备中的时钟信号发生电路和特定系统的基准时钟信号发生电路等电路中。和其他的半导体电路一样，低功耗和高集成度也是晶体振荡器的发展趋势。

对于一般的集成电路，保持长时间稳定，并且受时间，外接碰撞等其他因素的影响较小的时钟是非常重要的，因为稳定的时钟是保证其它电路正常工作的基本条件。但是如果采用完全片上集成的办法，由于受工艺，温度等因素的影响，根本无法保证时钟频率的准确性和一致性。一般采用晶体振荡器来实现高精度，高稳定度的时钟。

同时，在RFID等电路中，电路功耗是一个非常关注的指标，电路功耗的增加会使电路需要感应更大的能量才能识别出来，所以低功耗的设计也是相当的重要，在晶体振荡器中，低功耗设计也是一种必然的发展趋势。对于一般电路而言，工作的环境，场合等条件的不同，理想的需要消耗的最低功耗也是不同的，这也是低功耗设计的一个一般原则，同样晶体振荡器采用此原则也是很有意义的。

但是，根据现有技术的晶体振荡器消耗的功耗并不是特别理想，所以，希望提供一种低功耗的晶体振荡器。

发明内容

本发明的主要目的在于克服现有技术的缺陷，提供一种本发明的目的在于提供一种带使能控制、自偏置、低功耗的晶体振荡器。

一种晶体振荡器，包括晶体，晶体驱动电路和启动电路；所述晶体驱动电路包括第一晶体管，向所述第一晶体管提供直流偏置的偏置电路，第一电流镜电路以及第二电流镜电路；所述第一晶体管向所述晶体提供振荡电压，所述第一电流镜电路、第二电流镜电路将电流源的电流成比例关系提供给所述第一晶体管；所述启动电路包括第四晶体管及第十晶体管，所述第四晶体管连接于所述第一电流镜电路和第二电流镜电路之间，所述第十晶体管的漏极连接所述第二电流镜电路，所述第四晶体管和所述第十晶体管的栅极由使能控制端控制以启动所述晶体驱动电路。

本发明优选的一种技术方案，所述第一电流镜电路包括第二晶体管，第三晶体管，第二电阻和第三电阻；所述第二晶体管的栅极通过所述第二电阻及所述第三电阻与所述第二晶体管的漏极相连，所述第二晶体管的漏极与所述第三晶体管的栅极相连，所述第三晶体管的漏极与所述第四晶体管的源极相连，所述第二晶体管和所述第三晶体管的源极接地。

本发明优选的一种技术方案，所述第二晶体管的源极和漏极之间连接第二电容。

本发明优选的一种技术方案，所述第一电流镜电路还包括第四电阻，连接于所述第二晶体管漏极和所述第三晶体管栅极之间；所述第三晶体管的栅极和源极之间连接第三电容，所述第四电阻的两端分别连接所述第二电容与所述第三电容。

本发明优选的一种技术方案，所述第二电流镜电路包括第五晶体管，第六晶体管和第七晶体管，其源极接电源；所述第五晶体管的栅极和漏极相连，并且与所述第六晶体管及所述第七晶体管的栅极相连；所述第七晶体管的漏极连接所述第一晶体管的栅极，所述第六晶体管的漏极连接于所述第三电阻和所述第二电阻之间，所述第五晶体管的漏极与所述第四晶体管的漏极相连。

本发明优选的一种技术方案，所述第五晶体管的源极和栅极之间连接第四电容。

本发明优选的一种技术方案，所述晶体驱动电路还包括电流控制电路，用以根据所述晶体振荡器的振荡幅度反向控制所述第一电流镜电路和所述第二电流镜电路的偏置电流，所述电流控制电路包括第一电容、所述第二电阻、所述第三电阻以及所述第二电容；所述第一电容连接于所述第一晶体管和所述第二晶体管的栅极之间。

本发明优选的一种技术方案，所述启动电路还包括第八晶体管，第九晶体管，第十一晶体管，第十二晶体管；所述第四晶体管的漏极接所述第五晶体管的漏极，源极接所述第三晶体管的漏极；所述第八晶体管的栅极接所述第六晶体管的漏极，其漏极接所述第九晶体管的栅极，其源极接地；所述第九晶体管的漏极接第十晶体管的源极，其源极接地；所述第十晶体管的栅极接使能控制端，其漏极接所述第五晶体管的漏极；所述第十一晶体管的漏极接所述第九晶体管的栅极，其栅极接使能控制端，其源极接电源；所述第十二晶体管的栅极接所述第九晶体管的栅极，其漏极和源极接电源。

本发明优选的一种技术方案，所述偏置电路为连接于所述第一晶体管栅极和漏极之间的电阻。

本发明优选的一种技术方案，所述第一晶体管，第二晶体管，第三晶体管，第四晶体管，第八晶体管，第九晶体管，第十晶体管为NMOS晶体管；所述第五晶体管，第六晶体管，第七晶体管，第十一晶体管，第十二晶体管为PMOS晶体管。

与现有技术相比，本发明的晶体振荡器的晶体驱动电路本发明采用了带使能控制的晶体振荡器，通过启动电路可以控制晶体振荡器的开闭状态，以减小功耗。此外，本发明不需要外接的偏置电路，晶体振荡器启动后，自身可以产生电路工作所需要的偏置电流，并且在关闭后，自身不消耗任何静态电流。同时，晶体驱动电路还包括电流控制电路，随着振荡器起振并且振幅的逐步增加，电流控制电路控制偏置电流降低，且降低后的偏置电流足以维持电路的振荡状态，从而能够进一步降低功耗。

附图说明

图1是本发明的晶体振荡器的实施例的电路示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

在本说明书中及在权利要求书中，应理解当一元件被称为“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件，或可存在介入元件。相比来说，当一元件被称为“直接连接到”或“直接耦合到”另一元件时，不存在介入元件。

请参阅图1，图1是本发明的晶体振荡器的电路示意图。晶体振荡器包括晶体(crystal)11，晶体驱动电路12和启动电路I3。晶体驱动电路12用于向晶体11提供振荡电压。晶体11设置于晶体振荡器芯片外(Off chip)，晶体驱动电路12设置于晶体振荡器芯片内(On chip)。启动电路用于控制晶体振荡器的开启和关闭。启动电路同样设计在芯片内（On chip）。

晶体11的一端X1经电容C5接地，晶体11的另一端X2经另一电容C6接地。晶体驱动电路12的两个端口分别连接所述晶体11的两端X1、X2。

晶体驱动电路12包括第一晶体管M1、向所述第一晶体管M1提供偏置电压的第一电阻R1、电流镜电路以及电流控制电路。其中第一晶体管M1用于向晶体11提供振荡电压，第一电阻R1用于向第一晶体管M1提供直流偏置电压，电流镜电路用于将电流源的电流成比例关系提供给所述第一晶体管M1，电流控制电路则根据晶体振荡器的振荡幅度反向控制所述电流镜电路的偏置电流。

以下将对晶体驱动电路进行详细描述。

在本实施例中，第一晶体管M1为NMOS晶体管。第一晶体管M1的漏极和栅极分别连接晶体11的两端。在设计中，如果晶体驱动电路12的两个端口之间，即第一晶体管M1的栅极和漏极之间没有提供偏置电压的电路，则晶体11的一端X1的电压为低，另一端X2的电压为高，导致晶体振荡器无法进入正常的启动状态。所以在初始状态，要为晶体11的两端X1、X2提供一个直流偏置，以易于所述晶体振荡器的启动，但同时不能消耗太大的功耗，所以本发明采用电阻R1来实现。这样，既可以为晶体11的两端X1、X2提供直流偏置，同时又不会影响晶体11的两端X1、X2的动态特性。

电流镜电路包括第一电流镜电路和第二电流镜电路。第一电流镜电路和第二电流镜电路通过相应的比例关系，为第一晶体管M1提供足够大的电流，以易于晶体振荡器的起振。其中，第一电流镜电路包括第二晶体管M2，第三晶体管M3，第二电阻R2和第三电阻R3。第二晶体管M2的栅极通过第二电阻R2和第三电阻R3连接其漏极，也即是第二电阻R2的一端与第二晶体管M2的栅极相连，另一端与第三电阻R3的一端相连；第二晶体管M2的漏极则与第三电阻的另一端相连，并与第三晶体管M3的栅极相连。第二晶体管M2和第三晶体管M3的源极接地。

第二电流镜电路包括第五晶体管M5，第六晶体管M6和第七晶体管M7，其源极均接电源。第五晶体管M5的栅极和漏极相连，并且与第六晶体管M6，第七晶体管M7的栅极相连，构成第二电流镜电路。第七晶体管M7的漏极通过第一电阻R1连接第一晶体管M1的栅极，第六晶体管M6的漏极连接于第三电阻R3和第二电阻R2之间。

由于在晶体振荡器起振后，晶体11的两端X1、X2处于振荡状态，所以振荡的波形会通过第五晶体管M5的寄生电容Cex来影响第五晶体管M5的栅极电压，进而引起第四晶体管M4的偏置电流Ibias的波动。所以在第五晶体管M5的栅极和源极之间增加第四电容C4以保证栅极和源极电压的稳定，来实现偏置电流Ibias的稳定。

电流控制电路包括第一电容C1、第二电阻R2、第三电阻R3、第二电容C2。第一电容C1连接于第一晶体管M1、第二晶体管M2的栅极之间，第二电容C2连接于第二晶体管M2的源极和漏极之间。

在本发明的另一较佳实施例中，电流控制电路还包括第三电容C3，第一电流镜电路还包括第四电阻R4，第四电阻R4连接于第二晶体管M2的漏极和第三晶体管M3的栅极之间，同时也连接于第二电容器C2和第三电容器C3之间。第四电阻R4和第三电容器C3共同组成RC回路，用以起到滤波作用。

启动电路用于控制驱动电路，其包括第四晶体管M4，第八晶体管M8，第九晶体管M9，第十晶体管M10，第十一晶体管M11，第十二M12晶体管。第四晶体管M4连接于第一电流镜电路和第二电流镜电路之间，也即是第四晶体管M4的源极与第三晶体管M3的漏极相连，漏极与第五晶体管的漏极相连。第四晶体管M4的栅极由使能控制端EN来控制。第八晶体管M8的栅极接第六晶体管M6的漏极，漏极接第九晶体管M9的栅极，源极接地。第九晶体管M9的漏极接第十晶体管M10的源极，源极接地。第十晶体管M10的栅极接使能控制端EN，漏极接第五晶体管M5的漏极。第十一晶体管的漏极接第九晶体管的栅极，栅极接使能控制端EN，源极接电源。第十二晶体管M12的栅极接第九晶体管M9的栅极，漏极和源极接电源。

本发明的晶体振荡器的原理如下：

在使能信号EN为低电平的情况下，第四晶体管M4截止，第一电流镜电路和第二电流镜电路之间断开；第十晶体管M10截止，与第一电流镜电路断开；第二电流镜电路中第一电流镜电路和第二电流镜电路未向第一晶体管M1提供电流，晶体振荡器处于关闭状态尚未起振。第一电容C1将晶体11的一端X1和所述第二晶体管M2的栅极隔离开来。整个电路中，由于使能信号EN的作用，第九晶体管M9的栅极被拉高，整个电路没有静态功耗。

当使能信号EN转换为高电平时，第四晶体管M4和第十晶体管M10导通，晶体管M11截止，使能信号EN转换瞬间晶体管M9的栅极电压仍为高电平，晶体管M10导通使得晶体管M5的栅极电压V3会被拉低，第二电流镜电路启动。由于晶体管M5的栅极电压V3被拉低，则晶体管M6的漏极电压V4将被拉高，以提供偏置电流。因此可见，本发明中通过晶体管M6产生偏置电流，即不需要外接的偏置电路。晶体管M4导通也提供偏置电流Ibias，因此整个晶体管的驱动电路将进入正常的启动状态。值得注意的是，由于晶体管M6的漏极电压V4被拉高，使得第八晶体管M8导通，将第九晶体管M9的栅极电压拉低，从而使晶体管M9截止，由此，整个晶体管的驱动电路将进入正常的启动状态后，启动电路也不会再影响晶体振荡器的正常工作。在晶体振荡器正常启动后，将会有电流经晶体管M7灌入到晶体管M1，晶体振荡器开始振荡。因此，本发明通过启动电路可以控制晶体振荡器的开闭。

在晶体振荡器开始振荡后，晶体两端的交流信号可以通过第一电容C1传递到第二晶体管M2的栅极。在晶体振荡器起振的过程中，晶体振荡器的振幅也在不断的增加，因此，第二晶体管M2的栅极电压V1振荡幅度也逐步增加。由于第二电容C2的电容值比较大(几十pF)，加上第二电阻R2和第三电阻R3的共同作用，所以第二晶体管M2的栅极电压V1的振幅越大，第二晶体管M2的漏极电压V2的电压也就越低。同时，第二电容C2以及第四电阻R4和第三电容器C3共同组成RC回路，都能够起到滤波作用。这样晶体管M3的电流减小，第二电流镜电路中晶体管M5，M6，M7的电流就会随之减小。由于第六晶体管M6的漏极连接于电阻R2和R3之间，其电流的降低会近一步缩小第一电流镜电路的电流，近一步节约功耗。而晶体管M7电流的降低，则会使M1的功耗进一步降低。最后，X1和X2的震荡幅度和功耗之间存在一定的平衡。晶体振荡器的振幅不再进一步增加，而电流也不再降低，这时的功耗相对启动时候需要的功耗已经很低。因此，整个晶体振荡器能够维持在正常工作的低功耗状态状态。

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种晶体振荡器，其特征在于，包括：

晶体；

晶体驱动电路，包括第一晶体管，向所述第一晶体管提供直流偏置的偏置电路，第一电流镜电路以及第二电流镜电路；所述第一晶体管向所述晶体提供振荡电压，所述第一电流镜电路、第二电流镜电路将电流源的电流成比例关系提供给所述第一晶体管；以及

启动电路，包括第四晶体管及第十晶体管，所述第四晶体管连接于所述第一电流镜电路和第二电流镜电路之间，所述第十晶体管的漏极连接所述第二电流镜电路，所述第四晶体管和所述第十晶体管的栅极由使能控制端控制以启动所述晶体驱动电路。

2.如权利要求1所述的晶体振荡器，其特征在于，所述第一电流镜电路包括第二晶体管，第三晶体管，第二电阻和第三电阻；所述第二晶体管的栅极通过所述第二电阻及所述第三电阻与所述第二晶体管的漏极相连，所述第二晶体管的漏极与所述第三晶体管的栅极相连，所述第三晶体管的漏极与所述第四晶体管的源极相连，所述第二晶体管和所述第三晶体管的源极接地。

3.如权利要求2所述的晶体振荡器，其特征在于，所述第二晶体管的源极和漏极之间连接第二电容。

4.如权利要求3所述的晶体振荡器，其特征在于，所述第一电流镜电路还包括第四电阻，连接于所述第二晶体管漏极和所述第三晶体管栅极之间；所述第三晶体管的栅极和源极之间连接第三电容，所述第四电阻的两端分别连接所述第二电容与所述第三电容。

5.如权利要求2所述的晶体振荡器，其特征在于，所述第二电流镜电路包括第五晶体管，第六晶体管和第七晶体管，其源极接电源；所述第五晶体管的栅极和漏极相连，并且与所述第六晶体管及所述第七晶体管的栅极相连；所述第七晶体管的漏极连接所述第一晶体管的栅极，所述第六晶体管的漏极连接于所述第三电阻和所述第二电阻之间，所述第五晶体管的漏极与所述第四晶体管的漏极相连。

6.如权利要求5所述的晶体振荡器，其特征在于，所述第五晶体管的源极和栅极之间连接第四电容。

7.如权利要求2或3所述的晶体振荡器，其特征在于，所述晶体驱动电路还包括电流控制电路，用以根据所述晶体振荡器的振荡幅度反向控制所述第一电流镜电路和所述第二电流镜电路的偏置电流，所述电流控制电路包括第一电容、所述第二电阻、所述第三电阻以及所述第二电容；所述第一电容连接于所述第一晶体管和所述第二晶体管的栅极之间。

8.如权利要求5所述的晶体振荡器，其特征在于，所述启动电路还包括第八晶体管，第九晶体管，第十一晶体管，第十二晶体管；所述第四晶体管的漏极接所述第五晶体管的漏极，源极接所述第三晶体管的漏极；所述第八晶体管的栅极接所述第六晶体管的漏极，其漏极接所述第九晶体管的栅极，其源极接地；所述第九晶体管的漏极接第十晶体管的源极，其源极接地；所述第十晶体管的栅极接使能控制端，其漏极接所述第五晶体管的漏极；所述第十一晶体管的漏极接所述第九晶体管的栅极，其栅极接使能控制端，其源极接电源；所述第十二晶体管的栅极接所述第九晶体管的栅极，其漏极和源极接电源。

9.如权利要求1所述的晶体振荡器，其特征在于，所述偏置电路为连接于所述第一晶体管栅极和漏极之间的电阻。

10.如权利要求8所述的晶体振荡器，其特征在于，所述第一晶体管，第二晶体管，第三晶体管，第四晶体管，第八晶体管，第九晶体管，第十晶体管为NMOS晶体管；所述第五晶体管，第六晶体管，第七晶体管，第十一晶体管，第十二晶体管为PMOS晶体管。

Images