CN107294513A - 晶体振荡器电路 - Google Patents

晶体振荡器电路 Download PDF

Info

Publication number
CN107294513A
CN107294513A CN201610192695.7A CN201610192695A CN107294513A CN 107294513 A CN107294513 A CN 107294513A CN 201610192695 A CN201610192695 A CN 201610192695A CN 107294513 A CN107294513 A CN 107294513A
Authority
CN
China
Prior art keywords
circuit
oscillator
crystal
output end
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610192695.7A
Other languages
English (en)
Other versions
CN107294513B (zh
Inventor
冯二媛
苏振江
郭振业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610192695.7A priority Critical patent/CN107294513B/zh
Publication of CN107294513A publication Critical patent/CN107294513A/zh
Application granted granted Critical
Publication of CN107294513B publication Critical patent/CN107294513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
    • H03K3/351—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region the devices being unijunction transistors

Abstract

一种晶体振荡器电路，包括：晶振起振电路，所述晶振起振电路的第一输出端和第二输出端分别输出第一振荡信号和第二振荡信号；放大电路，所述放大电路的第一输入端和第二输入端分别输入有基准电压信号和所述第二振荡信号，所述放大电路的输出端连接所述晶振起振电路的第一输出端；波形转换电路，适于将所述第二振荡信号转换为第一矩形波信号。本发明晶体振荡器电路的占空比连续可调，可以更好地满足数字电路中对时钟源输出的矩形波信号的需求。

Description

晶体振荡器电路
技术领域
本发明涉及电子技术领域，特别涉及一种晶体振荡器电路。
背景技术
晶体振荡器(Crystal Oscillator)简称为晶振，是一种高精度和高稳定度的振荡器，在电子电路应用中，可与其它元件配合产生特定振荡频率的标准脉冲信号作为时钟信号或为特定系统提供基准信号。
由晶体振荡器生成的时钟信号的占空比如果较大，那么它将很难满足后续电路的保持时间以及建立时间的要求，并且，大多数的晶体振荡器电路所生成的时钟信号的占空比不可调。若将晶体振荡器电路设计为其输出的时钟信号占空比可调，其将会得到更为广泛的应用。
现有技术中的晶体振荡器电路面临着的输出的矩形波信号的占空比无法连续可调的问题。
发明内容
本发明解决的技术问题是如何使得晶体振荡器电路所输出的矩形波信号的占空比连续可调。
为解决上述技术问题，本发明实施例提供一种晶体振荡器电路，包括：晶振起振电路，所述晶振起振电路的第一输出端和第二输出端分别输出第一振荡信号和第二振荡信号；放大电路，所述放大电路的第一输入端和第二输入端分别输入有基准电压信号和所述第二振荡信号，所述放大电路的输出端连接所述晶振起振电路的第一输出端；波形转换电路，适于将所述第二振荡信号转换为第一矩形波信号。
可选地，所述晶振起振电路包括：晶体振荡器，所述晶体振荡器的第一输出端和第二输出端分别连接所述晶振起振电路的第一输出端和第二输出端；第一负载电容，所述第一负载电容的第一端连接所述晶振起振电路的第一输出端，所述第一负载电容的第二端接地；第二负载电容，所述第二负载电容的第一端连接所述晶振起振电路的第二输出端，所述第二负载电容的第二端接地；反相器，所述反相器的输入端和输出端分别连接所述晶振起振电路的第一输出端和第二输出端。
可选地，所述放大电路为轨对轨运算放大器。
可选地，所述波形转换电路包括级联的至少一个缓冲器。
可选地，所述反相器包括：第一PMOS晶体管和第一NMOS晶体管，其中，所述第一PMOS晶体管的源极接电源，所述第一PMOS晶体管的栅极连接所述第一NMOS晶体管的栅极并连接所述反相器的输入端，所述第一PMOS晶体管的漏极连接所述第一NMOS晶体管的漏极并连接所述反相器的输出端，所述第一NMOS晶体管的源极接地。
可选地，还包括：延迟电路，适于为所述第一矩形波信号提供延时，以输出第二矩形波信号；逻辑电路，所述逻辑电路适于对所述第一矩形波信号和第二矩形波信号进行逻辑运算并输出第三矩形波信号。
可选地，所述延迟电路包括偶数个级联的反相器。
可选地，所述逻辑电路为与门，所述与门的第一输入端和第二输入端分别输入有所述第一矩形波信号和第二矩形波信号，所述与门的输出端输出所述第三矩形波信号。
可选地，所述基准电压信号的电压是可调的。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例晶体振荡器电路包括：晶振起振电路、波形转换电路以及放大电路，其中，所述晶振起振电路适于输出第一振荡信号和第二振荡信号，波形转换电路适于将所述第二振荡信号转换为第一矩形波信号，所述放大电路分别输入有基准电压信号和所述第二振荡信号并将两个信号进行差分放大，且进一步地，所述基准电压信号的电压是可调的，使得本实施例的放大电路的输出端输出的信号为偏置电压可调的第二振荡信号，那么，当所述第二振荡信号经由波形转换电路进行转换时，由于所述波形转换电路将在确定的电平对其输出的电压信号进行比较以及翻转，因此，偏置电压可调的第二振荡信号经由波形转换电路翻转的时刻不同，从而实现对所述第一矩形波信号占空比的连续可调。
进一步而言，所述放大电路为轨对轨运算放大器，可以使得放大电路的输出信号的幅度范围较为接近电源和地，可以间接使得所述基准电压信号的变化范围增加，以使所述第一矩形波信号占空比的可调节范围扩大。
附图说明
图1是一种现有的晶体振荡器电路的电路图；
图2是另一种现有的晶体振荡器电路的电路图；
图3是本发明实施例晶体振荡器电路的示意性结构框图；
图4是本发明实施例晶体振荡器电路的电路图；
图5是本发明实施例中基准电压信号与第二振荡信号的仿真图；
图6是本发明实施例中第一矩形波信号XC的仿真图。
具体实施方式
如背景技术部分所述，现有技术的晶体振荡器电路具有输出的矩形波信号的占空比不能连续可调的问题。
本申请的发明人对现有技术进行了分析。图1是一种现有的晶体振荡器电路的电路图。如图1所示，在现有技术中，晶体振荡器电路100可以包括：由晶体振荡器XTAL、第一负载电容C1、第二负载电容C2、反相器INV组成的晶振起振电路(图未示)，其中，所述晶体振荡器XTAL的第一输出端和第二输出端分别输出有第一振荡信号XIN和第二振荡信号XOUT，所述第一负载电容C1的第一端连接所述晶体振荡器XTAL的第一输出端，所述第一负载电容C1的第二端接地，所述第二负载电容C2的第一端连接晶体振荡器XTAL的第二输出端，所述第二负载电容C2的第二端接地，所述反相器INV的输入端和输出端分别连接所述晶体振荡器XTAL的第一输出端和第二输出端；晶体振荡器电路100还可以包括多级缓冲器，即图1绘示出的缓冲器BUF1、缓冲器BUF2以及缓冲器BUF3，其中，所述缓冲器可以有NMOS晶体管和PMOS晶体管构成，在电路设计中，可以通过调整所述NMOS晶体管和PMOS晶体管的尺寸，进而调节所述缓冲器对所述第二振荡信号XOUT的波形调整时刻，从而影响对所述第二振荡信号XOUT调整后输出的矩形波信号XC的上升时间和下降时间。然而，晶体振荡器电路100无法实现对所述矩形波信号XC的连续可调。
图2是另一种现有的晶体振荡器电路的电路图。如图2所示，在现有技术还存在一种晶体振荡器电路200，可以包括如图1所示的晶振起振电路，所述晶振起振电路包括：晶体振荡器XTAL、第一负载电容C1、第二负载电容C2、反相器INV，其电路连接关系不再一一赘述，晶体振荡器电路200还可以包括多级缓冲器，图2仅绘示出缓冲器BUF作为示意，以对所述晶振起振电路进行波形转换，进而输出第一矩形波信号XC1，晶体振荡器电路200还可以包括多级延迟电路(以绘示出的逻辑电路Delay1和Delay2为例)以及逻辑门电路(以绘示出的与门AND Gate为例)，通过控制延迟电路Delay1和Delay2的延迟时间，而输出第二矩形波信号XC2，经过所述逻辑门电路的逻辑作用，以输出第三矩形波信号XC3。尽管晶体振荡器电路200可以有效地改变其输出的第三矩形波信号XC3的高、低电平有效时间，从而控制所述其占空比，但是，晶体振荡器电路200仍然无法实现对所述第三矩形波信号XC3连续可调。
根据以上分析可知，现有技术的晶体振荡器电路100和200均存在无法实现其输出的矩形波信号的占空比连续可调。为了解决这一技术问题，本发明实施例提出一种晶体振荡器电路。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3是本发明实施例晶体振荡器电路的示意性结构框图。
如图3所示，本发明实施例所公开的晶体振荡器电路300可以包括：
晶振起振电路10，所述晶振起振电路的第一输出端和第二输出端分别输出第一振荡信号XIN和第二振荡信号XOUT；其中，所述第一振荡信号XIN和第二振荡信号XOUT反相，且通常为正弦波信号但并不限于此；
放大电路20，所述放大电路20的第一输入端和第二输入端分别输入有基准电压信号VREF和所述第二振荡信号XOUT，所述放大电路20的输出端连接所述晶振起振电路10的第一输出端；
波形转换电路30，适于将所述第二振荡信号XOUT转换为第一矩形波信号XC1。
在本发明实施例中，所述放大电路20分别输入有基准电压信号VREF和所述第二振荡信号XOUT并将两个信号进行差分放大，并且，所述基准电压信号VREF的电压可以为带隙基准源(Bandgap)所提供，且为可调的，使得本实施例的放大电路20输出的信号为偏置电压可调的第二振荡信号XOUT，那么，当所述第二振荡信号XOUT经由波形转换电路30进行转换时，由于所述波形转换电路30将在确定的电平对其输出的电压信号进行比较以及翻转，因此，偏置电压可调的第二振荡信号XOUT经由波形转换电路30翻转的时刻不同，从而实现对所述第一矩形波信号XC占空比的连续可调。
图4是本发明实施例晶体振荡器电路的电路图。
在具体实施中，所述波形转换电路30可以包括级联的至少一个缓冲器BUF，本实施例并不限制缓冲器的级数，图4中仅示出一级的缓冲器BUF。
如图4所示，所述晶振起振电路10可以包括：
晶体振荡器XTAL(简称晶振)，所述晶体振荡器XTAL的第一输出端和第二输出端分别连接所述晶振起振电路10的第一输出端和第二输出端；
第一负载电容C1，所述第一负载电容C1的第一端连接所述晶振起振电路10的第一输出端，所述第一负载电容C1的第二端接地；
第二负载电容C2，所述第二负载电容C2的第一端连接所述晶振起振电路10的第二输出端，所述第二负载电容C2的第二端接地；
反相器INV，所述反相器INV的输入端和输出端分别连接所述晶振起振电路10的第一输出端和第二输出端。
如本领域技术人员所熟知，本发明实施例中的晶振起振电路10可以是常规的并联谐振的晶振起振电路10，由于晶振在电气上可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，此二端网络有两个谐振点，按照所述谐振点频率的高低区分，较低的频率对应为串联谐振，较高的频率对应为并联谐振。由于晶体自身的特性，这两个频率接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的负载电容就会组成并联谐振电路。需要说明的是，本发明实施例中的晶振起振电路10还适用于晶振的串联谐振电路，本发明实施例不进行特殊限制。
在本实施例中，所述放大电路20可以为轨对轨运算放大器，使得放大电路20的输出信号的幅度范围较为接近电源和地，可以间接使得所述基准电压信号VREF的变化范围增加，以使所述第一矩形波信号XC的占空比的可调节范围扩大。在具体实施中，所述放大电路20可以采用PMOS晶体管和NMOS晶体管互补类型的放大器，有利于输入信号的宽范围比较，针对具体的电路实现方式，本实施例不进行特殊限制。
在具体实施中，所述反相器INV可以包括：第一PMOS晶体管(图未示)和第一NMOS晶体管(图未示)，其中，所述第一PMOS晶体管的源极接电源，所述第一PMOS晶体管的栅极连接所述第一NMOS晶体管的栅极并连接所述反相器的输入端，所述第一PMOS晶体管的漏极连接所述第一NMOS晶体管的漏极并连接所述反相器的输出端，所述第一NMOS晶体管的源极接地。
在图4所示电路结构的基础上，本发明实施例还可以包括图2所示的：
延迟电路Delay1和/或Delay2，适于为所述第一矩形波信号XC1提供延时，以输出第二矩形波信号XC2；
逻辑电路(图未示)，所述逻辑电路适于对所述第一矩形波信号XC1和第二矩形波信号XC2进行逻辑运算并输出第三矩形波信号XC3。
在具体实施中，所述延迟电路Delay1和/或Delay2均可以包括偶数个级联的反相器。
在具体实施中，所述逻辑电路为与门AND Gate，所述与门AND Gate的第一输入端和第二输入端分别输入有所述第一矩形波信号XC1和第二矩形波信号XC2，所述与门AND Gate的输出端输出所述第三矩形波信号XC3。
图5是本发明实施例中基准电压信号VREF与第二振荡信号XOUT的仿真图；图6是本发明实施例中第一矩形波信号XC的仿真图。
如图5所示，当调节本实施例中的基准电压信号VREF时，对应的第二振荡信号XOUT的偏置点也随之得到调节，当所述基准电压信号VREF对应于三种不同的电压值时，第二振荡信号XOUT亦对应于三种不同的偏置点，而对应地，如图6示出的晶体振荡器电路300输出的第一矩形波信号XC的占空比分别为33.3％、50％以及75.2％的情况，因此，本实施例的晶体振荡器电路300可以实现对输出的矩形波信号的占空比的连续可调。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种晶体振荡器电路，其特征在于，包括：
晶振起振电路，所述晶振起振电路的第一输出端和第二输出端分别输出第一振荡信号和第二振荡信号；
放大电路，所述放大电路的第一输入端和第二输入端分别输入有基准电压信号和所述第二振荡信号，所述放大电路的输出端连接所述晶振起振电路的第一输出端；
波形转换电路，适于将所述第二振荡信号转换为第一矩形波信号。
2.如权利要求1所述的晶体振荡器电路，其特征在于，所述晶振起振电路包括：
晶体振荡器，所述晶体振荡器的第一输出端和第二输出端分别连接所述晶振起振电路的第一输出端和第二输出端；
第一负载电容，所述第一负载电容的第一端连接所述晶振起振电路的第一输出端，所述第一负载电容的第二端接地；
第二负载电容，所述第二负载电容的第一端连接所述晶振起振电路的第二输出端，所述第二负载电容的第二端接地；
反相器，所述反相器的输入端和输出端分别连接所述晶振起振电路的第一输出端和第二输出端。
3.如权利要求1所述的晶体振荡器电路，其特征在于，所述放大电路为轨对轨运算放大器。
4.如权利要求1所述的晶体振荡器电路，其特征在于，所述波形转换电路包括级联的至少一个缓冲器。
5.如权利要求2所述的晶体振荡器电路，其特征在于，所述反相器包括：第一PMOS晶体管和第一NMOS晶体管，其中，所述第一PMOS晶体管的源极接电源，所述第一PMOS晶体管的栅极连接所述第一NMOS晶体管的栅极并连接所述反相器的输入端，所述第一PMOS晶体管的漏极连接所述第一NMOS晶体管的漏极并连接所述反相器的输出端，所述第一NMOS晶体管的源极接地。
6.如权利要求1所述的晶体振荡器电路，其特征在于，还包括：
延迟电路，适于为所述第一矩形波信号提供延时，以输出第二矩形波信号；
逻辑电路，所述逻辑电路适于对所述第一矩形波信号和第二矩形波信号进行逻辑运算并输出第三矩形波信号。
7.如权利要求6所述的晶体振荡器电路，其特征在于，所述延迟电路包括偶数个级联的反相器。
8.如权利要求6所述的晶体振荡器电路，其特征在于，所述逻辑电路为与门，所述与门的第一输入端和第二输入端分别输入有所述第一矩形波信号和第二矩形波信号，所述与门的输出端输出所述第三矩形波信号。
9.如权利要求1所述的晶体振荡器电路，其特征在于，所述基准电压信号的电压是可调的。
CN201610192695.7A 2016-03-30 2016-03-30 晶体振荡器电路 Active CN107294513B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610192695.7A CN107294513B (zh) 2016-03-30 2016-03-30 晶体振荡器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610192695.7A CN107294513B (zh) 2016-03-30 2016-03-30 晶体振荡器电路

Publications (2)

Publication Number Publication Date
CN107294513A true CN107294513A (zh) 2017-10-24
CN107294513B CN107294513B (zh) 2021-02-02

Family

ID=60086753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610192695.7A Active CN107294513B (zh) 2016-03-30 2016-03-30 晶体振荡器电路

Country Status (1)

Country Link
CN (1) CN107294513B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109756191A (zh) * 2018-11-22 2019-05-14 合肥市芯海电子科技有限公司 一种带伪差分结构的低功耗晶体振荡器电路
CN114024506A (zh) * 2022-01-06 2022-02-08 浙江赛思电子科技有限公司 开环型晶体振荡器电路
US20230056841A1 (en) * 2021-08-20 2023-02-23 Semiconductor Components Industries, Llc Low power oscillator with variable duty cycle and method therefor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1268807A (zh) * 1999-03-30 2000-10-04 松下电器产业株式会社 振荡器电路
US20030025568A1 (en) * 2001-08-01 2003-02-06 Kuichi Kubo Crystal oscillator
US6741137B1 (en) * 2002-12-17 2004-05-25 Dialog Semiconductor Gmbh High quality serial resonance oscillator
CN102098027A (zh) * 2009-12-15 2011-06-15 北京中星微电子有限公司 时钟信号发生电路
CN103066942A (zh) * 2012-12-20 2013-04-24 无锡中科微电子工业技术研究院有限责任公司 一种超低功耗快速启动晶体振荡器电路
CN103078631A (zh) * 2012-12-18 2013-05-01 上海集成电路研发中心有限公司 晶体振荡器
CN103312299A (zh) * 2012-03-05 2013-09-18 联发科技（新加坡）私人有限公司 占空比检测器及占空比校正系统
CN204068869U (zh) * 2014-09-22 2014-12-31 山东力创科技有限公司 高稳定性低功耗32.768KHz晶体振荡器
CN104426479A (zh) * 2013-08-29 2015-03-18 京微雅格（北京）科技有限公司 一种低功耗、低抖动、宽工作范围的晶体振荡器电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1268807A (zh) * 1999-03-30 2000-10-04 松下电器产业株式会社 振荡器电路
US20030025568A1 (en) * 2001-08-01 2003-02-06 Kuichi Kubo Crystal oscillator
US6741137B1 (en) * 2002-12-17 2004-05-25 Dialog Semiconductor Gmbh High quality serial resonance oscillator
CN102098027A (zh) * 2009-12-15 2011-06-15 北京中星微电子有限公司 时钟信号发生电路
CN103312299A (zh) * 2012-03-05 2013-09-18 联发科技（新加坡）私人有限公司 占空比检测器及占空比校正系统
CN103078631A (zh) * 2012-12-18 2013-05-01 上海集成电路研发中心有限公司 晶体振荡器
CN103066942A (zh) * 2012-12-20 2013-04-24 无锡中科微电子工业技术研究院有限责任公司 一种超低功耗快速启动晶体振荡器电路
CN104426479A (zh) * 2013-08-29 2015-03-18 京微雅格（北京）科技有限公司 一种低功耗、低抖动、宽工作范围的晶体振荡器电路
CN204068869U (zh) * 2014-09-22 2014-12-31 山东力创科技有限公司 高稳定性低功耗32.768KHz晶体振荡器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109756191A (zh) * 2018-11-22 2019-05-14 合肥市芯海电子科技有限公司 一种带伪差分结构的低功耗晶体振荡器电路
CN109756191B (zh) * 2018-11-22 2023-04-28 合肥市芯海电子科技有限公司 一种带伪差分结构的低功耗晶体振荡器电路
US20230056841A1 (en) * 2021-08-20 2023-02-23 Semiconductor Components Industries, Llc Low power oscillator with variable duty cycle and method therefor
US11881817B2 (en) * 2021-08-20 2024-01-23 Semiconductor Components Industries, Llc Low power oscillator with variable duty cycle and method therefor
CN114024506A (zh) * 2022-01-06 2022-02-08 浙江赛思电子科技有限公司 开环型晶体振荡器电路
CN114024506B (zh) * 2022-01-06 2022-04-19 浙江赛思电子科技有限公司 开环型晶体振荡器电路

Also Published As

Publication number Publication date
CN107294513B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
CN103595244B (zh) 具有频率抖动功能的弛张振荡器
CN103997317B (zh) 一种显著提高控制电流—输出频率线性度的张弛振荡器
CN104202048B (zh) 一种宽带全集成锁相环频率综合器
CN107294506A (zh) 晶体振荡器电路
CN100547905C (zh) 具有温度补偿效应的环路压控振荡器
CN103095217A (zh) 低相位噪声压控振荡器
CN101197531B (zh) 容控数字频率调制电路
CN104426479A (zh) 一种低功耗、低抖动、宽工作范围的晶体振荡器电路
CN103312298A (zh) 一种提高频率-控制电流线性度的张弛振荡器
CN107294513A (zh) 晶体振荡器电路
CN102098027B (zh) 时钟信号发生电路
CN103605397B (zh) 电压跟随电路
CN104270147B (zh) 一种环形振荡器
CN102412811B (zh) 一种可调非重叠时钟发生方法及发生器
CN101425803B (zh) 环路压控振荡器
CN108735254A (zh) 工作周期校正电路及应用其的频率合成器
CN103138679B (zh) 一种振荡周期内可变电容基本恒定的lc振荡器
CN103532522B (zh) 占空比调整电路、双端转单端电路及振荡器
CN108141177A (zh) 一种振荡器
CN101615886B (zh) 一种石英晶振主电路
CN200953542Y (zh) 一种晶体振荡器电路
CN203588106U (zh) 改进的电压跟随电路
CN203504497U (zh) 一种低功耗、低抖动、宽工作范围的晶体振荡器电路
CN205809757U (zh) 动态调压装置及信号放大系统
CN206332655U (zh) 一种单端偶相位输出的环形振动器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant