CN109756191A - 一种带伪差分结构的低功耗晶体振荡器电路 - Google Patents

Abstract

本发明公开了一种带伪差分结构的低功耗晶体振荡器电路，涉及集成电路设计技术领域，包括：独立电流源电路、开关控制电路、放大电路、滤波电路、比较器电路、反相器，独立电流源电路与开关控制电路的输入端连接，开关控制电路的输出端与晶振的第二输出端、放大电路的输出端连接，放大电路的输入端与晶振的第一输出端连接，放大电路的输入端与滤波电路的输入端连接，滤波电路的输出端与比较器电路的输入端连接，比较器电路的输出端与反相器的输入端连接，反相器的输出端作为低功耗晶体振荡器电路的输出端。本发明优点在于：不仅能够满足占空比需求，并且不会造成起振时间和电路资源的浪费。

Description

一种带伪差分结构的低功耗晶体振荡器电路

技术领域

本发明涉及集成电路设计领域，更具体涉及一种带伪差分结构的低功耗晶体振荡器电路。

背景技术

随着物联网时代的到来，智慧家居和智能健康产业势必催生出对于MCU芯片更大的需求。随着单片机技术(MCU芯片)的发展，半导体技术和工艺的快速发展使得MCU产品性能得到大幅度提高以满足当下物联网发展趋势的要求，其中尤其以低功耗低成本成为集成电路设计的迫切要求。

晶体振荡器能够为各种电子系统提供高精度的时钟信号，但是在不同的应用环境下，对晶体振荡电路的要求也不一样。比如，便携式电池供电的移动设备，有的甚至需要工作长达几年的时间，这样就对功耗提出了严格的要求；在物联网系统中，需要在睡眠和激活之间不断进行切换，而在这个切换过程中，切换时间的长短取决于晶体的起振时间，所以起振时间越短越好。另外一个值得注意的问题是晶体振荡器在逐渐起振的过程中，占空比不满足需求，在现有的技术中，为了使占空比满足要求，一般采用计数器功能，比如计满1024，才输出时钟信号；或者采用占空比检测电路，使占空比在某两个值之间才输出，这样又浪费了一些时间和电路资源。

目前业界普遍采用皮尔斯型振荡电路作为晶振的放大电路。如下图1所示，采用负阻分析方法。

由小信号等效电路可知：

化简后可知：

在振荡工作频率下，可算得：

在上式中称为频率牵引因子，0～0.25％。

由于此时Barkhausen判据可等效表达为：

也就是：

Re(Z_C)+R_m＝0 (7)

再看(2)式，由于ZC是gm的“双线性函数”，因此函数ZC(gm)在复平面的轨迹为一个圆形，如图2所示(这里我们只考虑左半圆)。当gm分别为“0”和“无穷大”时，对应于ZC虚部的最大值和最小值，二者之差即为圆的直径，在图中还给出了ZC相应的等效电路。图2中竖直的黑色直线则代表函数Zm(p)的轨迹，两个轨迹的交点A和B即为振荡的临界点。当gm>gmA时，电路将在噪声或电源抖动的作用下产生振荡；当gm超过gmB则无法形成振荡。当gm＝gmopt时，ZC将达到最大的负阻抗(几kΩ以上)。联立(11)式和(15)式即可解得振荡的临界跨导值gmcrit，但是我们只把较小的那个解(gmA)作为设计值，因为B点对应的p值太大，不符合实际电路要求。

Pierce晶体振荡电路的时间常数为：

上式中的负号是因为Re(ZC)为负阻抗，显然Re(ZC)为最大值时建立时间最短。

对(11)式求导算极值可得：

把(21)带入(19)得：

当CL1和CL2远大于C3时(22)式中的括号部分近似等于1，由于C3常常为Cm的几百倍，因此时间常数往往也为振荡周期的上百倍。而振荡建立时间一般为5-15г，也就是说最小振荡建立时间可以为振荡周期的几千倍。

在得出上面的结果的计算过程中我们做出了两个假设：一是Re(ZC)取最大负值，二是“CL1和CL2远大于C3”。然而，在实际电路中这两个假设是很难实现的。首先，要得到Re(ZC)的最大负值，gm要为gmcrit的几十到几百倍，而我们在设计时只能取gm为gmcrit的十倍就比较合适了。其次，从环路增益的角度考虑，CL1和CL2的取值有限，也不可能远大于C3，一般为C3的2倍以上就比较合适了。所以振荡时间远大于几千倍的振荡周期也不足为奇。

发明内容

本发明所要解决的技术问题在于现有晶体振荡器为满足占空比需求增加设备，造成浪费时间和电路资源的问题。

本发明是通过以下技术方案解决上述技术问题的，具体技术方案如下：

一种带伪差分结构的低功耗晶体振荡器电路，包括：晶振、反馈电阻、第一电容C1、第二电容C2，所述反馈电阻并联在晶振的两端，所述第一电容C1的一端与晶振的第一输出端连接，第二电容C2的一端与晶振的第二输出端连接，第一电容C1的另一端、第二电容C2的另一端接地，其特征在于，还包括：独立电流源电路、开关控制电路、放大电路、滤波电路、比较器电路、反相器，所述独立电流源电路与所述开关控制电路的输入端连接，所述开关控制电路的输出端与晶振的第二输出端、放大电路的输出端连接，放大电路的输入端与晶振的第一输出端连接，放大电路的输入端与滤波电路的输入端连接，滤波电路的输出端与比较器电路的输入端连接，比较器电路的输出端与反相器的输入端连接，反相器的输出端作为低功耗晶体振荡器电路的输出端。

更进一步地，所述独立电流源电路包括第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第三电容C3、第四电容C4、第五电容C5、第六电容C6，所述第一PMOS管的栅极与第二PMOS管的栅极连接，第一PMOS管的漏极与第三NMOS管的漏极、第三电阻R3的一端连接，第二PMOS管的栅极与漏极连接，第二PMOS管的漏极与第四NMOS管的漏极连接，第三NMOS管的栅极与第二电阻R2的一端连接，第二电阻R2的另一端与第三电阻R3的一端连接，第三电阻R3的另一端与第四电阻R4的一端连接，第四电阻R4的另一端接第四NMOS管的栅极，第四NMOS管的源极与第一电阻R1的一端连接，第三NMOS管的栅极接第三电容C3的一端、第四电容C4的一端，第五电容C5的一端接第三电阻R3的另一端与第四电阻R4的一端接点，第六电容C6的一端接第四电阻R4的另一端与第四NMOS管的栅极接点，第三电容C3的另一端接晶振的第一输出端，第六NMOS管的源极接第五NMOS管的栅极、第三NMOS管的漏极，第六NMOS管的栅极与第五NMOS管的漏极连接，第七PMOS管的漏极与第五NMOS管的漏极连接，第七PMOS管的栅极输入使能信号，第二PMOS管的源极、第一PMOS管的源极、第六NMOS管的漏极、第七PMOS管的源极接电源，第一电阻R1的另一端、第六电容C6的另一端、第五电容C5的另一端、第四电容C4的另一端、第三NMOS管的源极、第五NMOS管的源极接地。

更进一步地，所述开关控制电路包括第十一PMOS管、第十二PMOS管、第十三PMOS管、第一传输门、第二传输门，所述第十一PMOS管的栅极、第一传输门的输入端、第二传输门的输入端接第二PMOS管的栅极，第一传输门的输出端与第十二PMOS管的栅极连接，第二传输门的输出端与第十三PMOS管的栅极连接，第十一PMOS管的漏极接第十二PMOS管的漏极、第十三PMOS管的漏极、放大电路的输出端，第十二PMOS管的漏极、第十三PMOS管的漏极接晶振的第二输出端，第十一PMOS管的源极、第十二PMOS管的源极、第十三PMOS管的源极接电源。

更进一步地，所述第一传输门、第二传输门都由一个PMOS管、一个NMOS管形成，传输门的PMOS管的源极与NMOS管的漏极连接且作为传输门的输出端，所述传输门的PMOS管的漏极与NMOS管的源极连接且作传输门的输入端，传输门的PMOS管和NMOS管的栅极作为传输门的控制端，并与逻辑数字电路连接。

更进一步地，所述放大电路包括第十四NMOS管、第三传输门、第十五NMOS管、第四传输门、第十六NMOS管，第十一PMOS管的漏极与第十四NMOS管的漏极、第十五NMOS管的漏极、第十六NMOS管的漏极连接，第十四NMOS管的栅极与第三传输门的输入端、第四传输门的输入端连接且第十四NMOS管的栅极、第三传输门的输入端、第四传输门的输入端接晶振的第一输出端，第十四NMOS管的源极、第十五NMOS管的源极、第十六NMOS管的源接接地。

更进一步地，所述滤波电路包括第五电阻R5、第六电阻R6、第二十一NMOS管、第二十二NMOS管，所述第五电阻R5的一端接晶振的第一输出端，第五电阻R5的另一端接第六电阻R6的一端，第二十一NMOS管的栅极，第六电阻R6的另一端接比较器电路的负输入端、第二十二NMOS管的栅极，第二十一NMOS管的漏极、源极以及第二十二NMOS管的漏极、源极都接地。

更进一步地，所述比较器电路包括第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四NMOS管、第三十五NMOS管、第三十六NMOS管、第三十七NMOS管、第三十八NMOS管、第三十九NMOS管、第四十PMOS管、第四十一PMOS管，所述第三十一PMOS管的栅极接第二PMOS管的栅极，第三十一PMOS管的漏极接第三十二PMOS管的源极、第三十三PMOS管的源极，第三十二PMOS管的栅极为比较器电路的正输入端，且接晶振的第一输出端，第三十二PMOS管的漏极接地三十四NMOS管的漏极、第三十八NMOS管的栅极、第三十六NMOS管的漏极，第三十三PMOS管的漏极接第三十七NMOS管的漏极、第三十六NMOS管的栅极、第三十五NMOS管的漏极，第三十三PMOS管的栅极为比较器电路的负输入端，第三十四NMOS管的栅极与其漏极、第三十五NMOS管的栅极连接，第三十七NMOS管的栅极与其漏极、第三十六NMOS管的栅极连接，第四十PMOS管的栅极与其漏极、第四十一PMOS管的栅极连接，第四十PMOS管的漏极接第三十八NMOS管的漏极，第四十一PMOS管的漏极接第三十九NMOS管的漏极且作为比较器电路的输出端，第四十PMOS管的源极、第四十一PMOS管的源极、第三十一PMOS管的源极接电源，第三十八NMOS管的源极、第三十四NMOS管的源极、第三十五NMOS管的源极、第三十六NMOS管的源极、第三十七NMOS管的源极、第三十九NMOS管的源极接地。

本发明相比现有技术具有以下优点：

本发明可以根据应用的实际环境需求，调整驱动能力的大小，避免电流的浪费；晶体振荡器起振后，则晶体振荡器的输出信号XI类似于正弦信号，输出信号XI与其被滤波后的信号进行比较，得到的方波信号占空比约为50％；因此本发明不仅能够满足占空比需求，并且不需要计数器进行计数，从而不会造成浪费时间和电路资源。

附图说明

图1为现有Pierce晶体电路简化模型和小信号等效电路示意图。

图2为ZC的复平面分析示意图。

图3为本发明实施例的一种带伪差分结构的低功耗晶体振荡器电路的原理图。

图4为本发明实施例的一种带伪差分结构的低功耗晶体振荡器电路的独立电流源电路图。

图5为本发明实施例的一种带伪差分结构的低功耗晶体振荡器电路的开关控制电路与放大电路图。

图6为本发明实施例的一种带伪差分结构的低功耗晶体振荡器电路的滤波电路图。

图7为本发明实施例的一种带伪差分结构的低功耗晶体振荡器电路的比较器电路图。

具体实施方式

下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

如图3所示，一种带伪差分结构的低功耗晶体振荡器电路，包括：晶振XTAL、反馈电阻RF、第一电容C1、第二电容C2，反馈电阻RF并联在晶振XTAL的两端，第一电容C1的一端与晶振XTAL的第一输出端XI连接，第二电容C2的一端与晶振XTAL的第二输出端XO连接，第一电容C1的另一端、第二电容C2的另一端接地，该带伪差分结构的低功耗晶体振荡器电路还包括：独立电流源电路1、开关控制电路2、放大电路3、滤波电路4、比较器电路5、反相器6，独立电流源电路1与开关控制电路2的输入端连接，开关控制电路2的输出端与晶振XTAL的第二输出端XO、放大电路3的输出端连接，放大电路3的输入端与晶振XTAL的第一输出端XI连接，放大电路3的输入端与滤波电路4的输入端连接，滤波电路4的输出端与比较器电路5的输入端连接，比较器电路5的输出端与反相器6的输入端连接，反相器6的输出端作为低功耗晶体振荡器电路的输出端。图中，I1、I2、I3为独立镜像电流，S1、S2为开关。

如图4所示，独立电流源电路1包括第一PMOS管M1、第二PMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第三电容C3、第四电容C4、第五电容C5、第六电容C6，第一PMOS管M1的栅极与第二PMOS管M2的栅极连接，第一PMOS管M1的漏极与第三NMOS管M3的漏极、第三电阻R3的一端连接，第二PMOS管M2的栅极与漏极连接，第二PMOS管M2的漏极与第四NMOS管M4的漏极连接，第三NMOS管M3的栅极与第二电阻R2的一端连接，第二电阻R2的另一端与第三电阻R3的一端连接，第三电阻R3的另一端与第四电阻R4的一端连接，第四电阻R4的另一端接第四NMOS管M4的栅极，第四NMOS管M4的源极与第一电阻R1的一端连接，第三NMOS管M3的栅极接第三电容C3的一端、第四电容C4的一端，第五电容C5的一端接第三电阻R3的另一端与第四电阻R4的一端接点，第六电容C6的一端接第四电阻R4的另一端与第四NMOS管M4的栅极接点，第三电容C3的另一端接晶振XTAL的第一输出端XI，第六NMOS管M6的源极接第五NMOS管M5的栅极、第三NMOS管M3的漏极，第六NMOS管M6的栅极与第五NMOS管M5的漏极连接，第七PMOS管M7的漏极与第五NMOS管M5的漏极连接，第七PMOS管的栅极输入使能信号，第二PMOS管M2的源极、第一PMOS管M1的源极、第六NMOS管M6的漏极、第七PMOS管M7的源极接电源，第一电阻R1的另一端、第六电容C6的另一端、第五电容C5的另一端、第四电容C4的另一端、第三NMOS管M3的源极、第五NMOS管M5的源极接地。

独立电流源电路1的工作原理：当电流源使能后，第七PMOS管M7的栅端变为低电平，使第七PMOS管M7导通，第七PMOS管M7的漏端电平升高，从而使第六NMOS管M6导通，使第六NMOS管M6的源端升高，也就是第三NMOS管M3的栅端电平升高，使第三NMOS管M3导通，同时使第一PMOS管M1的栅端电压被强制拉低，开始有电流流过第一电阻R1，与此同时，第五NMOS管M5随着栅端电压升高而开启，又会使第六NMOS管M6的栅端电压降低，形成一个反馈，最终使电流源稳定。

如图5所示，开关控制电路2包括第十一PMOS管M11、第十二PMOS管M12、第十三PMOS管M13、第一传输门T1、第二传输门T2，第十一PMOS管M11的栅极、第一传输门T1的输入端、第二传输门T2的输入端接第二PMOS管M2的栅极，第一传输门T2的输出端与第十二PMOS管M12的栅极连接，第二传输门T2的输出端与第十三PMOS管M13的栅极连接，第十一PMOS管M11的漏极接第十二PMOS管M12的漏极、第十三PMOS管M13的漏极、放大电路3的输出端，第十二PMOS管M12的漏极、第十三PMOS管M13的漏极接晶振XTAL的第二输出端XO，第十一PMOS管M11的源极、第十二PMOS管M12的源极、第十三PMOS管M13的源极接电源。

其中，第一传输门T1由一个PMOS管S1P、一个NMOS管S1N构成，第二传输门T2都一个PMOS管S2P、一个NMOS管S2N构成，传输门的PMOS管的源极与NMOS管的漏极连接且作为传输门的输出端，传输门的PMOS管的漏极与NMOS管的源极连接且作传输门的输入端，传输门的PMOS管和NMOS管的栅极作为传输门的控制端，并与逻辑数字电路连接。

放大电路3包括第十四NMOS管M14、第三传输门T3、第十五NMOS管M15、第四传输门T4、第十六NMOS管M16，第十一PMOS管M11的漏极与第十四NMOS管M14的漏极、第十五NMOS管M15的漏极、第十六NMOS管M16的漏极连接，第十四NMOS管M14的栅极与第三传输门T3的输入端、第四传输门T4的输入端连接且第十四NMOS管T14的栅极、第三传输门T3的输入端、第四传输门T4的输入端接晶振XTAL的第一输出端XI，第十四NMOS管M14的源极、第十五NMOS管M15的源极、第十六NMOS管M16的源接接地。

如图6所示，滤波电路4包括第五电阻R5、第六电阻R6、第二十一NMOS管M21、第二十二NMOS管M22，第五电阻R5的一端接晶振XTAL的第一输出端XI，第五电阻R5的另一端接第六电阻R6的一端，第二十一NMOS管M21的栅极，第六电阻R6的另一端接比较器电路5的负输入端、第二十二NMOS管M22的栅极，第二十一NMOS管M21的漏极、源极以及第二十二NMOS管M22的漏极、源极都接地。即滤波电路采用的是二阶的RC滤波电路。

如图7所示，比较器电路5包括第三十一PMOS管M31、第三十二PMOS管M32、第三十三PMOS管M33、第三十四NMOS管M34、第三十五NMOS管M35、第三十六NMOS管M36、第三十七NMOS管M37、第三十八NMOS管M38、第三十九NMOS管M39、第四十PMOS管M40、第四十一PMOS管M41，第三十一PMOS管M31的栅极接第二PMOS管M2的栅极，第三十一PMOS管M31的漏极接第三十二PMOS管M32的源极、第三十三PMOS管M33的源极，第三十二PMOS管M32的栅极为比较器电路5的正输入端，且接晶振XAL的第一输出端XI，第三十二PMOS管M32的漏极接地三十四NMOS管M34的漏极、第三十八NMOS管M38的栅极、第三十六NMOS管M36的漏极，第三十三PMOS管M33的漏极接第三十七NMOS管M37的漏极、第三十六NMOS管M36的栅极、第三十五NMOS管M35的漏极，第三十三PMOS管M33的栅极为比较器电路5的负输入端，第三十四NMOS管M34的栅极与其漏极、第三十五NMOS管M35的栅极连接，第三十七NMOS管M37的栅极与其漏极、第三十六NMOS管M36的栅极连接，第四十PMOS管的栅极与其漏极、第四十一PMOS管M41的栅极连接，第四十PMOS管M40的漏极接第三十八NMOS管M38的漏极，第四十一PMOS管M41的漏极接第三十九NMOS管M39的漏极且作为比较器电路5的输出端，第四十PMOS管M40的源极、第四十一PMOS管M41的源极、第三十一PMOS管M31的源极接电源VDD，第三十八NMOS管M38的源极、第三十四NMOS管M34的源极、第三十五NMOS管M35的源极、第三十六NMOS管M36的源极、第三十七NMOS管M37的源极、第三十九NMOS管M39的源极接地。

具体的，该带伪差分结构的低功耗晶体振荡器电路的原理为：独立电流源为该电路提供电流，并通过可编程的逻辑电路控制传输门的开断，即控制图1中开关S1、S2，从而控制电流的大小，从而可以根据应用场合调整驱动能力，通过开关控制电路2控制电流的大小后，再经过放大电路3处理后，晶振的输出信号XI经过滤波电路4，从而得到其直流电平，晶振的输出信号XI再与直流信号电平进行比较，从而得到的方波信号占空比约为50％。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种带伪差分结构的低功耗晶体振荡器电路，其特征在于，包括：晶振、反馈电阻、第一电容C1、第二电容C2，所述反馈电阻并联在晶振的两端，所述第一电容C1的一端与晶振的第一输出端连接，第二电容C2的一端与晶振的第二输出端连接，第一电容C1的另一端、第二电容C2的另一端接地，其特征在于，还包括：独立电流源电路、开关控制电路、放大电路、滤波电路、比较器电路、反相器，所述独立电流源电路与所述开关控制电路的输入端连接，所述开关控制电路的输出端与晶振的第二输出端、放大电路的输出端连接，放大电路的输入端与晶振的第一输出端连接，放大电路的输入端与滤波电路的输入端连接，滤波电路的输出端与比较器电路的输入端连接，比较器电路的输出端与反相器的输入端连接，反相器的输出端作为低功耗晶体振荡器电路的输出端。

2.根据权利要求1所述的一种带伪差分结构的低功耗晶体振荡器电路，其特征在于，所述独立电流源电路包括第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第三电容C3、第四电容C4、第五电容C5、第六电容C6，所述第一PMOS管的栅极与第二PMOS管的栅极连接，第一PMOS管的漏极与第三NMOS管的漏极、第三电阻R3的一端连接，第二PMOS管的栅极与漏极连接，第二PMOS管的漏极与第四NMOS管的漏极连接，第三NMOS管的栅极与第二电阻R2的一端连接，第二电阻R2的另一端与第三电阻R3的一端连接，第三电阻R3的另一端与第四电阻R4的一端连接，第四电阻R4的另一端接第四NMOS管的栅极，第四NMOS管的源极与第一电阻R1的一端连接，第三NMOS管的栅极接第三电容C3的一端、第四电容C4的一端，第五电容C5的一端接第三电阻R3的另一端与第四电阻R4的一端接点，第六电容C6的一端接第四电阻R4的另一端与第四NMOS管的栅极接点，第三电容C3的另一端接晶振的第一输出端，第六NMOS管的源极接第五NMOS管的栅极、第三NMOS管的漏极，第六NMOS管的栅极与第五NMOS管的漏极连接，第七PMOS管的漏极与第五NMOS管的漏极连接，第七PMOS管的栅极输入使能信号，第二PMOS管的源极、第一PMOS管的源极、第六NMOS管的漏极、第七PMOS管的源极接电源，第一电阻R1的另一端、第六电容C6的另一端、第五电容C5的另一端、第四电容C4的另一端、第三NMOS管的源极、第五NMOS管的源极接地。

3.根据权利要求2所述的一种带伪差分结构的低功耗晶体振荡器电路，其特征在于，所述开关控制电路包括第十一PMOS管、第十二PMOS管、第十三PMOS管、第一传输门、第二传输门，所述第十一PMOS管的栅极、第一传输门的输入端、第二传输门的输入端接第二PMOS管的栅极，第一传输门的输出端与第十二PMOS管的栅极连接，第二传输门的输出端与第十三PMOS管的栅极连接，第十一PMOS管的漏极接第十二PMOS管的漏极、第十三PMOS管的漏极、放大电路的输出端，第十二PMOS管的漏极、第十三PMOS管的漏极接晶振的第二输出端，第十一PMOS管的源极、第十二PMOS管的源极、第十三PMOS管的源极接电源。

4.根据权利要求3所述的一种带伪差分结构的低功耗晶体振荡器电路，其特征在于，所述第一传输门、第二传输门都由一个PMOS管、一个NMOS管形成，传输门的PMOS管的源极与NMOS管的漏极连接且作为传输门的输出端，所述传输门的PMOS管的漏极与NMOS管的源极连接且作传输门的输入端，传输门的PMOS管和NMOS管的栅极作为传输门的控制端，并与逻辑数字电路连接。

5.根据权利要求3所述的一种带伪差分结构的低功耗晶体振荡器电路，其特征在于，所述放大电路包括第十四NMOS管、第三传输门、第十五NMOS管、第四传输门、第十六NMOS管，第十一PMOS管的漏极与第十四NMOS管的漏极、第十五NMOS管的漏极、第十六NMOS管的漏极连接，第十四NMOS管的栅极与第三传输门的输入端、第四传输门的输入端连接且第十四NMOS管的栅极、第三传输门的输入端、第四传输门的输入端接晶振的第一输出端，第十四NMOS管的源极、第十五NMOS管的源极、第十六NMOS管的源接接地。

6.根据权利要求1所述的一种带伪差分结构的低功耗晶体振荡器电路，其特征在于，所述滤波电路包括第五电阻R5、第六电阻R6、第二十一NMOS管、第二十二NMOS管，所述第五电阻R5的一端接晶振的第一输出端，第五电阻R5的另一端接第六电阻R6的一端，第二十一NMOS管的栅极，第六电阻R6的另一端接比较器电路的负输入端、第二十二NMOS管的栅极，第二十一NMOS管的漏极、源极以及第二十二NMOS管的漏极、源极都接地。

7.根据权利要求2所述的一种带伪差分结构的低功耗晶体振荡器电路，其特征在于，所述比较器电路包括第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四NMOS管、第三十五NMOS管、第三十六NMOS管、第三十七NMOS管、第三十八NMOS管、第三十九NMOS管、第四十PMOS管、第四十一PMOS管，所述第三十一PMOS管的栅极接第二PMOS管的栅极，第三十一PMOS管的漏极接第三十二PMOS管的源极、第三十三PMOS管的源极，第三十二PMOS管的栅极为比较器电路的正输入端，且接晶振的第一输出端，第三十二PMOS管的漏极接地三十四NMOS管的漏极、第三十八NMOS管的栅极、第三十六NMOS管的漏极，第三十三PMOS管的漏极接第三十七NMOS管的漏极、第三十六NMOS管的栅极、第三十五NMOS管的漏极，第三十三PMOS管的栅极为比较器电路的负输入端，第三十四NMOS管的栅极与其漏极、第三十五NMOS管的栅极连接，第三十七NMOS管的栅极与其漏极、第三十六NMOS管的栅极连接，第四十PMOS管的栅极与其漏极、第四十一PMOS管的栅极连接，第四十PMOS管的漏极接第三十八NMOS管的漏极，第四十一PMOS管的漏极接第三十九NMOS管的漏极且作为比较器电路的输出端，第四十PMOS管的源极、第四十一PMOS管的源极、第三十一PMOS管的源极接电源，第三十八NMOS管的源极、第三十四NMOS管的源极、第三十五NMOS管的源极、第三十六NMOS管的源极、第三十七NMOS管的源极、第三十九NMOS管的源极接地。