CN114024506B - 开环型晶体振荡器电路 - Google Patents

Abstract

本发明公开了一种开环型晶体振荡器电路，包括晶体振荡器电路，所述晶体震荡电路的第一输出端、第二输出端分别输出第一振荡信号和第二振荡信号；共模点电压可调电路，所述共模点电压可调电路的输出端连接所述晶体震荡电路的第一输出端，并向所述晶体振荡电路的第一输出端输出可调共模点电压；驱动电路，用于将所述第二振荡信号转换成波形信号，以实现对所述波形信号的占空比的连续可调。本发明所述的开环型晶体振荡器电路解决了通过晶振起振电路自身反馈电阻自偏置形成自偏值电压而导致晶体振荡器电路的输出占空比(Duty Cycle)无法进行调节的技术问题，同时也解决了反馈电阻因阻值较大、面积较大，而导致起振较慢的技术问题。

Description

开环型晶体振荡器电路

技术领域

本发明涉及晶体振荡器技术领域，尤其涉及一种开环型晶体振荡器电路。

背景技术

晶体振荡器(Crystal Oscillator)，简称晶振，是一种高精度、高稳定性的频率振荡器，在电脑、手机、通讯基站等电子设备中作为时钟源（Clock Source），并通过其他电路如锁相环(Phase Locked Loop)产生倍频时钟(Clock Multiplier)。

传统架构的晶体振荡器电路通常采用闭环型(Close-Loop)设计，其中，闭环型是通过反馈电阻Rfb连结电路中XIN和XOUT两端产生自偏值电压（共模点电压，Common-ModeVoltage）协助起振，即通过反馈电阻自偏置形成自偏值电压，并非通过外部电路输出的偏置电压。

然而传统架构的晶体振荡器电路的输出占空比(Duty Cycle)无法进行调节，其应用所需的占空比一般在45%-55%或者40%-60%之间，主要原因是后续时钟源作为数据采样时钟时，输出频率占空比过小或者过大均会影响数据建立时间(Data Setup Time)以及数据保持时间(Data Hold Time），导致最高采样频率(Maximum Sampling Frequency)降低，进而影响数据采样的准确性。

发明内容

针对现有技术的不足，本发明提供了一种开环型晶体振荡器电路，解决了现有技术中晶体振荡器电路的输出占空比无法进行调节的技术问题。

为解决上述问题，本发明提供一种开环型晶体振荡器电路，包括：晶振起振电路，所述晶振起振电路的第一输出端、第二输出端分别输出第一振荡信号和第二振荡信号；共模点电压可调电路，所述共模点电压可调电路的输出端连接所述晶振起振电路的第一输出端，并向所述晶振起振电路的第一输出端输出可调共模点电压；驱动电路，用于将所述第二振荡信号转换成波形信号，以实现对所述波形信号的占空比的连续可调。

优选地，在所述的开环型晶体振荡器电路中，所述晶振起振电路包括：所述晶振起振电路，包括：晶体振荡器、负载电容C1、负载电容C2和反相器；其中，所述晶体振荡器的第一输出端和第二输出端分别连接所述晶振起振电路的第一输出端和第二输出端；所述负载电容C1的一端连接所述晶振起振电路的第一输出端，另一端接地；所述负载电容C2的一端连接所述晶振起振电路的第二输出端，另一端接地；所述反相器的输入端和输出端分别连接所述晶振起振电路的第一输出端和第二输出端。

更优选地，在所述的开环型晶体振荡器电路中，所述反相器包括：PMOS晶体管和NMOS晶体管；其中，所述PMOS晶体管的源极接电源，所述PMOS晶体管的栅极连接所述NMOS晶体管的栅极并连接所述反相器的输入端，所述PMOS晶体管的漏极连接所述NMOS晶体管的漏极并连接所述反相器的输出端，所述NMOS晶体管的源极接地。

优选地，在所述的开环型晶体振荡器电路中，所述共模点电压可调电路通过数模转换器实现向所述晶振起振电路的第一输出端输出所述可调共模点电压。

更优选地，在所述的开环型晶体振荡器电路中，所述数模转换器为电阻型数模转换器、电流型数模转换器、电容型数模转换器中的任意一种类型的数模转换器。

更优选地，在所述的开环型晶体振荡器电路中，所述共模点电压可调电路还包括：阻隔电阻；其中，所述阻隔电阻设置在所述数模转换器与所述晶振起振电路的第一输出端之间。

更优选地，在所述的开环型晶体振荡器电路中，所述数模转换器为电阻型数模转换器。

更优选地，在所述的开环型晶体振荡器电路中，所述电阻型数模转换器包括：电阻串和多路选择器；其中，所述电阻串包括九个串联的电阻，所述多路选择器连接在所述电阻串与所述阻隔电阻之间。

优选地，在所述的开环型晶体振荡器电路中，所述驱动电路为多级缓冲器。

更优选地，在所述的开环型晶体振荡器电路中，所述多级缓冲器包括：缓冲器BUF1、缓冲器BUF2和缓冲器BUF3；其中，所述缓冲器BUF1的输入端连接所述晶振起振电路的第二输出端，所述缓冲器BUF1的输出端连接所述缓冲器BUF2的输入端，所述缓冲器BUF2的输出端连接所述缓冲器BUF3的输入端。

与现有技术相比，本发明所述的开环型晶体振荡器电路采用开环型设计，通过在晶体振荡器中的晶振起振电路上连接一个共模点电压可调电路以向晶振起振电路的第一输出端输出可调共模点电压以形成开环型的晶体振荡器电路，解决了通过晶振起振电路自身反馈电阻自偏置形成自偏值电压而导致晶体振荡器电路的输出占空比无法进行调节的技术问题，同时也解决了反馈电阻因阻值较大、面积较大，而导致起振较慢的技术问题。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中实施例提供的晶体振荡器电路的电路图；

图2为现有技术实施例提供的另一晶体振荡器电路的电路图；

图3为本发明实施例提供的开环型晶体振荡器电路的示意图；

图4为本发明实施例提供的开环型晶体振荡器电路的电路图；

图5为本发明实施例提供的开环型晶体振荡器电路中共模点电压可调电路的电路图；

图6为本发明实施例提供的开环型晶体振荡器电路中反相器的结构图；

图7为本发明实施例提供的开环型晶体振荡器电路中共模点电压对应输出占空比的关系图；

图8为本发明实施例提供的开环型晶体振荡器电路中输出的波形仿真图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、元素、组件和/或其集合的存在或添加。

图1为现有技术中实施例提供的晶体振荡器电路的电路图。如图1所示，该晶体振荡器电路采用闭环设计，其包括：晶体振荡器Crystal、反馈电阻Rfb、反相器INVERTER、负载电容C1、负载电容C2、缓冲器BUF1、缓冲器BUF2以及缓冲器BUF3。其中，晶体振荡器Crystal的第一输出端、第二输出端分别输出第一振荡信号XIN和第二振荡信号XOUT；反馈电阻Rfb的两端分别连接晶体振荡器Crystal的第一输出端、第二输出端并通过自偏置形成自偏值电压；反相器INVERTER的输入端连接晶体振荡器Crystal的第一输出端，输出端连接晶体振荡器Crystal的第二输出端；负载电容C1的一端连接晶体振荡器Crystal的第一输出端，另一端接地；负载电容C2的一端连接晶体振荡器Crystal的第二输出端，另一端接地；缓冲器BUF1、缓冲器BUF2以及缓冲器BUF3形成晶体振荡器电路中多级缓冲器。

上述晶体振荡器电路中的反相器INVERTER在电路中其反向放大的作用，反相器INVERTER包括PMOS管和NMOS管，PMOS管的跨导值等于NMOS管的跨导值；缓冲器BUF1、缓冲器BUF2以及缓冲器BUF3均可以由NMOS管和PMOS管构成，通过调整缓冲器中的NMOS管和PMOS管的尺寸，以调节缓冲器对第二振荡信号XOUT的波形调整时刻，从而影响对第二振荡信号XOUT调整后输出的矩形波信号XC的上升时间和下降时间。

由于反相器INVERTER通过NMOS管和PMOS管构成，而NMOS管的跨导和PMOS管的跨导则是通过各自的尺寸决定，同时反相器INVERTER的输入端处通过反馈电阻Rfb将共模点XIN与共模点XOUT进行连接，进而使得模点电压取决于反相器INVERTER中的NMOS管和PMOS管的尺寸。另外晶体振荡电路的反相器INVERTER作为电路中的放大器进行起振，且输出占空比跟共模点电压有反比关系，因此在一般设计中PMOS管的跨导值会设计成等于NMOS管的跨导值以形成共模点电压在VDD/2，进而使得当上述晶体振荡电路的反相器INVERTER中的PMOS管和NMOS管的制造工艺出现变化时，则会导致晶体振荡电路中的共模点电压出现偏移，从而极大的影响输出频率占空比。

例如，当NMOS管的跨导和PMOS管的跨导相等时，共模点XIN与共模点XOUT处的电压为电源端电压的二分之一，即电压XIN=电压XOUT=VDD/2，此时反相器INVERTER处于最大环路增益状态，且最易起振，假设VDD=1.2V，反相器INVERTER中共模点会设计在1.2V/2=0.6V，此时晶体振荡电路中的输出占空比会在50%-50%附近，但如果工艺出现不匹配导致共模点不在0.6V，即NMOS管的跨导和PMOS管的跨导不相等，CLKOUT输出频率处则会出现输出占空比就会偏离50%-50%的情况，若PMOS管的跨导大于NMOS管的跨导，占空比大于50%，反之占空比小于50%，此时便会影响通过时钟进行数据采样的建立时间和保持时间，从而导致数据采样出现偏差或降低最高采样频率。

另外，从图1中可以看出，晶体振荡器电路为闭环型晶体振荡器电路，而闭环型晶体振荡器电路在设计过程中，需考虑相位余度(Phase Margin)，环路增益(Loop Gain)等基本设计问题，导致设计变得复杂。

同时，由于晶体振荡器电路中的共模点电压通过反馈电阻Rfb自偏置产生，无可调机制，因此在设计过程中需要考虑反馈电阻Rfb的阻值，反馈电阻Rfb的阻值过小，则会导致放大器的起振较为困难，通常反馈电阻Rfb的阻值至少需大于反相器INVERTER在共模点时候的等效电阻值100倍以上，才来保证放大器起振正常。一般Rfb的阻值在几百K欧姆到几兆欧姆才能保证环路增益足够大以便于起振，同时输出幅度够大才能去驱动后级，若反馈电阻Rfb的阻值过大，则XIN跟XOUT的共模点的建立时间太长，进而导致起振时间过长，从而影响正常应用的操作（如无线收发器），同时导致反馈电阻Rfb在芯片中的占有面积过大，进而增加成本。

图2为现有技术实施例提供的另一晶体振荡器电路的电路图。如图2所示，该晶体振荡器电路通过在图1的基础上添加了一个可以调节共模点电压的放大器，放大器中的正向输入端连接晶体振荡器Crystal的第二输出端，负向输入端连接VREF端并作为晶体振荡器电路中共模点电压的参考点，输出端连接晶体振荡器Crystal的第一输出端。

其中，图2中的晶体振荡器电路的工作原理为：当晶体振荡器Crystal的第二输出端的电平大于VREF端的电平时，放大器输出高电平并将晶体振荡器Crystal的第一输出端拉高，同时通过反相器INVERTER拉低进行负反馈，从而拉低晶体振荡器Crystal的第二输出端处的电平，使得晶体振荡器Crystal的第二输出端的电平等于VREF端的电平，从而稳定晶体振荡器电路的共模点电压。

然而，上述晶体振荡器电路在共模点电压处添加了一个放大器反馈电路，导致增加了一路反馈路径，进而导致晶体振荡器电路中同时增加了两条反馈路径，即Rfb路径和放大器路径，使得在对上述晶体振荡器电路进行设计时，需要同时考虑两条路径的反馈相位余度及环路增益等问题，而且放大器的输出阻抗值会直接影响到晶体振荡电路的起振特性，极大的增加了设计复杂度跟起振可靠性。例如，当放大器的等效阻抗值太小时，XIN端的等效电阻也将会变小，进而会影响晶体振荡电路的整体起振时间，甚至会出现无法起振的现象。另外，电路中XOUT端一直处于振荡状态而VREF端为一个恒定电压，则等于放大器输出也是一个振荡状态且输出相位跟XIN不同，从而极大几率会导致整个环路出现不正常工作模式。

图3为本发明实施例提供的开环型晶体振荡器电路的示意图。如图3所示，为了解决上述问题，本实施例提供了一种开环型晶体振荡器电路，其包括：晶振起振电路102，所述晶振起振电路102的第一输出端、第二输出端分别输出第一振荡信号XIN和第二振荡信号XOUT；共模点电压可调电路101，所述共模点电压可调电路101的输出端连接所述晶振起振电路102的第一输出端，并向所述晶振起振电路102的第一输出端输出可调共模点电压；驱动电路103，用于将所述第二振荡信号XOUT转换成波形信号，以实现对所述波形信号的占空比的连续可调。

在上述实施例中，所述共模点电压可调电路101取代了现有晶体振荡器电路中的反馈电阻Rfb的自偏置的功能，并向晶体振荡器电路输出可进行调节的共模点电压至晶振起振电路102的第一输出端，并可根据输出占空比进行调整，从而将晶体振荡器电路设计成开环型结构，不仅解决了输出占空比恶化无法进行调节的技术问题，同时解决了反相器INVERTER因工艺问题导致共模点出现偏差时输出占空比恶化的技术问题，另外还解决了现有闭环架构晶体振荡器电路所带来的环路稳定性的技术问题。

在具体实施过程中，如图4所示，所述晶振起振电路102包括：晶体振荡器Crystal、负载电容C1、负载电容C2和反相器INVERTER；其中，所述晶体振荡器Crystal的第一输出端和第二输出端分别连接所述晶振起振电路102的第一输出端和第二输出端；所述负载电容C1的一端连接所述晶振起振电路102的第一输出端，另一端接地；所述负载电容C2的一端连接所述晶振起振电路102的第二输出端，另一端接地；所述反相器INVERTER的输入端和输出端分别连接所述晶振起振电路102的第一输出端和第二输出端。

具体的，从图4中可以看出，晶振起振电路102中去除了反馈电阻Rfb，将晶体振荡器电路由闭环型架构转换成开环型架构，进而无需考虑闭环型晶体振荡器电路中的环路增益，反馈相位余度等问题，同时也解决了反馈电阻Rfb所带来的芯片面积问题。另外，共模点电压可调电路101产生的可调共模点电压输入至晶振起振电路102的第一输出端后，无需通过反馈电阻Rfb产生共模点电压。

需要说明的是，所述晶振起振电路102可以为现有技术中常规的晶振起振电路102，例如，如图1或图2中并联谐振的晶振起振电路102，也可以为串联的晶振起振电路102，本发明实施例中不做具体限定。

在另一具体实施例中，如图6所示，所述反相器INVERTER包括：PMOS晶体管和NMOS晶体管；其中，所述PMOS晶体管的源极接电源，所述PMOS晶体管的栅极连接所述NMOS晶体管的栅极并连接所述反相器INVERTER的输入端，所述PMOS晶体管的漏极连接所述NMOS晶体管的漏极并连接所述反相器INVERTER的输出端，所述NMOS晶体管的源极接地。

在另一具体实施例中，如图4所示，所述共模点电压可调电路101通过数模转换器实现向所述晶振起振电路102的第一输出端输出所述可调共模点电压。所述数模转换器通过不同数值字输入得到等效模拟值输出，并作为共模点电压输出至晶振起振电路102的第一输出端。

其中，数模转换器又称D/A转换器，简称DAC，数模转换器用于将连续的模拟信号转变为离散的数字信号的器件。数模转换器通常上由4个部分组成，即权电阻网络、运算放大器、基准电源和模拟开关。数模转换器包括电阻型数模转换器、电流型数模转换器、电容型数模转换器。其中，电阻型数模转换器为通过电阻进行分压以实现缩放转换网络的数模转换器，电流型数模转换器为电流按比例缩放通常将基准电压转换为一组二进制加权电流以实现电流缩放转换网络的数模转换器，电容型数模转换器为通过在电容阵列中重新分配总电荷以实现缩放转换网络的数模转换器。

在另一实施例中，如图4所示，所述共模点电压可调电路101还包括：阻隔电阻Rin；其中，所述阻隔电阻Rin设置在所述数模转换器与所述晶振起振电路102的第一输出端之间。具体的，所述阻隔电阻Rin用于阻隔DAC负载跟反向器输入的电阻，所述阻隔电阻Rin通常为几Kohm到几十Kohm电阻值，同时所述阻隔电阻Rin不会直接影响振荡器正常运作。

具体的，通过在所述数模转换器与所述晶振起振电路102的第一输出端之间设置所述阻隔电阻Rin，可以减少所述数模转换器输出负载对晶体振荡器Crystal的第一输出端的影响。

在具体实施过程中，通过不同数值字输入得到等效模拟值输出作为共模点电压输出到XIN。例如：输入SEL[2:0]=000时，输出电压为0.20V；输入SEL[2:0]=111时，输出电压值为1.0V。其中，等效动态范围为1.0V-0.2V=0.8V，即由8个档位中每一个档位电压转变是0.8V/8=100mV。

在另一具体实施例中，如图5所示，所述数模转换器采用电阻型数模转换器。所述电阻型数模转换器包括：电阻串11和多路选择器12；其中，所述电阻串11包括九个串联的电阻，所述多路选择器12连接在所述电阻串11与所述阻隔电阻Rin之间。具体的，多路选择器12为8选1电路，通过SEL[2:0]的3个比特位中选定其中一路来进行输入。

在一实施例中，所述驱动电路103为多级缓冲器；所述多级缓冲器包括：缓冲器BUF1、缓冲器BUF2和缓冲器BUF3；其中，所述缓冲器BUF1的输入端连接所述晶振起振电路102的第二输出端，所述缓冲器BUF1的输出端连接所述缓冲器BUF2的输入端，所述缓冲器BUF2的输出端连接所述缓冲器BUF3的输入端。

图7为本发明实施例提供的开环型晶体振荡器电路中共模点电压对应输出占空比的关系图。如图7所示，例如，当VDD为1.2V时，若数模转换器的输出为VDD/2，此时晶体振荡器电路中的输出占空比为50%-50%；若数模转换器的输出小于VDD/2=VOL，例如输出为0.4V，此时晶体振荡器电路中的输出占空比为67%-33%；若数模转换器的输出大于VDD/2=VOH时，例如输出为0.8V，此时晶体振荡器电路中的输出占空比为33%-67%。因此，通过数模转换器输出不同电压值可将时钟输出占空比从小于50%调整至等于50%到大于50%。

图8为本发明实施例提供的开环型晶体振荡器电路中输出的波形仿真图。如图8所示，若设置的仿真条件为数模转换器的输出为VDD/2，此时晶体振荡器电路输出的波形中的占空比为50%-50%；若设置的仿真条件为数模转换器的输出大于VDD/2，此时晶体振荡器电路输出的波形中的占空比为33%-67%；若设置的仿真条件为数模转换器的输出小于VDD/2，此时晶体振荡器电路输出的波形中的占空比为67%-33%。

本发明所述的开环型晶体振荡器电路，通过在晶体振荡器Crystal中的晶振起振电路上连接一个共模点电压可调电路以向晶振起振电路的第一输出端输出可调共模点电压以形成开环型的晶体振荡器电路，进而使得晶体振荡器电路中的共模点电压可进行调节，从而解决因工艺变化下，共模点偏差导致占空比恶化的问题。同时实现了在架构上将晶体振荡器电路设计成开环型的晶体振荡器电路，进而无需考虑闭环型晶体振荡器电路中的环路增益，反馈电阻Rfb的电阻值，以及相位余度等问题。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (5)

1.一种开环型晶体振荡器电路，其特征在于，包括：

晶振起振电路，所述晶振起振电路的第一输出端、第二输出端分别输出第一振荡信号和第二振荡信号；

共模点电压可调电路，所述共模点电压可调电路中设置有阻隔电阻，所述共模点电压可调电路的输出端连接所述晶振起振电路的第一输出端，并通过电阻型数模转换器实现向所述晶振起振电路的第一输出端输出可调共模点电压；所述阻隔电阻设置在所述电阻型数模转换器与所述晶振起振电路的第一输出端之间；所述电阻型数模转换器包括：电阻串和多路选择器；所述电阻串包括九个串联的电阻，所述多路选择器为8选1电路，所述电阻串中相邻的两个电阻连接后均与所述多路选择器的输入端连接，所述多路选择器的输出端与所述阻隔电阻 连接；

驱动电路，用于将所述第二振荡信号转换成波形信号，以实现对所述波形信号的占空比的连续可调。

2.根据权利要求1所述的开环型晶体振荡器电路，其特征在于，所述晶振起振电路，包括：晶体振荡器、负载电容C1、负载电容C2和反相器；其中，

所述晶体振荡器的第一输出端和第二输出端分别连接所述晶振起振电路的第一输出端和第二输出端；所述负载电容C1的一端连接所述晶振起振电路的第一输出端，另一端接地；所述负载电容C2的一端连接所述晶振起振电路的第二输出端，另一端接地；所述反相器的输入端和输出端分别连接所述晶振起振电路的第一输出端和第二输出端。

3.根据权利要求2所述的开环型晶体振荡器电路，其特征在于，所述反相器包括：PMOS晶体管和NMOS晶体管；其中，

所述PMOS晶体管的源极接电源，所述PMOS晶体管的栅极连接所述NMOS晶体管的栅极并连接所述反相器的输入端，所述PMOS晶体管的漏极连接所述NMOS晶体管的漏极并连接所述反相器的输出端，所述NMOS晶体管的源极接地。

4.根据权利要求1所述的开环型晶体振荡器电路，其特征在于，所述驱动电路为多级缓冲器。

5.根据权利要求4所述的开环型晶体振荡器电路，其特征在于，所述多级缓冲器包括：缓冲器BUF1、缓冲器BUF2和缓冲器BUF3；其中，

所述缓冲器BUF1的输入端连接所述晶振起振电路的第二输出端，所述缓冲器BUF1的输出端连接所述缓冲器BUF2的输入端，所述缓冲器BUF2的输出端连接所述缓冲器BUF3的输入端。

Images