CN110830007A - 一种低相位噪声宽带环型振荡器 - Google Patents

一种低相位噪声宽带环型振荡器 Download PDF

Info

Publication number
CN110830007A
CN110830007A CN201810919559.2A CN201810919559A CN110830007A CN 110830007 A CN110830007 A CN 110830007A CN 201810919559 A CN201810919559 A CN 201810919559A CN 110830007 A CN110830007 A CN 110830007A
Authority
CN
China
Prior art keywords
stage delay
ring oscillator
delay module
low
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810919559.2A
Other languages
English (en)
Inventor
邹维
张科峰
刘览琦
逯召静
石琴琴
胡昂
杨阳
谭珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Syntek Ltd
Original Assignee
Wuhan Syntek Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Syntek Ltd filed Critical Wuhan Syntek Ltd
Priority to CN201810919559.2A priority Critical patent/CN110830007A/zh
Publication of CN110830007A publication Critical patent/CN110830007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明公开了一种低相位噪声宽带环型振荡器，属于半导体集成电路技术领域，该环型振荡器包括第一级延迟模块(1)和第二级延迟模块(2)。其中，所述第一级延迟模块(1)包括输入输出反相器单元(11)、锁存器单元(12)、开关电容阵列单元(13)和传输门单元(14)；运用锁存器单元(12)本身提供的额外延迟使得两级延迟模块就可以维持振荡，节约了功耗；采用锁存器单元(12)形成的正反馈来提高振荡信号在边沿的转换速率；采用开关电容阵列单元(13)和传输门单元(14)可变电阻调节频率的方法，实现所述低相位噪声宽带环型振荡器的频率的粗调与细调。该低相位噪声宽带环型振荡器输出频率范围大，相位噪声低，功耗低。

Description

一种低相位噪声宽带环型振荡器
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及一种低相位噪声宽带环型振荡器。
背景技术
随着集成电路产业的发展，锁相环(Phase Locked Loop，PLL)被广泛用于时钟和频率合成器的设计。时钟模块的应用包括给高性能的模数转换电路(Analog to DigitalConverter，ADC)和基带输出级接口电路提供高性能时钟等等。这些应用要求时钟锁相环具有低抖动宽频率范围的输出。一般来说，PLL的设计分为两个典型的大类，一类是采用电感电容压控振荡器(LCVoltage-Controlled Oscillator，LC-VCO)的PLL，它的优点是噪声性能好，功耗低，缺点是面积大，调谐范围小；另一类是采用环型压控振荡器(Ring Voltage-controlled Oscillator，Ring-VCO)的PLL，它的优点是调谐范围大，面积小，工艺移植性好，不易受电磁耦合影响，缺点是噪声性能差，功耗相对较高。基于Ring-VCO的PLL由于其面积小等的优点使对其的设计和研究得到工程师们的重视。
在基于Ring-VCO的PLL中，为了改善其输出相位噪声性能，需要解决电荷泵，分频器，量化噪声等对小带宽的要求与Ring-VCO对大带宽要求的最基本的矛盾，一些主流的方法采用下采样结构或者注入锁定环路等等来优化带内的噪声从而使环路可以采用大的带宽来抑制Ring-VCO的相位噪声，解决以上描述的带宽的矛盾，从而使基于Ring-VCO的PLL能得到与LC-VCO PLL一样的相位噪声性能。但采用下采样等环路会引入有限的捕获范围等问题，所以基于传统的PLL顶层结构设计Ring-VCO型PLL依然具有现实意义。
为了解决Ring-VCO型PLL的相位噪声问题，设计低相位噪声的Ring-VCO变得尤为重要。现在最常用的两种现有技术是：
现有技术一：采用电阻作负载的差分放大器作为延迟单元，四级延迟单元连接，环路中有一个延迟单元接成同相形式，而其他的延迟单元接成反相形式。延迟单元如图1所示，采用正反馈技术来调节延迟单元的延迟时间，当电流I1变化时，M3，M4的小信号等效阻抗会发生变化，差分对的等效负载阻抗也会发生变化，从而导致该延迟单元的延迟时间发生变化，进而调节振荡器的频率。这一技术的缺陷是：由于采用四级延迟单元，相位噪声性能受到限制，功耗大，通过调节负阻对的阻值来控制频率使得调谐范围小。同时，作为差分调谐结构，需要差分电荷泵结构对其进行控制，限制了其在PLL中的应用。
现有技术二：采用两个反馈环路将单端的传输门环型振荡器转化成差分环型振荡器并具有对电源波动的抗干扰能力。如图2所示，MP1和MP2组成第一个反馈环路，用来补偿电源波动引起的延迟时间波动；MN1和MN2组成第二个反馈环路，构成相互耦合的锁存器用来实现差分操作以及进一步实现电源噪声抑制。这一技术的缺陷是：调谐控制器件处在延迟单元内部，起振容易受到图中调谐电压Vctrl的影响，同样需要四级延迟单元来满足起振条件，相位噪声性能受到限制，功耗大。
可见，现有技术中Ring-VCO设计很难同时满足频率范围大，相位噪声低和功耗低的需求。
发明内容
针对现有技术中Ring-VCO设计存在功耗大，频率范围与VCO增益之间存在矛盾，即频率范围大时增益大，而增益太大会增大环路滤波器的面积以及恶化PLL杂散性能，以及相位噪声差等问题，本发明提供了一种低相位噪声宽带环型振荡器，该低相位噪声宽带环型振荡器输出频率范围大，相位噪声低，功耗低。
本发明提供了一种低相位噪声宽带的低相位噪声宽带环型振荡器，包括第一级延迟模块和第二级延迟模块；所述第一级延迟模块和所述第二级延迟模块组成一个环路，用于提供所述低相位噪声宽带环型振荡器起振所需要的相移和增益；
所述第一级延迟模块的一个输入端连接所述第二级延迟模块的一个输出端；
所述第一级延迟模块的另一个输入端连接所述第二级延迟模块的另一个输出端；
所述第一级延迟模块的一个输出端连接所述第二级延迟模块的一个输入端；
所述第一级延迟模块的另一个输出端连接所述第二级延迟模块的另一个输入端；
所述第一级延迟模块包括输入输出反相器单元、锁存器单元、开关电容阵列单元和传输门单元；
所述第二级延迟模块包括输入输出反相器单元、锁存器单元、开关电容阵列单元和传输门单元；
所述开关电容阵列单元和所述开关电容阵列单元使用相同的数字控制位进行控制；
所述传输门单元和所述传输门单元共用相同的调谐电压。
优选地，所述输入输出反相器单元包括第一反相器和第二反相器；所述锁存器单元包括第三反相器和第四反相器；
所述第一反相器的输入端为所述第一级延迟模块的一个输入端；
所述第二反相器的输入端为所述第一级延迟模块的另一个输入端；
所述第三反相器的输入端和所述第四反相器的输出端对接，对接端连接所述第一反相器的输出端和所述开关电容阵列单元的一端；
所述第三反相器的输出端和所述第四反相器的输入端对接，对接端连接所述第二反相器的输出端和所述开关电容阵列单元的另一端。
优选地，所述开关电容阵列单元包括一条或者至少两条并联的开关电容支路，每条开关电容支路都设置有一个开关和两个容值相等的电容，且开关设置在两个电容之间；所述开关电容支路通过数字控制位进行开断控制，以调整所述开关电容支路输出的电容值，用于对所述低相位噪声宽带环型振荡器的输出频率的粗调以及输出频带的划分。
优选地，所述传输门单元包括第一传输门和第二传输门；
所述第一传输门的输入端连接所述开关电容阵列单元的一端；所述第一传输门的输出端连接所述低相位噪声宽带环型振荡器的一个输出端；
所述第二传输门的输入端连接所述开关电容阵列单元的另一端，所述第二传输门的输出端连接所述低相位噪声宽带环型振荡器的另一个输出端。
优选地，所述第一传输门包括第一PMOS管和第一NMOS管；
所述第一PMOS管的源极和所述第一NMOS管的源极相连；
所述第一PMOS管的漏极和所述第一NMOS管的漏极相连；
所述第一PMOS管的栅极设置有一个连接第一接地电压的端口；
所述第一NMOS管的栅极设置有一个连接第一调谐电压的端口；
所述第二传输门包括第二PMOS管和第二NMOS管；
所述第二PMOS管的源极和所述第二NMOS管的源极相连；
所述第二PMOS管的漏极和所述第二NMOS管的漏极相连；
所述第二PMOS管的栅极设置有一个连接第二接地电压的端口；
所述第二NMOS管的栅极设置有一个连接第二调谐电压的端口。
优选地，所述端口连接的第一接地电压和所述端口连接的第二接地电压相等；
所述端口连接的第一调谐电压和所述端口连接的第二调谐电压相等。
优选地，所述第一PMOS管、所述第二PMOS管、所述第一NMOS管和所述第二NMOS管为低阈值器件，用于改善所述低相位噪声宽带环型振荡器的细调增益线性度。
优选地，通过调节所述第一NMOS管和所述第二NMOS管的栅极电压用于改变所述第一NMOS管和所述第二NMOS管的电阻值从而改变所述低相位噪声宽带环型振荡器的频率。
优选地，所述第一级延迟模块和所述第二级延迟模块的电路结构完全相同。
本发明中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明主要针对现有应用广泛的Ring-VCO中存在的功耗大，频率范围与VCO增益之间存在矛盾，即频率范围大时增益大，而增益太大会增大环路滤波器的面积以及恶化PLL杂散性能，以及相位噪声差等问题，提出了一种低相位噪声宽带环型振荡器：运用锁存器单元本身提供的额外延迟使得两级延迟模块就可以维持振荡，节约了功耗；通过采用锁存器单元形成的正反馈来提高振荡信号在边沿的转换速率；由于传输门单元对频率的调节位于电源和地的通路之外，采用这样的调谐方式可以增加电路对电源波动的抗干扰性；同时，本发明针对Ring-VCO调谐范围与调谐增益之间的矛盾，采用开关电容阵列单元和传输门单元可变电阻调节频率的方法，实现所述低相位噪声宽带环型振荡器的频率的粗调与细调，这将有利于PLL输出杂散的抑制；此外，在传输门的设计中采用低阈值器件改善了Ring-VCO的细调增益线性度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其它的附图。
图1为现有技术一中延迟单元的电路原理图；
图2为现有技术二中差分环形振荡器的电路原理图；
图3为本发明实施例提供的一种低相位噪声宽带环型振荡器的结构框图；
图4为本发明实施例提供的一种低相位噪声宽带环型振荡器中的第一级延迟模块的电路原理图；
图5为本发明实施例提供的一种低相位噪声宽带环型振荡器中的第二级延迟模块的电路原理图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种低相位噪声宽带环型振荡器，如图3所示，所述低相位噪声宽带环型振荡器包括第一级延迟模块1和第二级延迟模块2；第一级延迟模块1和第二级延迟模块2组成一个环路，用于提供所述低相位噪声宽带环型振荡器起振所需要的相移和增益；
第一级延迟模块1的一个输入端IN1_P连接第二级延迟模块2的一个输出端OUT2_N；
第一级延迟模块1的另一个输入端IN1_N连接第二级延迟模块2的另一个输出端OUT2_P；
第一级延迟模块1的一个输出端OUT1_P连接所第二级延迟模块2的一个输入端IN2_P；
第一级延迟模块1的另一个输出端OUT1_N连接所述第二级延迟模块2的另一个输入端IN2_N。
由常识可知，振荡器是不需要外部信号激励的，其自身能将直流电能转换为周期性交流输出信号的电路。振荡器起振需要满足一定的起振条件，称为Barkhausen判据，即环路增益的相移为360°处，环路增益的幅度必须不小于1，该反馈系统才能产生振荡。在本实施例中为了实现稳定的振荡输出，所述低相位噪声宽带环型振荡器由2个电路结构相同的延迟模块组成一个环路，并且使得环路传输函数仅在一个频率点上满足Barkhausen判据，实现其频率选择特性。第一个延迟模块1和第二个延迟模块2的作用都是提供起振所需要的相移和增益，使由两个延迟模块构成的反馈环路能够满足Barkhausen判据，实现正常的振荡器功能。
请参见图4，示出了本发明实施例提供的一种低相位噪声宽带环型振荡器中的第一级延迟模块的电路原理图。如图4所示，第一级延迟模块1包括输入输出反相器单元11、锁存器单元12、开关电容阵列单元13和传输门单元14；输入输出反相器单元11用于在信号路径上引入延迟；运用锁存器单元12本身提供的额外延迟使得两级延迟模块就可以维持振荡，节约了功耗；通过采用锁存器单元12形成的正反馈来提高振荡信号在边沿的转换速率；由于传输门单元14对频率的调节位于电源和地的通路之外，采用这样的调谐方式可以增加电路对电源波动的抗干扰性；采用开关电容阵列单元13和传输门单元14可变电阻调节频率的方法，实现所述低相位噪声宽带环型振荡器的频率的粗调与细条。
具体地，如图4所示，输入输出反相器单元11包括第一反相器X1和第二反相器X2；锁存器单元12包括第三反相器X3和第四反相器X4；第一反相器X1的输入端连接第一级延迟模块1的一个输入端IN1_P；第二反相器X2的输入端连接第一级延迟模块1的另一个输入端IN1_N；第三反相器X3的输入端和第四反相器X4的输出端对接，对接端连接第一反相器X1的输出端和开关电容阵列单元13的一端；第三反相器X3的输出端和第四反相器X4的输入端对接，对接端连接第二反相器X2的输出端和开关电容阵列单元13的另一端。
在本实施例中，如图4所示的第一级延迟模块1是一种互补输入，互补输出的结构，它可以尽可能地提高振荡信号在边沿的转换速率。其中，X1、X2在信号路径上引入一定的延迟；X3、X4组成的锁存器单元12，在发生状态转换时，在输出端OUT1_P和输出端OUT1_N之间形成一个正反馈，加快状态转换速率。
环型振荡器的ISF(Impulse Sensitivity Function)函数的均方值Γrms可以用式(1)表示：
Figure BDA0001763836540000081
其中A＝frise/ffall，frise和ffall分别是振荡信号上升沿和下降沿的最大斜率，表示振荡信号上升沿与下降沿的最大斜率的一个比值。由式(1)可以看出，提高环型振荡器在上升沿和下降沿的状态转换速率，可以减小ISF的均方值Γrms，即减小所述低相位噪声宽带环型振荡器的相位噪声性能。在选定的工艺下，状态转换速率主要决定于工艺所提供的晶体管特征频率，当晶体管的特征尺寸缩小，特征频率提高时，环型振荡器的转换速率可以得到进一步提高，相位噪声性能也可以得到更大的改善。
故当X3、X4组成的锁存器单元12，在发生状态转换时，在输出端OUT1_P和输出端OUT1_N之间形成一个正反馈，加快状态转换速率，即可提高相位噪声性能。
另外，由于锁存器单元12会引入额外的延迟时间，因此两级延迟模块就可以维持稳定振荡，减小延迟单元级数也可以提高相位噪声性能。
具体地，如图4所示，开关电容阵列单元13包括一条或至少两条并联的电容支路，每条开关电容支路都设置有一个开关Ki(i＝1、2、3、4……n，n为大于1的正整数)和两个容值相等的电容Ci(i＝1、2、3、4……n，n为大于1的正整数)，且开关Ki设置在两个电容之间。例如，第一条开关电容支路上设置有一个开关K1和两个容值相等的电容C1，其它开关电流源支路结构与第一条开关电流源支路的结构相同或相似，这里不再一一赘述。多条并联的开关电容支路通过数字控制位进行开断控制，以调整开关电容的电容值，用于对低相位噪声宽带环型振荡器的输出频率的粗调，并将低相位噪声宽带环型振荡器需输出的宽频带划分为多个频带进行输出。
具体地，如图4所示，传输门单元14包括第一传输门141和第二传输门142；第一传输门141和第二传输门142的电路结构完全一样；第一传输门141的输入端连接电容阵列单元13的一端；第一传输门141的输出端连接所述低相位噪声宽带环型振荡器的一个输出端OUT1_N；第二传输门142的输入端连接开关电容阵列单元13的另一端，第二传输门142的输出端连接所述低相位噪声宽带环型振荡器的另一个输出端OUT1_P。
第一传输门141包括第一PMOS管PM1和第一NMOS管NM1；第一PMOS管PM1的源极和第一NMOS管NM1的源极相连；第一PMOS管PM1的漏极和第一NMOS管NM1的漏极相连；第一PMOS管PM1的栅极设置有一个连接第一接地电压VSS1的端口Port1_VSS；所述第一NMOS管NM1的栅极设置有一个连接第一调谐电压Vtune1的端口Port1_Vtune。
第二传输门142包括第二PMOS管PM2和第二NMOS管NM2；第二PMOS管PM2的源极和第二NMOS管NM2的源极相连；第二PMOS管PM2的漏极和第二NMOS管NM2的漏极相连；第二PMOS管PM2的栅极设置有一个连接第二接地电压VSS2的端口Port2_VSS；第二NMOS管NM2的栅极设置有一个连接第二调谐电压Vtune2的端口Port2_Vtune。
端口Port1_VSS连接的第一接地电压VSS1和所述端Port2_VSS连接的第一接地电压VSS2相等；端口Port1_Vtune连接的第二调谐电压Vtune1和所述端口Port2_Vtune连接的第二调谐电压Vtune2相等。
在本实施例中，第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1和第二NMOS管NM2为低阈值器件，用于改善所述低相位噪声宽带环型振荡器的细调增益线性度。与传统的MOS器件相比，低阈值器件在版图上减小了衬底的掺杂浓度，MOS管的阈值电压是指形成强反型时的最小栅极电压。规定当表面电子浓度等于体内平衡多子浓度时，半导体表面形成强反型层，所以当衬底的掺杂浓度减小时，MOS的阈值电压相应减小。从而使MOS电阻调谐过程中的调谐增益变化减小，优化了增益线性度。
通过调节第一NMOS管NM1和第二NMOS管NM2的栅极电压用于改变第一NMOS管NM1和第二NMOS管NM2的电阻值从而改变所述低相位噪声宽带环型振荡器的频率。采用传输门单元14可变电阻和开关电容阵列单元13调节频率的方法，实现所述低相位噪声宽带环型振荡器频率的细调与粗调。
请参见图5，示出了本发明实施例提供的一种低相位噪声带宽的低相位噪声宽带环型振荡器中的第二级延迟模块的电路原理图。第二级延迟模块2和第一级延迟模块的电路结构完全相同。
在本实施例中，开关电容阵列单元13和开关电容阵列单元23通过相同的数字控制位进行控制；传输门单元14和传输门单元24共用相同的调谐电压。
本发明针对现有Ring-VCO所存在的功耗大，频率范围与VCO增益之间存在矛盾，即频率范围大时增益大，而增益太大会增大环路滤波器的面积以及恶化PLL杂散性能，以及相位噪声差等的问题，提出了一种低相位噪声宽带环型振荡器：运用锁存器单元本身提供的额外延迟使得两级延迟模块就可以维持振荡，节约了功耗；通过采用锁存器单元形成的正反馈来提高振荡信号在边沿的转换速率；由于传输门单元对频率的调节位于电源和地的通路之外，采用这样的调谐方式可以增加电路对电源波动的抗干扰性。同时，本发明针对Ring-VCO调谐范围与调谐增益之间的矛盾，采用开关电容阵列单元和传输门单元可变电阻调节频率的方法，实现所述低相位噪声宽带环型振荡器的频率的细粗调与粗细调，这将有利于减小VCO调谐增益，进而减小PLL输出参考杂散；此外，在传输门的设计中采用低阈值器件改善了Ring-VCO的细调增益线性度。最终实现了宽带低相位噪声的Ring-VCO，并且具有低的调谐增益和高的调谐线性度，这将有利于基于Ring-VCO的PLL的相位噪声和杂散性能以及环路稳定性。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种低相位噪声宽带环型振荡器，其特征在于，所述低相位噪声宽带环型振荡器包括第一级延迟模块(1)和第二级延迟模块(2)；所述第一级延迟模块(1)和所述第二级延迟模块(2)组成一个环路，用于提供所述低相位噪声宽带环型振荡器起振所需要的相移和增益；
所述第一级延迟模块(1)的一个输入端(IN1_P)连接所述第二级延迟模块(2)的一个输出端(OUT2_N)；
所述第一级延迟模块(1)的另一个输入端(IN1_N)连接所述第二级延迟模块(2)的另一个输出端(OUT2_P)；
所述第一级延迟模块(1)的一个输出端(OUT1_P)连接所述第二级延迟模块(2)的一个输入端(IN2_P)；
所述第一级延迟模块(1)的另一个输出端(OUT1_N)连接所述第二级延迟模块(2)的另一个输入端(IN2_N)；
所述第一级延迟模块(1)包括输入输出反相器单元(11)、锁存器单元(12)、开关电容阵列单元(13)和传输门单元(14)；
所述第二级延迟模块(2)包括输入输出反相器单元(21)、锁存器单元(22)、开关电容阵列单元(23)和传输门单元(24)；
所述开关电容阵列单元(13)和所述开关电容阵列单元(23)使用相同的数字控制位进行控制；
所述传输门单元(14)和所述传输门单元(24)共用相同的调谐电压。
2.根据权利要求1所述的低相位噪声宽带环型振荡器，其特征在于，所述输入输出反相器单元(11)包括第一反相器(X1)和第二反相器(X2)；
所述锁存器单元(12)包括第三反相器(X3)和第四反相器(X4)；
所述第一反相器(X1)的输入端为所述第一级延迟模块(1)的一个输入端(IN1_P)；
所述第二反相器(X2)的输入端为所述第一级延迟模块(1)的另一个输入端(IN1_N)；
所述第三反相器(X3)的输入端和所述第四反相器(X4)的输出端对接，对接端连接所述第一反相器(X1)的输出端和所述开关电容阵列单元(13)的一端；
所述第三反相器(X3)的输出端和所述第四反相器(X4)的输入端对接，对接端连接所述第二反相器(X2)的输出端和所述开关电容阵列单元(13)的另一端。
3.根据权利要求1所述的低相位噪声宽带环型振荡器，其特征在于，所述开关电容阵列单元(13)包括一条或至少两条并联的开关电容支路，每条开关电容支路都设置有一个开关和两个容值相等的电容，且开关设置在两个电容之间；所述开关电容支路通过数字控制位进行开断控制，以调整所述开关电容支路输出的电容值，用于对所述低相位噪声宽带环型振荡器的输出频率的粗调以及输出频带的划分。
4.根据权利要求1所述的低相位噪声宽带环型振荡器，其特征在于，所述传输门单元(14)包括第一传输门(141)和第二传输门(142)；
所述第一传输门(141)的输入端连接所述开关电容阵列单元(13)的一端；所述第一传输门(141)的输出端连接所述低相位噪声宽带环型振荡器的一个输出端(OUT1_N)；
所述第二传输门(142)的输入端连接所述开关电容阵列单元(13)的另一端，所述第二传输门(142)的输出端连接所述低相位噪声宽带环型振荡器的另一个输出端(OUT1_P)。
5.根据权利要求4所述的低相位噪声宽带环型振荡器，其特征在于，
所述第一传输门(141)包括第一PMOS管(PM1)和第一NMOS管(NM1)；
所述第一PMOS管(PM1)的源极和所述第一NMOS管(NM1)的源极相连；
所述第一PMOS管(PM1)的漏极和所述第一NMOS管(NM1)的漏极相连；
所述第一PMOS管(PM1)的栅极设置有一个连接第一接地电压(VSS1)的端口(Port1_VSS)；
所述第一NMOS管(NM1)的栅极设置有一个连接第一调谐电压(Vtune1)的端口(Port1_Vtune)；
所述第二传输门(142)包括第二PMOS管(PM2)和第二NMOS管(NM2)；
所述第二PMOS管(PM2)的源极和所述第二NMOS管(NM2)的源极相连；
所述第二PMOS管(PM2)的漏极和所述第二NMOS管(NM2)的漏极相连；
所述第二PMOS管(PM2)的栅极设置有一个连接第二接地电压(VSS2)的端口(Port2_VSS)；
所述第二NMOS管(NM2)的栅极设置有一个连接第二调谐电压(Vtune2)的端口(Port2_Vtune)。
6.根据权利要求5所述的低相位噪声宽带环型振荡器，其特征在于，所述端口(Port1_VSS)连接的第一接地电压(VSS1)和所述端口(Port2_VSS)连接的第二接地电压(VSS2)相等；
所述端口(Port1_Vtune)连接的第一调谐电压(Vtune1)和所述端口(Port2_Vtune)连接的第二调谐电压(Vtune2)相等。
7.根据权利要求5所述的低相位噪声宽带环型振荡器，其特征在于，所述第一PMOS管(PM1)、所述第二PMOS管(PM2)、所述第一NMOS管(NM1)和所述第二NMOS管(NM2)为低阈值器件，用于改善所述低相位噪声宽带环型振荡器的细调增益线性度。
8.根据权利要求5所述的低相位噪声宽带环型振荡器，其特征在于，通过调节所述第一NMOS管(NM1)和所述第二NMOS管(NM2)的栅极电压用于改变所述第一NMOS管(NM1)和所述第二NMOS管(NM2)的电阻值从而改变所述低相位噪声宽带环型振荡器的频率。
9.根据权利要求1所述的低相位噪声宽带环型振荡器，其特征在于，所述第一级延迟模块(1)和所述第二级延迟模块(2)的电路结构完全相同。
CN201810919559.2A 2018-08-14 2018-08-14 一种低相位噪声宽带环型振荡器 Pending CN110830007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810919559.2A CN110830007A (zh) 2018-08-14 2018-08-14 一种低相位噪声宽带环型振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810919559.2A CN110830007A (zh) 2018-08-14 2018-08-14 一种低相位噪声宽带环型振荡器

Publications (1)

Publication Number Publication Date
CN110830007A true CN110830007A (zh) 2020-02-21

Family

ID=69546968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810919559.2A Pending CN110830007A (zh) 2018-08-14 2018-08-14 一种低相位噪声宽带环型振荡器

Country Status (1)

Country Link
CN (1) CN110830007A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117060921A (zh) * 2023-08-15 2023-11-14 合芯科技(苏州)有限公司 差分压控环路振荡器及频率调节方法、电子电路
CN117060921B (zh) * 2023-08-15 2024-06-11 合芯科技(苏州)有限公司 差分压控环路振荡器及频率调节方法、电子电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117060921A (zh) * 2023-08-15 2023-11-14 合芯科技(苏州)有限公司 差分压控环路振荡器及频率调节方法、电子电路
CN117060921B (zh) * 2023-08-15 2024-06-11 合芯科技(苏州)有限公司 差分压控环路振荡器及频率调节方法、电子电路

Similar Documents

Publication Publication Date Title
US8120408B1 (en) Voltage controlled oscillator delay cell and method
US8154352B2 (en) Oscillating circuit
US6414557B1 (en) High noise rejection voltage-controlled ring oscillator architecture
CN208797912U (zh) 一种低相位噪声宽带环型振荡器
US7385452B2 (en) Voltage controlled oscillator using capacitive degeneration
CN103346784B (zh) 一种用于锁相环的匹配型电荷泵电路
US20060198235A1 (en) Distributed Delay-Locked-Based Clock and Data Recovery Systems
US20080088379A1 (en) Current device and method for phase-locked loop
JP5876368B2 (ja) 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路
US20140104007A1 (en) Method and Apparatus of a Resonant Oscillator Separately Driving Two Independent Functions
Moghavvemi et al. Recent advances in delay cell VCOs [application notes]
US7893782B2 (en) Voltage-controlled oscillator
US20080252390A1 (en) Crystal oscillator circuit
CN112953464A (zh) 一种低功耗大带宽高分辨率低相位噪声数控振荡器
US7741926B2 (en) Frequency synthesizer having improved frequency hopping
US20100301951A1 (en) Current controlled ring oscillator and method for controlling the same
Guo et al. A low-voltage low-power 25 Gb/s clock and data recovery with equalizer in 65 nm CMOS
CN116317954A (zh) 一种宽调谐范围和低相位噪声的压控振荡器
CN110830007A (zh) 一种低相位噪声宽带环型振荡器
WO2022100755A1 (zh) 一种低温漂环形振荡器、芯片及通信终端
US7843276B2 (en) Oscillator
CN106603039A (zh) 一种延迟单元及包含该延迟单元的环形压控振荡器
US10566954B2 (en) Variable capacitance circuit, oscillator circuit, and method of controlling variable capacitance circuit
CN110504956A (zh) 一种功耗自适应的宽带预分频器
CN213426144U (zh) 一种低相位噪声电压控制振荡器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination