CN106603039A - 一种延迟单元及包含该延迟单元的环形压控振荡器 - Google Patents
一种延迟单元及包含该延迟单元的环形压控振荡器 Download PDFInfo
- Publication number
- CN106603039A CN106603039A CN201611176602.8A CN201611176602A CN106603039A CN 106603039 A CN106603039 A CN 106603039A CN 201611176602 A CN201611176602 A CN 201611176602A CN 106603039 A CN106603039 A CN 106603039A
- Authority
- CN
- China
- Prior art keywords
- type transistor
- switch
- electric capacity
- grid
- delay cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Pulse Circuits (AREA)
Abstract
本发明公开了一种延迟单元及包含该延迟单元的环形压控振荡器,其中延迟单元包括至少两个调整单元,各调整单元均调整管、第一MOS开关和第二MOS开关;电源正极依次通过第二MOS开关、第一MOS开关与调整管的栅极相连,调节电压输入端接入第一MOS开关与第二MOS开关之间;还包括第一开关电容、第二开关电容、由第一N型晶体管、第二N型晶体管、第一P型晶体管和第二P型晶体管连成的推挽输入对管,由第三N型晶体管、第四N型晶体管、第三P型晶体管和第四P型晶体管连成的锁存器;延迟单元的第一输入端接入第一P型晶体管的栅极和第一N型晶体管的栅极之间。本发明的增益可控,能够实现全摆幅输出,调谐范围宽,相位噪声特性好。
Description
技术领域
本发明属于集成电路技术领域,特别涉及一种延迟单元及包含该延迟单元的环形压控振荡器。
背景技术
压控振荡器(VCO,Voltage Controlled Oscillator)是通信、电子等领域的一个重要单元,它的振荡频率可随外加控制电压变化而变化,被广泛应用于锁相环、时钟恢复以及频率综合等电路中,VCO已经成为影响整个系统性能的关键部件。
环形压控振荡器作为压控振荡器的一种,包括至少两个延迟单元,各延迟单元之间连成首尾相接的环形结构,可以通过调节振荡器中延迟单元的级数方便地获得不同相位的一系列时钟信号。
环形振荡器可以分为单端和差分两种结构,差分结构能够很好的抑制环境噪声,因此设计振荡器时很多情况下会选择差分结构。
在现有技术中,全差分结构的环形压控振荡器由于尾电流源的存在,使得电路达不到全摆幅输出,同时尾电流的存在会引入闪烁噪声,在低频时会恶化相位噪声,会影响振荡器低频时的相位噪声性能。
同时,为了控制环形压控振荡器的振荡频率,现有的做法是加入开关电容,这种办法虽然能够控制振荡频率、达到全摆幅输出,但这种控制方法的调谐范围比较小。
由于环形压控振荡器的增益与整个锁相环的传输函数息息相关,大的振荡器增益变化会导致锁相环传输函数发生大的变化,从而会使整个锁相环不稳定。在此背景下,本发明设计了一种延迟单元及包含该延迟单元的增益可控、能实现全摆幅输出、宽调谐范围、相位噪声特性好的环形压控振荡器。
发明内容
现有的全差分结构的环形压控振荡器由于尾电流源的存在,达不到全摆幅输出、同时低频相位噪声性能差,。本发明的目的在于,针对上述现有技术的不足,提供一种延迟单元及包含该延迟单元的增益可控、能实现全摆幅输出、宽调谐范围、相位噪声特性好的环形压控振荡器。
为解决上述技术问题,本发明所采用的技术方案是:
一种延迟单元,其结构特点是包括至少两个调整单元,各调整单元均包括相应的调整管、第一MOS开关和第二MOS开关,所述调整管为P型晶体管;对于每一调整单元,电源正极依次通过第二MOS开关、第一MOS开关与调整管的栅极相连,调节电压输入端接入第一MOS开关与第二MOS开关之间;还包括第一开关电容、第二开关电容、由第一N型晶体管、第二N型晶体管、第一P型晶体管和第二P型晶体管连成的推挽输入对管,由第三N型晶体管、第四N型晶体管、第三P型晶体管和第四P型晶体管连成的锁存器;第一开关电容的正极、各调整管的源极均接入第一P型晶体管的漏极和第一N型晶体管的漏极之间;第二开关电容的正极、各调整管的漏极均接入第二P型晶体管的漏极和第二N型晶体管的漏极之间;第一开关电容的负极、第二开关电容的负极均接地;延迟单元的第一输入端接入第一P型晶体管的栅极和第一N型晶体管的栅极之间;延迟单元的第二输入端接入第二P型晶体管的栅极和第二N型晶体管的栅极之间;延迟单元的第一输出端与第二开关电容的正极相接;延迟单元的第二输出端与第一开关电容的正极相接。
借由上述结构,采用P型晶体管作为调整管,首次在环形振荡器中采用开关电容和调整管阵列相结合的方法控制环形压控振荡器的增益以及调节环形压控振荡器频率。可以通过控制第一电子开关和第二电子开关的导通情况来选择不同的调整管,进而选择振荡器的增益,通过改变调整管的栅极电压来改变调整管的导通电阻,再结合第一开关电容和第二开关电容选择不同的电容值以选择不同的工作频段。频率高时选择小的第一开关电容值和第二开关电容值、小尺寸的调整管,频率低时选择大的第一开关电容值和第二开关电容值、大尺寸的调整管。这种频率控制方法既不会影响环形压控振荡器的输出摆幅,使电路能够全摆幅输出;也不会像尾电流源控制频率的方法一样引入闪烁噪声,因此对相位噪声的影响很小,从而有利于优化环形压控振荡器的相位噪声特性;同时,利用调整管阵列与开关电容结合的方法能够在增益变化小的情况下获得宽的频率调节范围,具体原因如下:
锁存器能够加速电路中电平的翻转,获得较好的相位噪声。同时,在偶数个延迟单元组成的环形振荡器中,锁存器能够提供额外的直流相移,使得电路满足巴克豪森判据,电路振荡。
改变调节电压的大小,由于调节电压输入端接入第一MOS开关和第二MOS开关之间,从而通过控制调整管的栅极电压来控制振荡频率。
采用推挽式输入对管可以使得环形压控振荡器达到全摆幅输出,获得好的相位噪声特性。
对于环形压控振荡器的每一个延迟单元来说,电平的转换过程实际上就是电流对负载电容充放电的过程,因此当负载电容越大时,充电的时间就越久,导致频率越低,因此通过改变负载电容值能够调节振荡器的振荡频率。但是当电容增大时,也会导致环形压控振荡器的增益减小,这是因为充放电时电容与频率之间是倒数关系的原因造成的,随着电容的增大,调节同样大小的电流,频率的变化会减小。
因此,选择不同的调整管阵列来改变环形压控振荡器的增益,再利用不同的调整管配合不同的电容值来调节环形压控振荡器的振荡频率,能够将环形压控振荡器的增益控制在一定的范围内。
作为一种优选方式,所述第一电子开关为传输门,传输门的一端与相应调整管的栅极相连,传输门的另一端与调节电压输入端相连。
作为一种优选方式,所述第二MOS开关为NMOS开关,NMOS开关的漏极与电源正极相连,NMOS开关的栅极与调节电压输入端相连,NMOS开关的源极与第一MOS开关的一端相连。
基于同一个发明构思,本发明还提供了一种环形压控振荡器,包括至少两个所述的延迟单元,各延迟单元之间连成首尾相接的环形结构。
与现有技术相比,本发明的增益可控,能够实现全摆幅输出,调谐范围宽,相位噪声特性好。
附图说明
图1为延迟单元一实施例的结构示意图。
图2为第一开关电容的结构示意图。
图3为第二开关电容的结构示意图、
图4为第一MOS开关的结构示意图。
图5为第二MOS开关的结构示意图。
图6为环形压控振荡器的结构示意图。
图7为第一开关电容和第二开关电容的逻辑控制模块及真值表。
图8为调整单元的逻辑控制模块及真值表。
图9为图6的小信号分析电路简图。
图10为延迟单元的小信号分析电路图。
图11为环形压控振荡器调节曲线仿真结果图。
其中,MT1,MT2,MTm为调整管;S1,S2,Sm为第一MOS开关;S1',S2',Sm'为第二MOS开关;Cv1为第一开关电容;Cv2第二开关电容;MN1为第一N型晶体管;MN2为第二N型晶体管;MN3为第三N型晶体管;MN4为第四N型晶体管;MP1为第一P型晶体管;MP2为第二P型晶体管;MP3为第三P型晶体管;MP4为第四P型晶体管。
具体实施方式
如图1至图5所示,本发明延迟单元包括m个调整单元,各调整单元均包括相应的调整管MT1,MT2,MTm、第一MOS开关S1,S2,Sm和第二MOS开关S1',S2',Sm',所述调整管MT1,MT2,MTm为P型晶体管;对于每一调整单元,电源正极vdd依次通过第二MOS开关S1',S2',Sm'、第一MOS开关S1,S2,Sm与调整管MT1,MT2,MTm的栅极相连,调节电压输入端Vc(fine)接入第一MOS开关S1,S2,Sm与第二MOS开关S1',S2',Sm'之间;还包括第一开关电容Cv1、第二开关电容Cv2、由第一N型晶体管MN1、第二N型晶体管MN2、第一P型晶体管MP1和第二P型晶体管MP2连成的推挽输入对管,由第三N型晶体管MN3、第四N型晶体管MN4、第三P型晶体管MP3和第四P型晶体管MP4连成的锁存器;第一开关电容Cv1的正极、各调整管MT1,MT2,MTm的源极均接入第一P型晶体管MP1的漏极和第一N型晶体管MN1的漏极之间;第二开关电容Cv2的正极、各调整管MT1,MT2,MTm的漏极均接入第二P型晶体管MP2的漏极和第二N型晶体管MN2的漏极之间;第一开关电容Cv1的负极、第二开关电容Cv2的负极均接地vss;延迟单元的第一输入端Vinn接入第一P型晶体管MP1的栅极和第一N型晶体管MN1的栅极之间;延迟单元的第二输入端Vinp接入第二P型晶体管MP2的栅极和第二N型晶体管MN2的栅极之间;延迟单元的第一输出端outn与第二开关电容Cv2的正极相接;延迟单元的第二输出端outp与第一开关电容Cv1的正极相接。
所述第一MOS开关S1,S2,Sm为传输门,传输门的一端与相应调整管MT1,MT2,MTm的栅极相连,传输门的另一端与调节电压输入端相连。
所述第二MOS开关S1',S2',Sm'为NMOS开关,NMOS开关的漏极与电源正极相连,NMOS开关的栅极与调节电压输入端相连,NMOS开关的源极与第一MOS开关S1,S2,Sm的一端相连。
第一P型晶体管MP1的源极、第二P型晶体管MP2的源极、第三P型晶体管MP3的源极、第四P型晶体管MP4的源极均与电源正极相连接;第一P型晶体管MP1的漏极、第三P型晶体管MP3的漏极、第一N型晶体管MN1的漏极、第三N型晶体管MN3的漏极、第四P型晶体管MP4的栅极均与第一开关电容Cv1的正极相连接;第二P型晶体管MP2的漏极、第四P型晶体管MP4的漏极、第二N型晶体管MN2的漏极、第四N型晶体管MN4的漏极、第三P型晶体管MP3的栅极均与第二开关电容Cv2的正极相连接;第一N型晶体管MN1的源极、第三N型晶体管MN3的源极、第二N型晶体管MN2的源极、第四N型晶体管MN4的源极均接地;第一N型晶体管MN1的栅极与第一P型晶体管MP1的栅极相接;第二N型晶体管MN2的栅极与第二P型晶体管MP2的栅极相接。
如图6所示,本发明所述环形压控振荡器包括N个(N≥2)所述的延迟单元,各延迟单元之间级联成首尾相接的环形结构。
如图7所示,所述第一开关电容Cv1和第二开关电容Cv2的逻辑控制模块由两个反向器构成。如图8所示,调整单元中第一MOS开关S1,S2,Sm和第二MOS开关S1',S2',Sm'的通断状态通过数据选择器控制。当m=3时,数据选择器为2选3选择器,由3个与非门和7个反向器组成。其中S1、S2、S3为1时表示第一MOS开关S1、S2、S3打开,S1',S2',S3'为1时表示第二MOS开关S1',S2',S3'关闭。通过控制第一MOS开关S1,S2,Sm和第二MOS开关S1',S2',Sm'的开与关来选择不同的第一电容值和第二电容值得到不同的振荡频率。
以N=3为例,即采用3级延迟单元级联,且第3级输出反馈到第1级输入,构成环形结构。下面对详细工作过程进行分析:
如图9所示为简化的小信号分析电路。可以得出:
由于outp和outn是反向的,所以ioutp=-ioutn,Gm为从outp/outn端的等效跨导。
根据(1)(2),最终可以解得时间常数
τ=Cload/(Gm-2gm,MT) (3)
根据(3)可以看出,各调整管MT1,MT2,MTm的导通电阻实际上表示为一个负阻特性的电阻。
如图10所示为延迟单元的小信号等效电路图。根据图10,每级延迟单元中outp端的-3dB带宽ωo可以表示为:
Cload=CV1+Cgs,MP4+Cgs,MN4+Cgs,MP1+Cgs,MN1 (5)
每级延迟单元中outn端的-3dB带宽可以表示为:
Cload=CV2+Cgs,MP3+Cgs,MN3+Cgs,MP2+Cgs,MN2 (7)
由于环形压控振荡器只有在频率相关相移等于180°时电路才振荡,对于N(N=2)级差分结构环形压控振荡器来说,每个延迟单元输出端口的频率相关相移为60°。因此,发生振荡的频率可以由下式给出:
根据(5)至(8)可以得出振荡频率等于每级电路的-3dB带宽的倍,所以可以通过调节调整管MT1,MT2,MTm的栅极电压来控制调整管MT1,MT2,MTm的导通电阻RoMT以控制环形压控振荡器的振荡频率。
比较不同尺寸的P型调整管MT1,MT2,MTm,当栅压为低压时,大尺寸的调整管MT1,MT2,MTm导通电阻较大,所对应的振荡频率较低;当栅极电压逐渐变为高电压时,调整管MT1,MT2,MTm将逐渐处于饱和区,此时导通电阻的阻值变小,振荡器的振荡频率变大,同时不同尺寸的导通电阻值的差将逐渐变小。当栅极电压进一步上升,不同尺寸的调整管MT1,MT2,MTm的的导通电阻将趋于相等。综上所述,大尺寸的调整管MT1,MT2,MTm所对应的增益Kvco将大。对于不同尺寸的N型调整管MT1,MT2,MTm也是这样。
由于大的电容值使得Kvco变小,大尺寸的调整管MT1,MT2,MTm使得Kvco变大,因此可以通过开关电容以及开关调整管MT1,MT2,MTm阵列相结合的调节方法控制振荡频率以及Kvco。
如图11所示为环形压控振荡器的调节曲线仿真结果,从图中我们可以看出,随着第一开关电容Cv1和第二开关电容Cv2的值越大,环形压控振荡器的增益会越小,通过第一开关电容Cv1和第二开关电容Cv2与调整管MT1,MT2,MTm结合控制的方法,在环形压控振荡器增益较小时,通过开关切换调整管MT1,MT2,MTm以及第一开关电容Cv1值和第二开关电容Cv2值,使环形压控振荡器的增益增大。其中0100、0101、0110、0111这四段曲线是调整管MT3的工作曲线,1000、1001、1010、1011这四段曲线是调整管MT2的工作曲线,1100、1101、1110、1111这四段曲线是调整管MT3的工作曲线。这种混合控制方法能够有效的将增益Kvco控制在小的变化范围内。同时,能够在小的增益Kvco变化范围内拓宽环形压控振荡器的频率调节范围。
本发明可以实现全摆幅输出以及获得好的相位噪声特性,能够很好地应用在对相位噪声要求较高的锁相环、时钟产生等系统中;同时,第一开关电容Cv1、第二开关电容Cv2与调整单元相结合能够实现环形压控振荡器的增益Kvco可控,并且在Kvco变化小的情况下能够获得宽的频率调节范围;也可以通过改变环形压控振荡器的级数N(N=2、3、…)来获得不同相位的时钟信号。
Claims (4)
1.一种延迟单元,其特征在于,包括至少两个调整单元,各调整单元均包括相应的调整管(MT1,MT2,MTm)、第一MOS开关(S1,S2,Sm)和第二MOS开关(S1',S2',Sm'),所述调整管(MT1,MT2,MTm)为P型晶体管;对于每一调整单元,电源正极依次通过第二MOS开关(S1',S2',Sm')、第一MOS开关(S1,S2,Sm)与调整管(MT1,MT2,MTm)的栅极相连,调节电压输入端接入第一MOS开关(S1,S2,Sm)与第二MOS开关(S1',S2',Sm')之间;
还包括第一开关电容(Cv1)、第二开关电容(Cv2)、由第一N型晶体管(MN1)、第二N型晶体管(MN2)、第一P型晶体管(MP1)和第二P型晶体管(MP2)连成的推挽输入对管,由第三N型晶体管(MN3)、第四N型晶体管(MN4)、第三P型晶体管(MP3)和第四P型晶体管(MP4)连成的锁存器;
第一开关电容(Cv1)的正极、各调整管(MT1,MT2,MTm)的源极均接入第一P型晶体管(MP1)的漏极和第一N型晶体管(MN1)的漏极之间;第二开关电容(Cv2)的正极、各调整管(MT1,MT2,MTm)的漏极均接入第二P型晶体管(MP2)的漏极和第二N型晶体管(MN2)的漏极之间;第一开关电容(Cv1)的负极、第二开关电容(Cv2)的负极均接地;
延迟单元的第一输入端接入第一P型晶体管(MP1)的栅极和第一N型晶体管(MN1)的栅极之间;延迟单元的第二输入端接入第二P型晶体管(MP2)的栅极和第二N型晶体管(MN2)的栅极之间;延迟单元的第一输出端与第二开关电容(Cv2)的正极相接;延迟单元的第二输出端与第一开关电容(Cv1)的正极相接。
2.如权利要求1所述的延迟单元,其特征在于,所述第一MOS开关(S1,S2,Sm)为传输门,传输门的一端与相应调整管(MT1,MT2,MTm)的栅极相连,传输门的另一端与调节电压输入端相连。
3.如权利要求1或2所述的延迟单元,其特征在于,所述第二MOS开关(S1',S2',Sm')为NMOS开关,NMOS开关的漏极与电源正极相连,NMOS开关的栅极与调节电压输入端相连,NMOS开关的源极与第一MOS开关(S1,S2,Sm)的一端相连。
4.一种环形压控振荡器,其特征在于,包括至少两个如权利要求1至3任一项所述的延迟单元,各延迟单元之间连成首尾相接的环形结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611176602.8A CN106603039B (zh) | 2016-12-19 | 2016-12-19 | 一种延迟单元及包含该延迟单元的环形压控振荡器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611176602.8A CN106603039B (zh) | 2016-12-19 | 2016-12-19 | 一种延迟单元及包含该延迟单元的环形压控振荡器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106603039A true CN106603039A (zh) | 2017-04-26 |
CN106603039B CN106603039B (zh) | 2021-01-01 |
Family
ID=58601561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611176602.8A Active CN106603039B (zh) | 2016-12-19 | 2016-12-19 | 一种延迟单元及包含该延迟单元的环形压控振荡器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106603039B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108768385A (zh) * | 2018-05-31 | 2018-11-06 | 东南大学 | 一种电源抑制比提升的环形压控振荡器 |
CN111697830A (zh) * | 2020-07-08 | 2020-09-22 | 湖南国科微电子股份有限公司 | 一种低压转高压的电压转换电路及电压转换集成芯片 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1155949A (zh) * | 1995-05-31 | 1997-07-30 | 塞瑞斯逻辑公司 | 包括具有电源噪声隔绝功能的电压可控延迟电路的电压控振荡器 |
US5955929A (en) * | 1996-08-27 | 1999-09-21 | Silicon Image, Inc. | Voltage-controlled oscillator resistant to supply voltage noise |
US6850106B1 (en) * | 2003-07-08 | 2005-02-01 | Mohan Krishna Kunanayagam | Voltage controlled oscillator delay cell |
CN1604459A (zh) * | 2003-09-30 | 2005-04-06 | 联发科技股份有限公司 | 压控振荡器电路中的切换式电容电路及相关方法 |
CN101257290A (zh) * | 2008-04-03 | 2008-09-03 | 华中科技大学 | 一种环形压控振荡器 |
CN101753117A (zh) * | 2008-12-16 | 2010-06-23 | 晨星软件研发(深圳)有限公司 | 环震荡器中的延迟单元及相关方法 |
JP2011061325A (ja) * | 2009-09-07 | 2011-03-24 | Semiconductor Technology Academic Research Center | 電圧制御発振回路 |
CN103580604A (zh) * | 2012-07-20 | 2014-02-12 | 联发科技股份有限公司 | 环形振荡器以及反相器电路 |
CN104734699A (zh) * | 2015-03-27 | 2015-06-24 | 灿芯半导体(上海)有限公司 | 具有启动电路的延迟单元及自适应启动的环形振荡器 |
-
2016
- 2016-12-19 CN CN201611176602.8A patent/CN106603039B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1155949A (zh) * | 1995-05-31 | 1997-07-30 | 塞瑞斯逻辑公司 | 包括具有电源噪声隔绝功能的电压可控延迟电路的电压控振荡器 |
US5955929A (en) * | 1996-08-27 | 1999-09-21 | Silicon Image, Inc. | Voltage-controlled oscillator resistant to supply voltage noise |
US6850106B1 (en) * | 2003-07-08 | 2005-02-01 | Mohan Krishna Kunanayagam | Voltage controlled oscillator delay cell |
CN1604459A (zh) * | 2003-09-30 | 2005-04-06 | 联发科技股份有限公司 | 压控振荡器电路中的切换式电容电路及相关方法 |
CN101257290A (zh) * | 2008-04-03 | 2008-09-03 | 华中科技大学 | 一种环形压控振荡器 |
CN101753117A (zh) * | 2008-12-16 | 2010-06-23 | 晨星软件研发(深圳)有限公司 | 环震荡器中的延迟单元及相关方法 |
JP2011061325A (ja) * | 2009-09-07 | 2011-03-24 | Semiconductor Technology Academic Research Center | 電圧制御発振回路 |
CN103580604A (zh) * | 2012-07-20 | 2014-02-12 | 联发科技股份有限公司 | 环形振荡器以及反相器电路 |
CN104734699A (zh) * | 2015-03-27 | 2015-06-24 | 灿芯半导体(上海)有限公司 | 具有启动电路的延迟单元及自适应启动的环形振荡器 |
Non-Patent Citations (3)
Title |
---|
SHENG-LYANG JANG 等: "A wide-band divide-by-3 injection-locked frequency divider using tunable MOS resistor", 《2015 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE》 * |
李天望 等: "1V 2.5GHz压控振荡器设计", 《半导体学报》 * |
江金光 等: "低电压环形振荡器设计", 《通信学报》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108768385A (zh) * | 2018-05-31 | 2018-11-06 | 东南大学 | 一种电源抑制比提升的环形压控振荡器 |
CN108768385B (zh) * | 2018-05-31 | 2022-04-08 | 东南大学 | 一种电源抑制比提升的环形压控振荡器 |
CN111697830A (zh) * | 2020-07-08 | 2020-09-22 | 湖南国科微电子股份有限公司 | 一种低压转高压的电压转换电路及电压转换集成芯片 |
CN111697830B (zh) * | 2020-07-08 | 2021-11-12 | 湖南国科微电子股份有限公司 | 一种低压转高压的电压转换电路及电压转换集成芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN106603039B (zh) | 2021-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7400183B1 (en) | Voltage controlled oscillator delay cell and method | |
CN101557213B (zh) | 延迟单元、环形振荡器及pll电路 | |
CN110729967B (zh) | 一种具有宽调谐范围的窄带切换毫米波压控振荡器 | |
CN103219961B (zh) | 一种带宽可调的运算放大器电路 | |
CN100492877C (zh) | 使用背靠背串联型mos变容管的低噪声数控lc振荡器 | |
CN208797912U (zh) | 一种低相位噪声宽带环型振荡器 | |
CN107528542B (zh) | 一种采用cmos工艺实现的毫米波压控振荡器 | |
CN101320971A (zh) | 具有锁存电路的分频器及方法 | |
CN106506001B (zh) | 一种应用于pll的高性能vco电路 | |
CN101425803B (zh) | 环路压控振荡器 | |
CN106603039A (zh) | 一种延迟单元及包含该延迟单元的环形压控振荡器 | |
CN102386914A (zh) | 一种数字可控环形压控振荡器电路 | |
US8120429B1 (en) | Voltage-controlled oscillator methods and apparatus | |
CN105071773B (zh) | 一种尾流反馈宽调谐压控振荡器 | |
CN105827237B (zh) | 延时电路和压控振荡器 | |
CN204013484U (zh) | 一种新型低电压分频器 | |
CN107124181A (zh) | 一种宽锁定范围的注入锁定分频器电路 | |
US11863356B2 (en) | Analog receiver front-end with variable gain amplifier embedded in an equalizer structure | |
CN105743496A (zh) | 一种工作在近阈值电源电压下的数控振荡器 | |
CN111313892A (zh) | 一种宽锁定范围的可切换双核注入锁定分频器 | |
CN104300972A (zh) | 一种粗调和细调相结合的环形压控振荡器电路 | |
CN105281762B (zh) | 60GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器 | |
CN204103896U (zh) | 一种环形振荡器 | |
CN110504956A (zh) | 一种功耗自适应的宽带预分频器 | |
CN202334491U (zh) | 数字可控环形压控振荡器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |