CN105281762B - 60GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器 - Google Patents

Abstract

本发明公开了一种60GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器。该振荡器包括：由NMOS器件N2、N3组成的负阻对电路，累积型变容管C2、C3和电感L2组成的谐振腔，负阻对电路和谐振腔组成LC振荡器；由NMOS器件N1、N5电感L1和电容C1组成的合成和输出缓冲电路；由NMOS器件N4、多晶硅电阻R1组成的体电压调制电路。通过适当增加N1、N5、N2、N3管的体电压，可以降低N管阈值，使电路能在低压下工作。引入体电压调制电路，降低了工艺波动对LC振荡器和合成和输出缓冲电路性能的影响。

Description

60GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器

技术领域

本发明涉及集成电路设计领域，具体涉及一种用于锁相环低电压下抗工艺涨落的电压控制CMOS LC 振荡器。

背景技术

随着现代无线通信技术的飞速发展，我们对数据传输速率的要求也越来越高。在可用的无线通信频段，60 GHz频段有载波频率高和可用带宽大这两个特点。基于60 GHz频段，传输速率可以提升至1 Gbps-10 Gbps，满足业界对传输速率的日益增加的要求。这也同时推动了低成本、低功耗的60 GHz CMOS无线收发机的研究开发。在60 GHz无线收发机中，60 GHz 锁相环是一个核心模块。锁相环影响着整个收发机的性能，而电压控制振荡器是锁相环中的最重要的模块，它决定了锁相环的一些重要特性，例如功耗、调谐范围等。

对于60 GHz CMOS电压控制振荡器电路的设计来说，减小工艺波动带来的影响，提高芯片成品率是其主要的设计挑战之一。

芯片制造工艺的偏差，制造出来后使用环境的不同，这些都会影响芯片的性能，甚至引起芯片的失效。因此我们需要在最开始的电路设计时，就需要考虑到这些PVT（process、voltage、temperture）变化带来的影响。然而在满足各种PVT组合的情况下，设计出的芯片性能会降低。为了使60 GHz在最恶劣的情况下能起振，可以增加负阻对电路管子的尺寸，使其流过更加多的电流来支持谐振腔振荡，但这使得谐振腔的寄生电容增加，谐振腔难以工作在60 GHz频率段。同时在60 GHz振荡器的输出级，负载需要与输出阻抗匹配才能获得最大的输出功率，然而输出阻抗随着工艺波动在改变。在不匹配的情况下，有一部分输出能量被反射回来，这不仅减小了输出功率，而且反射回来的能量会干扰电路正常工作。

随着微电子技术的进步，集成电路CMOS制造工艺也越来越向低电压、低功耗靠拢。在大量芯片功能都采用数字方式实现的前提下，工艺厂的制造工艺也会对数字电路进行优化。这会对模拟电路的设计带来挑战，栅氧化层的减薄使器件能工作在低压下，但是为了使数字电路获得低功耗，在进入40 nm工艺之后，器件的阈值电压并未随着工艺进步而下降。某些国内的40 nm工艺相对于国内的65 nm工艺来说，阈值电压甚至要高0.1 V。

为了使电路工作在低压下，一种常用的办法是采用适用于射频的SOI或者锗硅工艺。这些工艺寄生电容小、衬底损耗小，器件工作速度快，但是这些工艺价格昂贵，而且难以与收发机后端的基于CMOS工艺的基带数字处理芯片集成。

发明内容

本发明提供了一种用于60 GHz锁相环低电压下抗工艺涨落的双推型电压控制CMOS LC 振荡器。

一种用于60 GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC 振荡器，包括LC谐振腔电路，负阻对电路，体电压调制电路，合成和输出缓冲电路；

所述的LC谐振腔电路包括电感L2和变容管C2、C3；其中L2两端分别与C2和C3的负极相连，L2中间抽头端与电源电压VDD相连；C2正极与C3正极相连，C2正极与输入控制电压VTUNE相连；VTUNE是由环路滤波器产生的电压控制信号；所述的LC谐振腔电路工作在60GHz频段，其中L2为中心抽头的片上螺旋形电感，C2、C3为累积性变容管；

所述的负阻对电路，包括NMOS器件N2、N3。N2的栅极与N3的漏极相接，N3的栅极与N2的漏极相接，N2与N3的源级接地，N2和N3构成一个负阻对，用于给L2、C2、C3构成的谐振腔提供能量；

所述的合成和输出缓冲电路，包括：NMOS器件N1、N5，电感L1和电容C1；其中N1栅极与N2漏极相连，N5栅极与N3漏极相连；L1一端接N1漏极，一端接电源；C1正极接N1漏极，负极接Fout，Fout是输出端口；

所述的的体电压调制电路，包括：NMOS器件N4和电阻R1；其中N4栅极接N4的漏极，N4漏极接R1，R1另外一端接电源电压VDD，Vbody是体电压调制电路产生的控制电压；N1、N2、N3、N5的体端接Vbody控制信号。

所述的NMOS器件N1、N2、N3、N4、N5均为采用深N阱工艺，同时经过阈值调整工艺形成的低阈值金属氧化物半导体MOS晶体管。

所述的电容C1为金属MOM电容，电阻R1为多晶硅电阻。

所述的NMOS器件N1、N2、N3、N4、N5均为具有源极、漏极、栅极以及体端的四端口器件。

与现有技术相比，本发明具有如下有益的技术效果：

通过适当增加N1、N2、N3、N5管的体电压，可以降低N管阈值，使电路能在低压（1.2V）下工作。通过引入体电压调制电路，降低了工艺波动对LC振荡器和合成和输出缓冲电路性能的影响，提高了芯片的成品率。而且体电压调制电路的功耗和面积很小，对于整个电路来说可以忽略不计。

本发明的60 GHz 电压控制CMOS振荡器电路能够工作在1.2 V低工作电压下，在Spectre仿真中，在电源电压偏差±10%下，电路能正常工作。在整个输出频率范围内，考虑各种PVT组合情况，输出功率偏差比传统结构降低21%，可提高芯片制造的成品率。

附图说明

图一是传统的电压控制振荡器电路的电路结构示意图；

图二是本发明中60 GHz电压控制振荡器电路的电路结构示意图；

图三是NMOS管体电压对源漏饱和电流的影响示意图；

图四是本发明中电压控制振荡器电路与传统电压控制振荡器电路的Spectre模拟仿真结果示意图。

具体实施方式

以下结合附图和具体实施方式对本发明做进一步的说明，但是所做示例不作为对本发明的限制。

如图一所示的传统的电压控制振荡器电路结构，控制电压（VTUNE）控制变容管两端电压差，改变变容管的容值，从而改变电压控制振荡器的输出频率。NMOS管形成负阻对，补充谐振腔振荡时损失的能量。合成和输出缓冲电路首先将两路信号叠加，此时基波被消除，偶次谐波被增强，同时它会放大偶次谐波输出信号，并将输出阻抗与负载进行匹配。此传统结构可以通过不同的实现方式进行具体设计，负阻对电路中可以同时采用NMOS与PMOS管来减小功耗，谐振腔电路中可以加入电容阵列增加其可调谐范围，不同的实现方式所得到的振荡器电路的性能也会存在差异。

如图二所示的本发明中的用于60 GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC 振荡器电路结构包括多个NMOS晶体管、电感、电容、电阻和变容管。NMOS晶体管采用的是低阈值带深N阱结构的n沟道MOS晶体管；电容采用的是射频金属MOM电容；变容管采用的是累积性MOS变容管；电感采用的是片上螺旋形金属电感；电阻采用的是多晶硅电阻。

用于60 GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器，包括LC谐振腔电路，负阻对电路，合成和输出缓冲电路，体电压调制电路：

所述的LC谐振腔电路，用于振荡器振荡时存储和释放能量。它同时也是一个带通滤波器，负责输出特定的频率。包括电感L2和变容管C2、C3；其中L2两端分别与C2和C3的负极相连，L2中间抽头端与电源电压相连；C2正极与C3正极相连，C2正极与输入控制电压VTUNE相连， VTUNE是由环路滤波器产生的电压信号；

可见，谐振腔中的总电容除了变容管提供的部分之外，还有NMOS管的栅极寄生电容以及走线电容。振荡器的工作频率由电感值与总电容值决定，其中主要是电感值。而电感主要跟所使用金属层的宽度相关，随着工艺波动偏差不大，所以基于CMOS LC的振荡器输出频率偏差不大。

所述负阻对电路，用于给LC谐振腔振荡时提供能量。包括NMOS器件N2、N3。为了使电路在低电压下能工作在60 GHz频段，NMOS器件均采用深N阱工艺，同时经过阈值调整工艺形成的低阈值金属氧化物半导体MOS晶体管。为了使阈值进一步降低，可适当增加N2和N3的体电压，这使电路在低电压下可获得更大的电压净空间，使振荡波形的幅值变大，有利于减小相位噪声，同时可以增大负阻对电路形成的负阻值来确保电路满足起振条件。

其中，N2的栅极与N3的漏极相接，N3的栅极与N2的漏极相接，N2与N3的源级接地，N2和N3构成一个负阻对，用于给L2、C2、C3构成的谐振腔提供能量；

所述的合成和输出缓冲电路，用于合成和输出偶次谐波信号，并使输出阻抗与负载匹配。包括：NMOS器件N1，电感L1和电容C1；其中N1栅极与N2漏极相连， L1一端接N1漏极，一端接地；C1正极接N1漏极，负极接Fout，Fout是输出端口。

可见，随着工艺波动，N1和N5的输入功率会不同，放大能力会不同，加上整个电路的输出电阻也在发生变化，使得负载不能获得最大输出功率，所以传统结构的输出功率的偏差会比较大。

所述的的体电压调制电路，包括：NMOS器件N4和电阻R1；其中N4栅极接N4漏极，N4漏极接R1，R1另外一端接电源电压VDD，Vbody是体电压调制电路产生的控制电压；N1、N2、N3、N5的体端接Vbody控制信号；通过适当增加N1、N2、N3、N5管的体电压，可以降低N管阈值，使电路能在低压下工作。随着工艺波动改变N1和N2的体电压，可减小LC振荡器输出功率的偏差；随着工艺波动改变N3和N5的体电压，可减小LC振荡器输出功率的偏差。其中VDDH大于VDD时，可以获得更大的调节范围。

本发明中电压控制振荡器的原理如下：

LC型振荡器是一个正反馈型放大器。在电路开始工作时，放大器会将电路中的噪声循环放大，若放大器满足巴克豪森起振条件，则振荡器最终会发生振荡，获得我们所需要的振荡信号。信号的频率由螺旋型电感的电感值与总电容值确定，总电容包括由变容管提供的电容以及寄生电容。改变VTUNE值可以改变变容管两端的电压差，使变容管电容值发生变化，从而改变振荡频率。在输出端，合成和输出缓冲电路首先将两路信号叠加，此时基波被消除，偶次谐波被增强，同时它会放大偶次谐波输出信号，并将输出阻抗与负载进行匹配。

在图三中，可以看出调节体电压对阈值电压和N管源漏饱和电流的影响，其中横坐标是体电压，纵坐标是阈值电压和N管的源漏饱和电流。随着体电压增加，阈值电压会减小，N管的源漏饱和电流会变大。

在N2、N3、C2、C3、L2组成的电压控制振荡器中，随着体电压调制电路开始工作，N2和N3体电压增高，N2和N3管的阈值电压降低，使电路能工作在低压下。LC谐振腔电路循环地存储和释放能量，其中存在一个振荡波形。随着工艺波动，振荡波形的幅度会存在偏差，这使得合成和输出缓冲电路的输入功率会不同。通过调节N2和N3体电压，可改变N管的阈值电压，进而改变电压净空间，使输出功率偏差减小。例如，在工艺为ss角下，相比于tt角，N管阈值电压会上升。不过体电压调制电路是一个负反馈电路，在ss角下，它产生的Vbody电压会变小，反过来会减小N管阈值电压。

在NMOS管N1、N5，电感L1和电容C1组成的合成和输出缓冲电路中，输出信号的功率被放大，可用于驱动负载。随着工艺波动，N1和N5的放大能力会不同，电路的输出电阻也在发生变化，使得负载不能获得最大输出功率，通过反馈调节N1和N5的体电压，可以减小输出功率偏差。例如，在工艺为ss角下，相比于tt角，N1和N5阈值电压会上升，输出功率会减小。不过体电压调制电路是一个负反馈电路，在ss角下，它产生的Vbody电压会变小，反过来会减小N1和N5阈值电压，输出功率会上升。

图四所示是本发明中电压控制振荡器电路与传统电压控制振荡器电路的Spectre模拟仿真结果。其中横坐标是控制电压，纵坐标是输出功率偏差和工艺角（tt，27度，1.2 V）下的输出频率。对比于整体电路，体电压调制电路的功耗和面积很小，基本可以忽略不计。在没有影响电路其他性能的前提下，本发明的60 GHz 电压控制CMOS振荡器电路能够工作在1.2 V低工作电压下。在Spectre仿真中，电源电压偏差±10%下，电路能正常工作。在整个输出频率范围（59 GHz – 61 GHz）内，考虑各种PVT组合情况，输出功率偏差比传统结构降低21%，可提高芯片制造的成品率。

Claims (4)

1.一种60 GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC 振荡器，其特征在于：包括LC谐振腔电路，负阻对电路，体电压调制电路，合成和输出缓冲电路；

所述的LC谐振腔电路包括电感L2和变容管C2、C3；其中L2两端分别与C2和C3的负极相连，L2中间抽头端与电源电压VDD相连；C2正极与C3正极相连，C2正极与输入控制电压VTUNE相连； VTUNE是由环路滤波器产生的电压控制信号；所述的LC谐振腔电路工作在60 GHz频段，其中L2为带中心抽头的片上螺旋形电感，C2、C3为累积性变容管；

所述的负阻对电路，包括NMOS器件N2、N3，N2的栅极与N3的漏极相接，N3的栅极与N2的漏极相接，N2与N3的源级接地，N2和N3构成一个负阻对，用于给L2、C2、C3构成的谐振腔提供能量；

所述的合成和输出缓冲电路，包括：NMOS器件N1、N5，电感L1和电容C1；其中N1栅极与N2漏极相连，N5栅极与N3漏极相连；L1一端接N1漏极，一端接电源；C1正极接N1漏极，负极接Fout，Fout是输出端口；

所述的体电压调制电路，包括：NMOS器件N4和电阻R1；其中N4栅极接N4的漏极，N4漏极接R1，R1另外一端接电源电压VDDH，Vbody是体电压调制电路产生的控制电压；N1、N2、N3、N5的体端接Vbody控制信号。

2.如权利要求1所述的电压控制CMOS LC振荡器，其特征在于：所述的NMOS器件N1、N2、N3、N4、N5均为采用深N阱工艺，同时经过阈值调整工艺形成的低阈值金属氧化物半导体MOS晶体管。

3.如权利要求1所述的电压控制CMOS LC振荡器，其特征在于：所述的电容C1为金属MOM电容，电阻R1为多晶硅电阻。

4.如权利要求1所述的电压控制CMOS LC振荡器，其特征在于：所述的NMOS器件N1、N2、N3、N4、N5均为具有源极、漏极、栅极以及体端的四端口器件。