CN104300972A

CN104300972A - 一种粗调和细调相结合的环形压控振荡器电路

Info

Publication number: CN104300972A
Application number: CN201410521369.7A
Authority: CN
Inventors: 高海军; 孙玲玲
Original assignee: Hangzhou Dianzi University
Current assignee: Hangzhou Dianzi University
Priority date: 2014-09-30
Filing date: 2014-09-30
Publication date: 2015-01-21

Abstract

本发明涉及一种粗调和细调相结合的环形压控振荡器电路。通过在环形压控振荡器中引入粗调，振荡器的频带被分成多个相互交叠的子频带，有效降低了覆盖特定频带所需的调谐增益，从而使环形压控振荡器对衬底噪声等环境噪声的敏感度大大降低。粗调采用延迟单元输出端并接开关电阻的方式来实现，通过开关电阻的接入或断开，输出端的RC时间常数发生相应改变；根据环形振荡器震荡频率与延迟单元输出端RC时间常数成反比的关系，震荡频率实现粗调。由于引入的电阻与标准数字集成工艺兼容，该环形压控振荡器也与标准数字集成电路工艺兼容。本发明的环形压控振荡器具有一种低调谐增益、宽频带输出且与标准数字集成电路工艺完全兼容的优点。

Description

一种粗调和细调相结合的环形压控振荡器电路

技术领域

本发明属于微电子学技术领域，涉及一种粗调和细调相结合的环形压控振荡器电路。

背景技术

伴随着集成电路工艺的快速发展，微处理器的工作速度越来越高，因此需要相应的电路来产生高性能的时钟信号。在较低频率下，通常采用有源或无源晶振来产生稳定的时钟信号。但当频率升高到几百兆赫兹乃至千兆赫兹频率时，需要利用锁相环路的倍频作用来产生高频时钟信号。

锁相环路由压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器构成，其中压控振荡器是锁相环的关键电路。常见的压控振荡器有电容电感型压控振荡器和环形压控振荡器。电容电感型压控振荡器由于电容电感的滤波作用，相位噪声性能优越；但由于电容电感回路的窄带特性，输出频率范围受限。另外，由于片上集成电感占用较大的面积，其成本也较高；最后，电容电感型压控振荡器需要用到片上电容、电感及变容管，与标准的数字电路不兼容。因此，电容电感型压控振荡器通常作为无线收发系统的本振信号。环形压控振荡器由若干级反相放大器构成一个反馈回路，当满足一定的环路增益和相位条件时，振荡器起振。由于反相放大器可以由多种不含电感、电容的电路实现，因此环形振荡器与标准数字工艺兼容，是现代高速时钟电路的最佳选择。同时，由于环形压控振荡器的输出频率范围很宽，同一个时钟产生电路可以同时满足不同时钟系统的要求。但由于环路较小的品质因数，环形压控振荡器的相位噪声或时钟抖动性能较差；另外，很大的调谐增益也使振荡器对周边环境的噪声相当敏感，这对用于数字电路时钟产生的环形振荡器来说相当严重。因此，如何保持环形振荡器宽频带输出、与数字电路工艺兼容等优点的同时降低环形振荡器的调谐增益成为实现高性能时钟信号的关键。

发明内容

本发明的目的是提供一种低调谐增益、宽频带输出且与标准数字集成电路工艺完全兼容的环形振荡器电路。本发明实现了一种粗调和细调相结合的环形压控振荡器：通过减小反相放大器中压控管的宽长比来减小环形压控振荡器的调谐增益；通过在反相放大器的输出端引入开关电阻阵列来实现多个子频带，利用多个子频带实现宽频带输出；由于引入的电阻与标准数字集成工艺兼容，该环形压控振荡器也与标准数字集成电路工艺兼容。

本发明包括四级延迟单元，每级延迟单元包括四个NMOS管、四个PMOS管和一个开关阻阵列。

开关电阻阵列包括并联的多个开关单元，每个开关单元包括前开关电阻、后开关电阻和开关，前开关电阻的一端与开关的一端连接，后开关电阻的一端与开关的另一端连接；每个开关单元中的前开关电阻的另一端与第一NMOS管的漏极、第三NMOS管的漏极、第一PMOS管的漏极、第三PMOS管的漏极连接，作为延迟单元的反相输出端；每个开关单元中的后开关电阻的另一端与第二NMOS管的漏极、第四NMOS管的漏极、第二PMOS管的漏极、第四PMOS管的漏极连接，作为延迟单元的同相输出端；第一NMOS管的栅极作为延迟单元的第一同相输入端，第二NMOS管的栅极作为延迟单元的第一反相输入端；第一PMOS管的栅极作为延迟单元的第二反相输入端；第二PMOS管的栅极作为延迟单元的第二同相输入端；第三NMOS管的源极与第四PMOS管的栅极连接，第四NMOS管的源极与第三PMOS管的栅极连接；第三NMOS管的栅极和第四NMOS管的栅极连接，作为外部电压控制端；第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极连接外部电源电压VDD，第一NMOS管、第二NMOS管的源极接地。

第一级延迟单元的第一同相输入端、第四级延迟单元的同相输出端、第二级延迟单元的第二同相输入端连接；第一级延迟单元的第一反相输入端、第四级延迟单元的反相输出端、第二级延迟单元的第二反相输入端连接；第二级延迟单元的第一同相输入端、第一级延迟单元的反相输出端、第三级延迟单元的第二同相输入端连接；第二级延迟单元的第一反相输入端、第一级延迟单元的同相输出端、第三级延迟单元的第二反相输入端连接；第三级延迟单元的第一同相输入端、第二级延迟单元的反相输出端、第四级延迟单元的第二同相输入端连接；第三级延迟单元的第一反相输入端、第二级延迟单元的同相输出端、第四级延迟单元的第二反相输入端连接；第四级延迟单元的第一同相输入端、第三级延迟单元的反相输出端、第一级延迟单元的第二反相输入端连接，作为环形振荡器的反相输出端；第四级延迟单元的第一反相输入端、第三级延迟单元的同相输出端、第一级延迟单元的第二同相输入端连接，作为环形振荡器的同相输出端；第一级延迟单元、第二级延迟单元、第三级延迟单元、第四级延迟单元中的每个开关接外部数字控制信号；第一级延迟单元的外部电压控制端与第二级延迟单元的外部电压控制端、第三级延迟单元的外部电压控制端、第四级延迟单元中的外部电压控制端连接并作为环形压控振荡器的电压控制端。

本发明实现了一种粗调和细调相结合的环形压控振荡器：通过减小反相放大器中压控管的宽长比来减小环形压控振荡器的调谐增益；通过在反相放大器的输出端引入开关电阻阵列来实现多个子频带，利用多个子频带实现宽频带输出；由于引入的电阻与标准数字集成工艺兼容，该环形压控振荡器也与标准数字集成电路工艺兼容。

附图说明

图1为本发明的结构示意图；

图2为图1中延迟单元的结构示意图；

图3为图2中延迟单元的等效电路图；

图4为本发明环形振荡器电路流片测试得到的控制电压-频率曲线；

图5为本发明环形振荡器电路流片测试得到的相位噪声曲线。

具体实施方式

下面结合附图和具体实施例对本发明作进一步的说明。

本发明提供一种粗调和细调相结合的环形压控振荡器。通过在环形压控振荡器中引入粗调，振荡器的频带被分成多个相互交叠的子频带，有效降低了覆盖特定频带所需的调谐增益，从而使环形压控振荡器对衬底噪声等环境噪声的敏感度大大降低。粗调采用延迟单元输出端并接开关电阻的方式来实现，通过开关电阻的接入或断开，输出端的RC时间常数发生相应改变；根据环形振荡器震荡频率与延迟单元输出端RC时间常数成反比的关系，震荡频率实现粗调。

如图1所示为本发明的粗调和细调相结合的环形压控振荡器的电路框图，包括四级延迟单元、电压控制端、同相/反相输出端和开关控制端。如图2所示为本发明的延迟单元结构，包括四个NMOS管、四个PMOS管和一个开关阻阵列。

开关电阻阵列包括并联的多个开关单元，每个开关单元包括前开关电阻R_n-1、后开关电阻R_n-2和开关S_n，前开关电阻R_n-1的一端与开关S_n的一端连接，后开关电阻R_n-2的一端与开关S_n的另一端连接；每个开关单元中的前开关电阻R_n-1的另一端与第一NMOS管NM1的漏极、第三NMOS管NM3的漏极、第一PMOS管PM1的漏极、第三PMOS管PM3的漏极连接，作为延迟单元的反相输出端Vout-；每个开关单元中的后开关电阻R_n-2的另一端与第二NMOS管NM2的漏极、第四NMOS管NM4的漏极、第二PMOS管PM2的漏极、第四PMOS管PM4的漏极连接，作为延迟单元的同相输出端Vout+；第一NMOS管NM1的栅极作为延迟单元的第一同相输入端Vin1+，第二NMOS管NM2的栅极作为延迟单元的第一反相输入端Vin1-；第一PMOS管PM1的栅极作为延迟单元的第二反相输入端Vin2-；第二PMOS管PM2的栅极作为延迟单元的第二同相输入端Vin2+；第三NMOS管NM3的源极与第四PMOS管PM4的栅极连接，第四NMOS管NM4的源极与第三PMOS管PM3的栅极连接；第三NMOS管NM3的栅极和第四NMOS管NM4的栅极连接，作为外部电压控制端Vtune；第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4的源极连接外部电源电压VDD，第一NMOS管NM1、第二NMOS管NM2的源极接地。

第一级延迟单元1的第一同相输入端Vin1+、第四级延迟单元4的同相输出端Vout+、第二级延迟单元2的第二同相输入端Vin2+连接；第一级延迟单元1的第一反相输入端Vin1-、第四级延迟单元4的反相输出端Vout-、第二级延迟单元2的第二反相输入端Vin2-连接；第二级延迟单元2的第一同相输入端Vin1+、第一级延迟单元1的反相输出端Vout-、第三级延迟单元3的第二同相输入端Vin2+连接；第二级延迟单元2的第一反相输入端Vin1-、第一级延迟单元1的同相输出端Vout+、第三级延迟单元3的第二反相输入端Vin2-连接；第三级延迟单元3的第一同相输入端Vin1+、第二级延迟单元2的反相输出端Vout-、第四级延迟单元4的第二同相输入端Vin2+连接；第三级延迟单元3的第一反相输入端Vin1-、第二级延迟单元2的同相输出端Vout+、第四级延迟单元4的第二反相输入端Vin2-连接；第四级延迟单元4的第一同相输入端Vin1+、第三级延迟单元3的反相输出端Vout-、第一级延迟单元1的第二反相输入端Vin2-连接，作为环形振荡器的反相输出端Vosc-；第四级延迟单元4的第一反相输入端Vin1-、第三级延迟单元3的同相输出端Vout+、第一级延迟单元1的第二同相输入端Vin2+连接，作为环形振荡器的同相输出端Vosc+；

根据图3所示的延迟单元等效电路，环形振荡器的震荡频率可以表示为：

(公式1)

其中，R₀为延迟单元输出端的输出电阻，C_L为延迟单元输出端的负载电容，I_S1为流过NM1管电流的峰值，I_S2为流过PM1管电流的峰值，I_S2为流过NM3管电流的峰值。从上式可以看出，环形振荡器的振荡频率可以通过改变延迟单元输出端的输出电阻来改变。因此，通过在输出端引入开关电阻阵列，可以实现震荡频率的粗调。电压Vtune通过控制NM3和NM4来实现由PM3和PM4构成的锁存器的反馈强度，从而实现震荡频率的细调。

从震荡频率的公式可以推出环形振荡器的调谐增益为：

(公式2)

因此，减小PM3/PM4管的宽长比来减小I_S3，可以实现调谐增益K_VCO的下降。

通过本发明的实施，环形振荡器的调谐增益可以有效降低，同时保持输出频带范围和与标准数字电路工艺的兼容性不变，使该结构适用于数字时钟产生等噪声复杂环境的应用。图4所示为本发明的环形压控振荡器流片测试得到的控制电压-频率的曲线图，从图中可以看出振荡器的输出频率范围覆盖480MHz到1100MHz，调谐范围达78%；由于采用了粗调和细调相结合的技术，整个输出频率范围由4个子频带覆盖，最大的调谐增益为170MHz/V，这个值比传统压控振荡器的调谐增益大大降低。在实际的应用中，可以增加开关电阻阵列的位数来进一步减小调谐增益。图5所示为本发明的环形压控振荡器流片测试得到的输出相位噪声曲线，输出频率为495MHz时的相位噪声为-120dBc/Hz，比现有文献报道的环形振荡器相位噪声性能好很多。

尽管本发明的内容已经通过上述优选实施例做了详细介绍，但应当认识到上述的描述不应该被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替换都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims

1.一种粗调和细调相结合的环形压控振荡器电路，包括四级延迟单元，其特征在于：每级延迟单元包括四个NMOS管、四个PMOS管和一个开关电阻阵列；

所述的开关电阻阵列包括并联的多个开关单元，每个开关单元包括前开关电阻、后开关电阻和开关，前开关电阻的一端与开关的一端连接，后开关电阻的一端与开关的另一端连接；每个开关单元中的前开关电阻的另一端与第一NMOS管的漏极、第三NMOS管的漏极、第一PMOS管的漏极、第三PMOS管的漏极连接，作为延迟单元的反相输出端；每个开关单元中的后开关电阻的另一端与第二NMOS管的漏极、第四NMOS管的漏极、第二PMOS管的漏极、第四PMOS管的漏极连接，作为延迟单元的同相输出端；第一NMOS管的栅极作为延迟单元的第一同相输入端，第二NMOS管的栅极作为延迟单元的第一反相输入端；第一PMOS管的栅极作为延迟单元的第二反相输入端；第二PMOS管的栅极作为延迟单元的第二同相输入端；第三NMOS管的源极与第四PMOS管的栅极连接，第四NMOS管的源极与第三PMOS管的栅极连接；第三NMOS管的栅极和第四NMOS管的栅极连接，作为外部电压控制端；第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极连接外部电源电压VDD，第一NMOS管、第二NMOS管的源极接地。

2.根据权利要求1所述的一种粗调和细调相结合的环形压控振荡器电路，其特征在于：第一级延迟单元的第一同相输入端、第四级延迟单元的同相输出端、第二级延迟单元的第二同相输入端连接；第一级延迟单元的第一反相输入端、第四级延迟单元的反相输出端、第二级延迟单元的第二反相输入端连接；第二级延迟单元的第一同相输入端、第一级延迟单元的反相输出端、第三级延迟单元的第二同相输入端连接；第二级延迟单元的第一反相输入端、第一级延迟单元的同相输出端、第三级延迟单元的第二反相输入端连接；第三级延迟单元的第一同相输入端、第二级延迟单元的反相输出端、第四级延迟单元的第二同相输入端连接；第三级延迟单元的第一反相输入端、第二级延迟单元的同相输出端、第四级延迟单元的第二反相输入端连接；第四级延迟单元的第一同相输入端、第三级延迟单元的反相输出端、第一级延迟单元的第二反相输入端连接，作为环形振荡器的反相输出端；第四级延迟单元的第一反相输入端、第三级延迟单元的同相输出端、第一级延迟单元的第二同相输入端连接，作为环形振荡器的同相输出端；第一级延迟单元、第二级延迟单元、第三级延迟单元、第四级延迟单元中的每个开关接外部数字控制信号；第一级延迟单元的外部电压控制端与第二级延迟单元的外部电压控制端、第三级延迟单元的外部电压控制端、第四级延迟单元中的外部电压控制端连接并作为环形压控振荡器的电压控制端。