CN213426144U - 一种低相位噪声电压控制振荡器 - Google Patents
一种低相位噪声电压控制振荡器 Download PDFInfo
- Publication number
- CN213426144U CN213426144U CN202022756207.5U CN202022756207U CN213426144U CN 213426144 U CN213426144 U CN 213426144U CN 202022756207 U CN202022756207 U CN 202022756207U CN 213426144 U CN213426144 U CN 213426144U
- Authority
- CN
- China
- Prior art keywords
- tube
- pmos tube
- pmos
- drain electrode
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种低相位噪声电压控制振荡器，接收LPF的输出电压，包括：三级延迟单元、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、电阻和电容，所述第一NMOS管和所述第二NMOS管各自的栅极分别接收LPF的输出电压；所述第一NMOS管和所述第二NMOS管各自的源极分别接地；所述第一NMOS管的漏极连接所述第一PMOS管的漏极；所述第二NMOS管的漏极连接所述第三PMOS管的漏极。本实用新型有效压缩VCO的低频闪烁噪声。
Description
技术领域
本实用新型涉及锁相环频率合成器(phase lock loop:简称PLL)中关键模块，电压控制振荡器(voltage control oscillator:简称VCO)。
背景技术
随着电路设计集成度的提高和更高速的应用，对于低噪声，高精度的时钟要求越来越强烈。为了提供高质量的频率信号，锁相环频率合成器被运用得越来越频繁。频率合成器是从一个或多个参考频率上产生多种频率的器件，频率合成器产生的信号可以作为各种收发机本地振荡信号，还可以完成调制，解调和给接口电路中的时钟恢复电路提供时钟。
VCO是锁相环中的核心模块。设计一个高精度，低相位噪声的VCO关系到整个PLLloop(锁相环环路)的性能。
传统的PLL电路结构如图2。它由如下几个主要模块组成，预分频器(predivider),鉴频鉴相器(frequency phase detector,简称PFD),电荷泵(charge pump,简称CP),环路滤波器(low pass filter,简称LPF),电压控制振荡器(voltage controloscillator,简称VCO),反馈分频器(feedback divider)和锁频检测模块(lock detector)组成。PFD把经过预分频器的参考输入信号和VCO经过分频后的信号进行比较，得出它们的频率差和相位差，频率相位差直接通过CP去控制LPF,产生平均电压控制VCO的输出频率，让系统自动锁定。ring VCO由于有电路面积小，功耗低，宽的频率调节范围的优点被广泛使用。图2中，Ref表示参考频率；Fdiv表示VCO震荡频率经过分频后的信号；UP表示电荷泵给滤波器的充电信号；DN表示电荷泵给滤波器的放电信号；Vlpf表示滤波器的输出信号；Fout表示震荡器的输出信号；PLL Lock表示判断PLL是否锁定的信号。
传统的ring VCO(环形电压控制振荡器)结构如下图3，LPF的输出被转换为VCO的控制电流Vc，用此电流去控制VCO的delay cell(延迟单元)的振荡频率，当电流增大时，振荡频率变高，反之振荡频率降低。图4中的ring VCO,仿真结果表明，它的相位噪声指标(phase noise:简称PN)约为-87dBc@1MHz。对信号质量要求高的PLL就没法使用这种结构。为了克服ring VCO相位噪声过大的问题，有方案提出相位噪声(phase noise)性能优越的LC VCO(电感电容做调节单元的压控震荡器)的结构，但是LC VCO也有它的不足之处：首先，它的频率处理范围相对于ring VCO太窄，另外它的功耗更大，电感电容的共振电路会使用太多芯片面积。
传统的PLL主要有如下噪声源：输入噪声，相位检测噪声，控制电压的噪声，VCO噪声……其中，输入噪声和相位检测噪声可以通过降低环路带宽来获得，但是，环路带宽的降低会增加控制电压的噪声和VCO的噪声。对于控制电压的噪声降低可以通过降低VCO的电压增益Kvco(压控振荡器的增益)来控制。VCO具有稳定增益主要是为了抑制VCO的外部噪声，而VCO的内部噪声主要分两类：器件热噪声，闪烁噪声和环境噪声，环境噪声包括电源噪声和衬底噪声。在克服环境噪声方面，差分优于单端设计。
实用新型内容
本实用新型的目的在于克服现有技术的缺陷而提供一种低相位噪声电压控制振荡器，有效压缩VCO的低频闪烁噪声。
实现上述目的的技术方案是：
一种低相位噪声电压控制振荡器，接收LPF的输出电压，包括：三级延迟单元、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、电阻和电容，其中，
所述第一NMOS管和所述第二NMOS管各自的栅极分别接收LPF的输出电压；
所述第一NMOS管和所述第二NMOS管各自的源极分别接地；
所述第一NMOS管的漏极连接所述第一PMOS管的漏极；
所述第二NMOS管的漏极连接所述第三PMOS管的漏极；
所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管各自的源极相接；
所述第一PMOS管的栅极连接所述第一PMOS管的漏极；
所述第一PMOS管的栅极通过电阻连接所述第二PMOS管的栅极；
所述第二PMOS管的栅极通过电容连接所述第二PMOS管的源极；
所述第二PMOS管的漏极连接所述第四PMOS管的漏极；
所述第三PMOS管的栅极连接所述第三PMOS管的漏极；
所述第三PMOS管的栅极连接所述第四PMOS管的栅极；
所述第四PMOS管的漏极连接所述三级延迟单元的控制端。
优选的，所述三级延迟单元包括：第一级至第三级延迟单元；
所述的第一级至第三级延迟单元串联，第三级延迟单元的输出端连接第一级延迟单元的输入端；
所述第一级至第三级延迟单元各自的控制端连接所述第四PMOS管的漏极。
本实用新型的有益效果是：本实用新型增加了一路电阻、电容串联的通路，通过在ring VCO的v2i(voltage to current,电压转电流电路)电流镜方向增加多余的零点和极点去压缩VCO的低频闪烁噪声，可以对电源噪声提供更低的电源噪声抑制比(PSRR)，最大程度上压缩VCO器件的闪烁噪声(flick noise)。
附图说明
图1是本实用新型的低相位噪声电压控制振荡器的电路图；
图2是现有技术中锁相环频率合成器的电路图；
图3是现有技术中环形压控振荡器的电路图；
图4是现有技术中ring VCO PN特性曲线示意图；
图5是本实用新型中ring VCO PN特性曲线示意图。
具体实施方式
下面将结合附图对本实用新型作进一步说明。
请参阅图1，本实用新型的低相位噪声电压控制振荡器，接收LPF的输出电压Vlpf，包括：三级延迟单元、第一NMOS管NM1、第二NMOS管NM2、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、电阻R和电容C。
第一NMOS管NM1和第二NMOS管NM2各自的栅极分别接收LPF的输出电压Vlpf。第一NMOS管NM1和第二NMOS管NM2各自的源极分别接地。
第一NMOS管NM1的漏极连接第一PMOS管PM1的漏极。第二NMOS管NM2的漏极连接第三PMOS管PM3的漏极。第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4各自的源极相接。第一PMOS管PM1的栅极连接第一PMOS管PM1的漏极。第一PMOS管PM1的栅极通过电阻R连接第二PMOS管PM2的栅极。第二PMOS管PM2的栅极通过电容C连接第二PMOS管PM2的源极。
第二PMOS管PM2的漏极连接第四PMOS管PM4的漏极。第三PMOS管PM3的栅极连接第三PMOS管PM3的漏极；第三PMOS管PM3的栅极连接第四PMOS管PM4的栅极；第四PMOS管PM4的漏极连接三级延迟单元的控制端。
三级延迟单元包括：第一级至第三级延迟单元1、2、3；第一级至第三级延迟单元1、2、3串联，第三级延迟单元3的输出端连接第一级延迟单元1的输入端；第一级至第三级延迟单元1、2、3各自的控制端连接第四PMOS管PM4的漏极。
以上，三级延迟单元的控制电流不单纯由单纯由LPF控制的v2i(voltage tocurrent,电压转电流电路)实现，LPF的输出电压Vlpf通过输入管(第一NMOS管NM1、第二NMOS管NM2)的放大效应产生v2i两路电流，一路电流通过镜像产生大小为gm2*N的电流，另外一路电流通过增加的电阻R和电容C产生gm2*M电流，而产生了低频的零极点，由于VCO的闪烁噪声通常是在很低频率，可以很好的压制闪烁噪声，对电源噪声也提供更好的隔离。电路新增的零极点计算方法如下：
ωp＝1/RC
ωz＝N/(M*ωp)
其中，v2i:表示丛电压到电流的转换技术；gm1:表示输入场效应管的增益；gm2*M:表示输入场效应管增益的M倍；gm2*N:表示输入场效应管增益的N倍；Rout：表示输出阻抗；S:表示传递函数经过拉普拉斯变换后的复数；ωz：表示传递函数的零点；ωp：表示传递函数的极点；R：表示电路中的电阻；C：表示电路中的电容；N：表示放大N倍；M:表示放大M倍。
如图5所示，本实用新型的ring VCO PN特性曲线。VCO PN指标-107dBc@1MHz。
以上实施例仅供说明本实用新型之用，而非对本实用新型的限制，有关技术领域的技术人员，在不脱离本实用新型的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本实用新型的范畴，应由各权利要求所限定。
Claims (2)
1.一种低相位噪声电压控制振荡器，接收LPF的输出电压，其特征在于，包括：三级延迟单元、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、电阻和电容，其中，
所述第一NMOS管和所述第二NMOS管各自的栅极分别接收LPF的输出电压；
所述第一NMOS管和所述第二NMOS管各自的源极分别接地；
所述第一NMOS管的漏极连接所述第一PMOS管的漏极；
所述第二NMOS管的漏极连接所述第三PMOS管的漏极；
所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管各自的源极相接；
所述第一PMOS管的栅极连接所述第一PMOS管的漏极；
所述第一PMOS管的栅极通过电阻连接所述第二PMOS管的栅极；
所述第二PMOS管的栅极通过电容连接所述第二PMOS管的源极；
所述第二PMOS管的漏极连接所述第四PMOS管的漏极；
所述第三PMOS管的栅极连接所述第三PMOS管的漏极；
所述第三PMOS管的栅极连接所述第四PMOS管的栅极；
所述第四PMOS管的漏极连接所述三级延迟单元的控制端。
2.根据权利要求1所述的低相位噪声电压控制振荡器，其特征在于，所述三级延迟单元包括：第一级至第三级延迟单元；
所述的第一级至第三级延迟单元串联，第三级延迟单元的输出端连接第一级延迟单元的输入端；
所述第一级至第三级延迟单元各自的控制端连接所述第四PMOS管的漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022756207.5U CN213426144U (zh) | 2020-11-25 | 2020-11-25 | 一种低相位噪声电压控制振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022756207.5U CN213426144U (zh) | 2020-11-25 | 2020-11-25 | 一种低相位噪声电压控制振荡器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213426144U true CN213426144U (zh) | 2021-06-11 |
Family
ID=76251768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022756207.5U Active CN213426144U (zh) | 2020-11-25 | 2020-11-25 | 一种低相位噪声电压控制振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213426144U (zh) |
-
2020
- 2020-11-25 CN CN202022756207.5U patent/CN213426144U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11201625B2 (en) | Phase locked loop | |
| US7209017B2 (en) | Symmetrical linear voltage controlled oscillator | |
| US7145400B2 (en) | Phase locked loop with a switch capacitor resistor in the loop filter | |
| US6870432B2 (en) | Unilateral coupling for a quadrature voltage controlled oscillator | |
| US10396806B1 (en) | Voltage regulator based loop filter for loop circuit and loop filtering method | |
| Moghavvemi et al. | Recent advances in delay cell VCOs [application notes] | |
| Tu et al. | A 1.8 V 2.5-5.2 GHz CMOS dual-input two-stage ring VCO | |
| US7893782B2 (en) | Voltage-controlled oscillator | |
| CN114244353B (zh) | 一种基于二次注入及锁相环技术的快速启动晶体振荡器 | |
| Chen et al. | A 0.13 um low phase noise and fast locking PLL | |
| CN112242841A (zh) | 一种具有高电源噪声抑制比的锁相环电路 | |
| CN213426144U (zh) | 一种低相位噪声电压控制振荡器 | |
| WO2023124557A1 (zh) | 锁相环电路、控制方法、电荷泵及芯片 | |
| CN100559699C (zh) | 电流控制的振荡器 | |
| US7990225B1 (en) | Low-jitter phase-locked loop | |
| CN116470908A (zh) | 一种基于双输入压控振荡器的锁相环电路 | |
| CN112290938A (zh) | 一种低相位噪声电压控制振荡器 | |
| CN104300972A (zh) | 一种粗调和细调相结合的环形压控振荡器电路 | |
| Meng et al. | Clock generator IP design in 180 nm CMOS technology | |
| KR100604983B1 (ko) | 전력소모가 적은 커패시턴스 체배기 | |
| CN213426145U (zh) | 一种具有高电源噪声抑制比的锁相环电路 | |
| JP2004526356A (ja) | Ｌｃ制御可能な発振器、直交発振器、および通信装置 | |
| CN111628766A (zh) | 一种压控振荡器结构及锁相环 | |
| JP3234974B2 (ja) | 周波数合成装置 | |
| CN110830007A (zh) | 一种低相位噪声宽带环型振荡器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |