CN105075122B - 环形振荡器电路和方法 - Google Patents

环形振荡器电路和方法 Download PDF

Info

Publication number
CN105075122B
CN105075122B CN201480013674.3A CN201480013674A CN105075122B CN 105075122 B CN105075122 B CN 105075122B CN 201480013674 A CN201480013674 A CN 201480013674A CN 105075122 B CN105075122 B CN 105075122B
Authority
CN
China
Prior art keywords
vco
circuit
adjuster
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480013674.3A
Other languages
English (en)
Other versions
CN105075122A (zh
Inventor
J·M·欣里西斯
L·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105075122A publication Critical patent/CN105075122A/zh
Application granted granted Critical
Publication of CN105075122B publication Critical patent/CN105075122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

公开了振荡器电路和方法。在一实施例中，电路包括压控振荡器(VCO)和耦合到该VCO的供电输入的调节器。该电路还包括耦合到调节器的输出的振荡抑制电路。振荡抑制电路的电阻或电容被配置成基于提供给VCO的电流而变化。

Description

环形振荡器电路和方法
根据35U.S.C.§119的优先权要求
本申请要求2013年3月14日提交的美国专利申请序列号13/804,366的权益，其通过引用整体纳入于此。
领域
本公开一般涉及振荡器，尤其涉及电源调节的环形振荡器。
相关技术描述
环形振荡器可被用于提供振荡的输出信号。输出信号的振荡频率响应于被提供给环形振荡器的供电电压范围。环形振荡器工作为压控振荡器(VCO)。通常使用大电容来过滤掉来自VCO的供电电压的高频噪声。另外，通常使用调节器来将供电电压提供给VCO。调节器可具有来自VCO的反馈路径以调整调节器的输出。然而，大电容器可在反馈路径上的特定频率处引入“极点”，由此潜在地导致系统的不稳定性并且致使调节器的输出振荡。
用于避免由于在反馈路径上具有大电容器而导致的潜在的不稳定性的传统技术在反馈路径上使用VCO的副本。该副本被设计成具有与实际的VCO等同的特性，但不使用该大电容器。副本减少了原本可由电容器所导致的电容器引发的不稳定性，但该副本可能引入噪声并且可能增加功耗。
美国专利7,436,229(“Sidiropoulos”)描述了一种频率合成电路，该电路包括锁相环和内插器电路。锁相环电路接收参考时钟和反馈时钟，并以基于参考时钟和反馈时钟的频率生成输出时钟。内插器电路耦合在锁相环电路的反馈路径中。内插器控制电路生成内插器控制字，该内插器控制字指定内插器电路的可变时间延迟。内插器电路接收输出时钟，并且通过根据内插器控制字在输出时钟中引入可变时间延迟来生成反馈时钟。该时间可变延迟改变输出电路的频率。
美国专利8,031,027(“Park”)描述了一种压控振荡器，该压控振荡器包括电压调节器和延迟单元。电压调节器独立地接收第一振荡控制信号和第二振荡控制信号以提供经调节的电压信号，该经调节的电压信号通过第一和第二振荡控制信号的组合的固定比来表示，并且该经调节的电压信号被反馈给电压调节器。延迟单元生成具有响应于该经调节的电压信号而变化的频率的输出信号。
美国专利8,217,690(“Hu”)描述了一种频率合成器，该频率合成器包括VCO群、相位比较器、以及环路滤波器。每个VCO包括变抗器和包括多个加权电容元件的电容器组，以及基于控制信号导通和关断的多个开关。Hu还描述了温度补偿，该温度补偿包括变抗器校正电势生成电路、用于电容器组的寄生电容的校正电势生成电路、可变增益放大器(其中基于电容器组的控制信号对校正电势生成电路的输出电势执行加权处理)、以及用于将变抗器的校正电势生成电路的输出电压和可变增益放大器的输出电压相加的加法器电路，并且VCO的变抗器由加法器电路的输出(校正电势)所控制。
美国专利公开号2011/0006819(“Bazes”)描述了一种处理器，该处理器包括接收来自电源调节的锁相环的数字时钟信号的数字处理电路系统。电源调节的锁相环可包括压控振荡器和电平恢复器，该压控振荡器可输出模拟信号，该电平恢复器可接收来自压控振荡器的模拟信号并可将该模拟输出转换成对应于压控振荡器的模拟输出的数字信号。电源调节的锁相环可接收具有处于可接受输入电压范围内的输入电压的模拟输入。电源调节的锁相环还可被配置成生成数字输出信号，使得可接受输入电压的范围包括比输出电压大和比输出电压小的电压值。
IEEE微波和无线组件通信(第22卷第6号，2012年6月，第324-327页，作者In-ChulHwang)描述了一种针对L1/L5双频GPS RF接收机的宽带频率合成器，该频率合成器被设计成使用具有片上调节器的四级差分环形VCO来对由电源和温度造成的变化进行补偿。另外，提议了极点-零点可缩放环路滤波器，用于在保持阻尼因数对VCO增益的宽幅变化的同时调谐环路带宽。
载于IEEE固态电路期刊第44卷第8号、第2169－2181页的“Low-Power Supply-Regulation Techniques for Ring Oscillators in phase locked loops(PLLs)Using aSplit-Turned Architecture(用于使用拆分调谐架构的锁相环(PLL)中的环形振荡器的低功率电源调节技术)”描述了一种电源调节的PLL采用拆分调谐架构来分离电源－噪声拒斥性能和功耗之间的折衷。通过将调节器放置在低带宽粗调环路中，所提议的PLL架构允许对振荡器相位噪声进行抑制。调节器的电源－噪声拒斥和功率耗散可不受影响。
载于2005年VLSI电路研讨会的技术论文文摘第48－49页的“An Area-EfficientPLL Architecture in 90-nm CMOS(90-nm CMOS中的面积高效的PLL架构)”描述了一种面积高效的PLL设计。该PLL架构允许使用采样重置技术的基于电荷泵的PLL稳定滤波器网络和等同于典型波纹减小电容器的总环路电容器的实现。
载于IEEE固态电路期刊第42卷第8号、第1723－1751页的“A Highly IntegratedPower Management IC for Advanced Mobile Applications(一种用于高级移动应用的高度集成功率管理IC)”描述了一种高度集成功率管理IC(PMIC)，该PMIC实现了成本经济、薄的、紧凑的、且功率高效的移动设备。还讨论了低压差线性调节器(LDO)和开关模式DC-DC转换器的设计细节，包括用于LDO的频率补偿方法。
载于IEEE固态电路期刊第44卷第11号、2008年11月、第2901－2910页的“A 1.25-5GHz Clock Generator With High-Bandwidth Supply-Rejection Using a Regulated-Replica Regulator in 45-nm CMOS(一种用于45-nm CMOS中的使用经调节的副本的调节器的具有高带宽电源－拒斥的1.25-5GHz时钟生成器)”描述了一种用于在45-nm CMOS SOI技术中实现的高速芯片对芯片链接接收机的时钟生成器。藉由在调节环路中使用副本反馈的低压降电压调节器实现了对于供电电压噪声的低灵敏度，其中副本电阻由第二环路调节。
概述
公开了通过使用耦合到调节器的振荡抑制电路来避免在压控振荡器(VCO)中使用副本的电路和方法。振荡器抑制电路可包括“零点”，该“零点”偏移由与VCO并联的大电容引入的“极点”。振荡抑制电路可响应于提供给VCO的电流，以使得“零点”在变化的VCO工作条件下追踪“极点”。
在一特定实施例中，电路包括压控振荡器(VCO)、耦合到VCO的供电输入的调节器、以及耦合到调节器的输出的振荡抑制电路。振荡抑制电路的阻抗基于提供给VCO的电流的量而变化。
在另一特定实施例中，一种方法包括接收基于提供给压控振荡器(VCO)的电流的电压以及使用可变阻抗来抑制振荡。可变阻抗响应于调节器的输出处的控制提供给VCO的电流的电压。
在另一特定实施例中，一种包括指令的非瞬态计算器可读介质，并且该指令在由处理器执行时致使该处理器控制以下操作：接收基于提供给压控振荡器(VCO)的电流的电压以及使用可变阻抗来抑制振荡，该可变阻抗响应于调节器的输出处的控制提供给VCO的电流的电压。
在另一特定实施例中，一种设备包括用于生成振荡信号的装置，用于调节该用于生成的装置的供电输入的装置，以及用于抑制振荡的装置。用于抑制振荡的装置耦合到用于调节的装置的输出。用于抑制振荡的装置的阻抗被配置成基于提供给用于生成的装置的电流的量而变化。
在另一特定实施例中，一种电路包括耦合到调节器的输出的振荡抑制电路，其中该振荡抑制电路具有第一电容器，该第一电容器具有耦合到该调节器的输出的第一端子并具有第二端子。第一晶体管具有栅极端、漏极端、以及源极端，其中该第一晶体管的漏极端耦合到第一电容器的第二端子，并且其中该第一晶体管的源极端耦合到供电节点，并且其中该第一晶体管的栅极端耦合到电流镜像电路的输出。电流镜像电路镜像复制提供给压控振荡器的供电电流。
公开的各实施例所提供的至少一个优点是压控振荡器(VCO)与无副本VCO相比具有降低的不稳定性，并且与使用副本VCO的电路相比具有减少的噪声和/或功耗。
本文所公开的电路系统和方法的其他方面、特征、实施例和改变将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求。
附图简述
图1是包括振荡器和振荡抑制电路的电路的特定解说性实施例的框图；
图2是解说包括振荡器和振荡抑制电路的电路的另一特定实施例的示图；
图3是解说包括振荡器和振荡抑制电路的电路的另一特定实施例的示图；
图4是解说包括振荡器和振荡抑制电路的电路的另一特定实施例的示图；
图5是解说振荡抑制电路的特定实施例的示图；
图6是解说振荡抑制电路的另一特定实施例的示图；
图7是解说振荡抑制电路的另一特定实施例的示图；
图8是解说包括振荡器和振荡抑制电路的电路的另一特定实施例的示图；
图9是解说对VCO处的振荡进行抑制的方法的一个实施例的流程图；以及
图10是包括振荡器和振荡抑制电路的无线设备的框图。
详细描述
图1解说了包括用于调节VCO 106处的供电电压的调节器102的锁相环(PLL)100。振荡抑制电路104耦合到调节器102的输出以实质性地抑制或消除原本可能在调节器102的输出处出现的振荡。振荡抑制电路104在不使用副本VCO的情况下实现了调节器102的稳定工作。
PLL 100包括相位－频率检测器(PFD)和电荷泵120，PFD和电荷泵120被配置成接收具有参考频率(Fref)的参考信号118以及接收来自分频器124的PLL反馈信号126。PFD和电荷泵120被配置成基于参考信号和PLL反馈信号之间所检测到的相位或频率差来提供输出128。PFD和电荷泵120的输出128被提供给环路滤波器122。环路滤波器122被配置成向调节器102提供经滤波的信号130。调节器102被配置成经由节点142向供电晶体管M3 103提供输出136。供电晶体管M3 103经由节点144耦合到VCO 106。VCO 106的输出132被提供给分频器124，并且分频器124被配置成向PFD和电荷泵120提供PLL反馈信号126。
调节器102的输出136响应于来自环路滤波器122的经滤波的信号130以及进一步响应于来自反馈环路110的输入来控制提供给VCO 106的电压和电流107。反馈环路110被耦合到VCO 106的控制节点144，并且在没有振荡抑制电路104的情况下将易受到VCO 106中的大电容或与VCO 106并联的大电容所导致的不稳定性的影响。
振荡抑制电路104提供输出140，该输出140被耦合到节点142，节点142被耦合到调节器102的输出，并且振荡抑制电路104被配置成防止VCO 106中的大电容或与VCO 106并联的大电容所导致的不稳定性。电流镜像108被耦合到节点142，并且被配置成向振荡抑制电路104提供输出134。输出134被振荡抑制电路104接收作为响应于VCO电流107的控制信号。例如，该控制信号可具有基于VCO电流107的幅值的电压。振荡抑制电路104被配置成响应于来自电流镜像108的控制信号来抑制调节器102的输出处的振荡，如将关于图2更详细解释的。
通过抑制调节器102的输出处的振荡，振荡抑制电路104还抑制了振荡器106的输入处的振荡，而无需使用副本VCO。避免调节器102的输出处的不稳定性提供了晶体管M3103的栅极处和VCO 106的输入107处的更稳定的输入，而无需使用副本VCO。与使用副本VCO的PLL相比，在不使用副本VCO的情况下避免不稳定性可减少电路噪声和功耗。
图2解说了包括图1的PLL 100的各组件的PLL电路200的特定实施例。PLL电路200包括图1的PFD和电荷泵120、环路滤波器122、调节器102、VCO供电晶体管M3 103、振荡抑制电路104、VCO 106、分频器124、以及电流镜像108。VCO 106提供了PLL电路200的输出132。输出132具有频率Fout。
VCO 106被解说为串联耦合的多个反相器(包括代表性反相器232)的环形振荡器。环形振荡器的振荡频率响应于VCO 106的控制节点144处提供的电压和/或电流。电容器234与VCO 106并联耦合以过滤掉控制节点144处的高频分量。
调节器102包括具有耦合到节点142的输出的运算放大器(op-amp)204，节点142经由供电晶体管M3 103耦合到VCO 106的控制节点144处的供电输入。如所解说的，运算放大器204的输出被耦合到VCO供电晶体管M3 103的栅极，并且VCO供电晶体管M3 103被耦合以向VCO 106提供电流。调节器102响应于PLL 200的环路滤波器122并响应于反馈环路110。反馈环路110提供VCO 106输入处(例如，在控制节点144处)的电压，并且向运算放大器204的输入节点246提供电压。环路滤波器122的输出电压被提供给运算放大器204的输入节点244。
振荡抑制电路104经由节点142耦合到调节器102的输出。振荡抑制电路104包括电阻-电容(RC)电路。该RC电路包括耦合到节点142和节点250的电容212。该RC电路进一步包括晶体管M1 210所提供的电阻。晶体管M1 210具有耦合至电流镜像108的输出134的栅极端。晶体管M1 210的源极经由节点252耦合到供电电压，并且晶体管M1 210的漏极耦合到节点250。电阻和电容中的至少一者可基于提供给VCO 106的电流的量而变化。
例如，电阻或电容中的至少一者基于提供给VCO 106的电流的量而变化。在图2中解说的实施例中，晶体管M1 210被偏置以工作在三极管模式下以提供可变电阻。晶体管M1210的电阻与提供给VCO 106的电流的量的平方根基本成比例。
例如，电流镜像电路108响应于调节器102的输出，并且被配置成向晶体管M1 210的栅极提供电压。电流镜像电路108包括具有耦合到节点142的栅极的晶体管M4 236。晶体管M4 236响应于op-amp 204的输出，并且镜像复制通过VCO供电晶体管M3 103的电流的至少一部分。晶体管M4 236串联耦合到另一晶体管M6 240，使得通过晶体管M4 236的镜像电流流过晶体管M6 240。通过晶体管M6 240的镜像电流在晶体管M6 240的栅极处生成电压，晶体管M6 240的栅极经由节点256耦合到晶体管M7 242的栅极和晶体管M5 220的栅极。通过一对串联耦合的晶体管M2 238和M7 242的电流与通过晶体管M4 236和M6 240的电流成比例，并且晶体管M2 238的栅极-源极电压因此与通过VCO 106的电流的平方根成比例。晶体管M2 238的栅极提供输出134，并且被耦合至振荡抑制电路104的晶体管M1 210的栅极。结果，晶体管M1 210的漏极-源极电阻(Rdsm1)与提供给VCO 106的电流的平方根成比例。
基于晶体管M2 238和晶体管M1 210的大小，振荡抑制电路104被配置成致使调节器102的环路增益的零点消除VCO 106的控制节点144处的极点。例如，调节器102的开环传递函数可被表达为控制节点144处的电压(例如，Vreg)与在调节器102处接收的来自环路滤波器122的电压(例如，Vctrl)的比率。调节器102的开环传递函数(Vreg/Vctrl)与1/(1+sRvco*Cl)成比例，其中Rvco是与1/sqrt(Ivco)成比例的VCO 106的等效电阻(其中Ivco是施加到VCO106的电流)，并且C1是电容器234的电容。Rvco*Cl对应于由电容器234引起的极点，并且该极点具有与Ivco的平方根成比例的极点频率。
振荡抑制电路104在对应于(Cc)(Rdsm1)的频率处引入零点，其中Cc是电容器212的电容，而Rdsm1是晶体管M1 210的漏极-源极电阻。如以上所解释的，Rdsm1与Ivco的平方根成比例，因此振荡抑制电路104引入与Ivco的平方根成比例的零点。电容器212的电容和晶体管M1 210的物理特性可被选择以使得振荡抑制电路104引入的零点消除(或基本上消除)电容器234导致的极点。零点还通过Ivco的改变来追踪极点，Ivco的改变可能在VCO 106被调谐时以及在VCO 106的阻抗变化时发生。
作为晶体管M1 210和电容器212的补充或作为M1 210和电容器212的替换，振荡抑制电路104可包括连接到节点142且通过节点254连接到晶体管M5 220的电容器222。晶体管M5 220的栅极耦合到节点256并因此镜像复制通过晶体管M6 240的电流。第二晶体管M5220所提供的漏极-源极电阻以与关于晶体管M1 210描述的类似的方式随Ivco的平方根变化。结果，晶体管M5 220和电容器222引入可消除(或基本消除)电容器234所导致的极点的零点。零点通过Ivco的改变来追踪极点。
尽管振荡抑制电路104在图1和2中被描绘为在PLL中实现，在其它实施例中，振荡抑制电路104可替代地实现在另一类型的振荡器电路中。虽然图2将晶体管M1 210(和/或第二晶体管M5 220)的漏极-源极电阻描绘为可变的以便追踪极点，但是在其他实施例中，作为改变晶体管M1 210或晶体管M5 220的漏极-源极电阻的补充或替代，电容器212(和/或第二电容器222)的电容可以是可变的以便追踪极点。虽然VCO 106被描述为环形振荡器，但是在其他实施例中，VCO 106可以是另一类型的振荡器，诸如电感器-电容器(LC)型VCO。
图3解说了包括图1的PLL 100的各组件的PLL电路300的特定实施例。PLL电路300包括图1的PFD和电荷泵120、环路滤波器122、调节器102、VCO供电晶体管M3 103、振荡抑制电路104、VCO 106、分频器124、以及电流镜像108。VCO 106提供了PLL电路300的输出132。与图2的PLL 200相比，图3的PLL电路300的振荡抑制电路104包括晶体管M1 210和电容器212，但是不包括图2的电容器222和晶体管M5 220。电容器212和/或晶体管M1 210的物理特性(例如，大小)被选择以在不借助图2的电容器222和晶体管M5 220的情况下在节点142处提供振荡抑制。
调节器102包括图2的运算放大器(op-amp)204，op-amp 204具有耦合到节点244和耦合到节点246的输入并且具有耦合到节点142的输出。
基于晶体管M2 238和晶体管M1 210的大小，振荡抑制电路104被配置成以类似于关于图2所解释的方式致使调节器102的环路增益的零点消除VCO106的控制节点144处的极点。振荡抑制电路104在对应于(Cc)(Rdsm1)的频率处引入零点，其中Cc是电容器212的电容，而Rdsm1是晶体管M1 210的漏极-源极电阻。电容器212的电容和晶体管M1 210的物理特性可被选择以使得振荡抑制电路104引入的零点消除(或基本上消除)电容器234导致的极点。零点还通过Ivco的改变来追踪极点，Ivco的改变可能在VCO 106被调谐时以及在VCO 106的阻抗变化时发生。
尽管振荡抑制电路104在图3中被描绘为在PLL中实现，在其它实施例中，振荡抑制电路104可替代地实现在另一类型的振荡器电路中。虽然图3将晶体管M1 210的漏极-源极电阻描绘为可变的以便追踪极点，但是在其他实施例中，作为改变晶体管M1 210的漏极-源极电阻的补充或替代，电容器212的电容可以是可变的以便追踪极点。虽然VCO 106被描述为环形振荡器，但是在其他实施例中，VCO 106可以是另一类型的振荡器，诸如电感器-电容器(LC)型VCO。
图4解说了包括图1的PLL 100的各组件的PLL电路400的特定实施例。PLL电路400包括图1的PFD和电荷泵120、环路滤波器122、调节器102、VCO供电晶体管M3 103、振荡抑制电路104、VCO 106、分频器124、以及电流镜像108。VCO 106提供了PLL电路400的输出132。与图2的PLL 200相比，图4的振荡抑制电路104包括晶体管M5 220和电容222，但是不包括图2的晶体管M1 210和电容212。电容220和/或晶体管M5 222的物理特性(例如，大小)被选择以在不借助图2的晶体管M5 210和电容212的情况下在节点142处提供振荡抑制。
图4的镜像电路108包括晶体管M4 236和晶体管M6 240，但是不包括图2的晶体管M2 238和晶体管M7 242。
基于晶体管M5 220和晶体管M6 240的大小，振荡抑制电路104被配置成以类似于关于图2所解释的方式致使调节器102的环路增益的零点消除VCO 106的控制节点144处的极点。振荡抑制电路104在对应于(Cc)(Rdsm1)的频率处引入零点，其中Cc是电容器222的电容，而Rdsm1是晶体管M5 220的漏极-源极电阻。电容器222的电容和晶体管M5 220的物理特性可被选择以使得振荡抑制电路104引入的零点消除(或基本上消除)电容器234导致的极点。零点还通过Ivco的改变来追踪极点，Ivco的改变可能在VCO 106被调谐时以及在VCO 106的阻抗变化时发生。
尽管振荡抑制电路104在图4中被描绘为在PLL中实现，在其它实施例中，振荡抑制电路104可替代地实现在另一类型的振荡器电路中。虽然图4将晶体管M5 220的漏极-源极电阻描绘为可变的以便追踪极点，但是在其他实施例中，作为改变晶体管M5 222的漏极-源极电阻的补充或替代，电容器220的电容可以是可变的以便追踪极点。虽然VCO 106被描述为环形振荡器，但是在其他实施例中，VCO 106可以是另一类型的振荡器，诸如电感器-电容器(LC)型VCO。
图5解说了图1的振荡抑制电路104和调节器102的实施例。如关于图2-4描述的，调节器102具有op-amp 204、输入节点244和246，并且耦合到节点142。振荡抑制电路104经由节点142耦合到调节器102的输出。振荡抑制电路104包括耦合在节点252和节点250之间的可变电阻502。振荡抑制电路104还包括具有耦合到节点250的第一端子和耦合到节点142的第二端子的可变电容504。与图2-4中解说的其中振荡抑制电路104经由可变电阻(例如，晶体管M1 210和/或晶体管M5 220的可变电阻)提供可变阻抗的实施例相比，图4的振荡抑制电路104经由可变电容504来提供可变阻抗。
可变电容504的值可被选择以使得可变电容504的值与电阻502成关系以便消除或基本上消除由图2-4的电容器234所生成的极点。在一个实施例中，可变电容504可使用晶体管506处的栅极电容来实现。晶体管506可具有耦合到节点248的栅极以及耦合以接收控制电压Vctrl的源极和漏极。例如，晶体管506的源极和栅极可被耦合到图1的电流镜像电路108的输出134。晶体管506的本体端可被耦合到节点250，并且晶体管506的栅极被耦合到节点142。然而，可变电容器的其他配置或实现可被用作为可变电容504。
图5的振荡抑制电路104中的可变电阻502和可变电容504可被用来替代图2或3的振荡抑制电路104的晶体管M1 210和电容212，或替代图2或4的晶体管M5 220和电容222，或以上的组合。
图6解说了振荡抑制电路104的包括可变电容604和可变电阻606的另一实施例。可变电容604被耦合到节点248和节点250。可变电阻606被耦合到节点250和节点252。可变电容604和可变电阻606之间的关系可被确定，以使得振荡抑制电路104引入的零点消除或基本消除图2-4的电容器234所生成的极点。
图7解说了振荡抑制电路104的包括可变电感704、可变电阻706以及可被电容702的另一实施例。可变电容702被耦合到节点248和节点250。可变电感704被耦合到节点250和节点251。可变电阻706被耦合到节点251和节点252。振荡抑制电路104工作为具有可变阻抗的RC电路，该可变阻抗可被确定以使得振荡抑制电路104引入的零点消除或基本消除图2-4的电容器234所生成的极点。
振荡抑制电路104的其他实施例可包括其中电容、电感、或电阻中的一者或多者是可变的并且受控制电压(诸如电流镜像电路109的输出134)控制的电路。例如，振荡抑制电路104可包括可变电容和相对固定值的电感和电容、可变电感和相对固定值的电容和电阻、可变电阻和相对固定值的电容和电感、可变电容和可变电感以及相对固定值的电阻、可变电感和可变电阻以及相对固定值的电容、以及可变电容和可变电阻以及相对固定值的电感。电容、电阻和电感之间的关系可被选择以使得振荡抑制电路104引入的零点消除或基本消除图2-4的电容器234所生成的极点。无论所使用的具体电路设计如何，振荡抑制电路的一项益处可以是振荡抑制电路在不使用副本VCO的情况下抑制了振荡器的输入处的振荡。因此，振荡抑制电路的使用可在不使用副本VCO的情况下避免调节器的输出处的不稳定性。与使用副本VCO的PLL相比，在不使用副本VCO的情况下避免不稳定性可减少电路噪声和功耗。
图8中解说了耦合到微处理器时钟分发电路的时钟生成电路800的一实施例。时钟生成电路800包括图1的调节器102、振荡抑制电路104、电流镜像108以及VCO 106。调节器102接受输入802并且被配置成经由节点142向供电晶体管M3 103提供输出。供电晶体管M3103经由节点144耦合到VCO 106。调节器102还向电流镜像108提供输入，并且向接收输出134的振荡抑制电路104提供输入。VCO 106的输出132被作为时钟信号提供给微处理器时钟分发电路系统804。时钟分发电路804可包括一个或多个缓冲器或其他电路以提供时钟控制信号给其他电路，诸如寄存器、接口、或其他电路或组件。
图9解说了使用包括振荡抑制电路(诸如图2-8的振荡抑制电路104)的PLL电路的方法的特定实施例。在902，调整调节器的输出处的电压，其中该调节器被耦合到供电晶体管的栅极。由于供电晶体管使其栅极通过调节器的电压输出来调整，因此在904，基于经调整的栅极电压将供电电流提供给VCO。
在906，基于经调整的电压来调整镜像电流电路中的镜像电流，其致使晶体管的栅极-源极电压镜像复制与供电电流的平方根成比例的电流值。
在908，用电流镜像电路的晶体管的栅极电压对RC电路中的晶体管的栅极进行偏置，从而致使RC电路中的该晶体管具有与电源的平方根的倒数(1/(sqrt(Ivco))成比例的漏极到源极电阻。例如，图2的晶体管M1 210的栅极被镜像电路108的输出134偏置。
在910，使用由耦合到调节器的输出的RC电路引入的具有与供电电流的平方根(1/(sqrt(Ivco))成比例的零点频率的零点来抑制由引入具有与(1/(sqrt(Ivco))成比例的极点频率的极点的反馈环路处的电容器导致的振荡。
参照图10，解说了无线设备1000的框图。无线设备1000包括振荡器以及振荡抑制电路，诸如关于图1-8描述的电路104。
无线设备1000包括耦合至存储器1032的处理器1010，诸如数字信号处理器(DSP)。图10还示出了耦合至处理器1010和显示器1028的显示控制器1026。编码器/解码器(CODEC)1034也可耦合至处理器1010。扬声器1036和话筒1038可被耦合至CODEC 1034。无线控制器1040可耦合至处理器1010和天线1042。
在特定实施例中，无线设备1000包括被配置成生成定时参考信号1074的子系统1070。例如，定时参考信号1074可被提供给时钟分发电路系统1072以将系统时钟提供给无线设备1000的一个或多个组件。为了解说，系统时钟可由处理器1010用来调节指令周期。作为另一示例，系统时钟可被提供给无线控制器1040作为频率参考，以便促成无线信号的调制和/或解调。虽然子系统1070在图10中被解说为包含在处理器1010内，但是在其他实施例中，子系统1070可被包含在无线设备1000的其他组件内，诸如在无线控制器1040内、在CODEC 1034内、或者在显示控制器1026内。
子系统1070包括PLL电路系统，该PLL电路系统包括调节器1088以便调节VCO 1084的供电电压。振荡抑制电路1092被耦合到调节器1088的输出。相位-频率检测器(PFD)和电荷泵1098接收具有参考频率的参考信号(Fref)，并且还接收来自分频器1082的反馈信号。PFD和电荷泵1098基于该参考信号和该反馈信号之间所检测到的相位或频率差来提供输出。该输出被提供给环路滤波器1096，该环路滤波器1096提供经过滤的信号给调节器1088。调节器1088提供输出给耦合到VCO 1084的供电晶体管1094。VCO 1084的输出被提供给分频器1082。调节器1088的输出响应于来自环路滤波器1096的输入和来自反馈环路1086的输入来控制给VCO 1084的电压和电流。电流镜像1090向振荡抑制电路1092提供控制信号。该控制信号响应于给VCO 1084的电流。振荡抑制电路1092响应于来自电流镜像1090的控制信号来抑制调节器1088的输出处的振荡。为了解说，振荡抑制电路1092可对应于图1-8中的任一者的振荡抑制电路104。
存储器1032可以是或可包括包含可执行指令1048的有形非瞬态处理器可读存储介质。指令1048可由处理器(诸如处理器1010)执行以实现、允许、或控制接收基于提供给VCO 1084的电流的电压以实现、允许、或提供响应于接收到的电压的可变电阻或可变电容或两者，从而抑制控制提供给VCO 1084的电流的调节器1088的输出处的振荡。
在一特定实施例中，处理器1010、显示控制器1026、存储器1032、CODEC 1034以及无线控制器1040被包括在系统级封装或片上系统设备1022中。在特定实施例中，输入设备1030和电源1044被耦合到片上系统设备1022。此外，在一特定实施例中，显示器1028、扬声器1036、话筒1038、天线1042和电源1044在片上系统设备1022的外部。然而，显示器1028、输入设备1030、扬声器1036、话筒1038、天线1042和电源1044中的每一者可被耦合到片上系统设备1022的组件，诸如接口或控制器。
结合以上所公开的实施例，公开了一种包括用于生成振荡信号的装置的设备。例如，该用于生成振荡信号的装置可包括图1或图2中的VCO 106、一个或多个环形振荡器、一个或多个电感－电容(LC)型振荡器、一个或多个数字振荡器、被配置成执行用于生成振荡输出的指令的处理器、被配置成生成振荡输出的一个或多个其它电路或设备、或以上的任何组合。
设备还包括用于调节该用于生成的装置的供电输入的装置。例如，该用于调节的装置可包括图1的调节器102、图2的运算放大器204、一个或多个其它调节器电路或设备、被配置成执行用于调节供电输入的指令的处理器、被配置成调节供电输入的一个或多个其它电路或设备、或以上的任何组合。
该设备还包括用于抑制振荡的装置。该用于抑制的装置耦合到用于调节的装置的输出。该用于抑制的装置的电阻或电容或两者被配置成基于提供给用于生成的装置的电流的量而变化。例如，该用于抑制的装置可包括图2的振荡抑制电路104，该振荡抑制电路104还包括电阻M1 210和电容212。电阻M1 210基于供应给VCO 106的电流107的量而变化。替换地或组合地，该用于抑制的装置可包括如图3－8中示出的一个或多个其它抑制电路或设备、被配置成执行用于抑制供电输入的振荡或控制对供电输入的振荡的抑制的指令的处理器、被配置成用于抑制振荡的一个或多个其它电路或设备、或以上的任何组合。
该用于抑制振荡的装置可通过致使环路增益的零点来基本消除用于生成的装置处的极点。例如，该用于抑制的装置可被配置成使得图2中的晶体管M2 238和晶体管M1 210可致使调节器102的零点，该零点可消除VCO 106的控制节点144处的极点。
该用于抑制的装置的电阻或电容可被配置成与提供给用于生成的装置的电流的量的平方根基本成比例地变化。例如，通过一对串联耦合的晶体管(诸如图2中的晶体管M2238和晶体管M7 242)的电流可与通过图2中的晶体管M4 236和晶体管M6 240两者的电流成比例。晶体管M2 238的源极－栅极电压可与供应给用于生成的装置的电流107的平方根成比例。晶体管M2 238的栅极被耦合到振荡抑制电路104的晶体管M1 210的栅极。结果，晶体管M1 210的漏极-源极电阻与提供给VCO 106的电流的平方根成比例。
本领域的并且采用本公开的益处的技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
结合本文所公开的实施例描述的方法或算法可直接用硬件、由处理器执行的软件模块或两者的组合来实施。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的非瞬态存储介质中。示例性的存储介质耦合至处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。这些实施例的各种修改将会对于本领域技术人员以及采用本公开的益处的人员来说显而易见。本文所定义的原理可被应用于其它实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (24)

1.一种电路，包括：
具有供电输入的压控振荡器VCO；
调节器，所述调节器的输出耦合到所述VCO的供电输入；
包括第一抑制部分和第二抑制部分的振荡抑制电路，其中所述第一抑制部分耦合在所述调节器的输出和正供电节点之间以将电流提供给所述VCO的供电输入，并且其中所述振荡抑制电路的阻抗被配置成基于提供给所述VCO的供电输入的电流而变化，并且其中所述第二抑制部分耦合在所述调节器的输出和负供电节点之间；以及
电流镜像电路，所述电流镜像电路被配置成镜像复制提供给所述VCO的供电输入，其中所述第二抑制部分耦合到所述电流镜像电路。
2.如权利要求1所述的电路，其特征在于，所述振荡抑制电路致使所述调节器的环路增益的零点消除耦合到所述VCO的供电输入的控制节点处的极点。
3.如权利要求2所述的电路，其特征在于，所述振荡抑制电路包括第一晶体管，其中所述第一晶体管具有被偏置以在三极管模式下操作所述第一晶体管以提供可变电阻的栅极，所述可变电阻与提供给所述VCO的电流的量的平方根成比例。
4.如权利要求3所述的电路，其特征在于，所述电流镜像电路具有耦合到所述调节器的输出的输入并具有耦合到所述第一晶体管的栅极的输出，并且其中所述电流镜像电路被配置成向所述第一晶体管的栅极提供电压，所述电压对应于提供给所述VCO的电流的量的平方根。
5.如权利要求1所述的电路，其特征在于，所述调节器包括运算放大器，所述运算放大器具有耦合到VCO供电晶体管的栅极的输出，其中所述VCO供电晶体管的漏极耦合到所述VCO的供电输入以向所述VCO的供电输入提供电流。
6.如权利要求5所述的电路，其特征在于，进一步包括用于将所述VCO的供电输入处的电压提供给所述运算放大器的输入的反馈环路。
7.如权利要求6所述的电路，其特征在于，所述VCO提供锁相环PLL的输出，并且其中所述调节器具有耦合到所述PLL的环路滤波器的输出的输入。
8.如权利要求1所述的电路，其特征在于，所述振荡抑制电路包括电阻-电容RC电路。
9.一种用于抑制压控振荡器处的振荡的方法，所述方法包括：
接收基于提供给压控振荡器VCO的电流的电压；
使用抑制电路提供可变阻抗来抑制振荡，其中所述抑制电路包括第一抑制部分和第二抑制部分，其中所述第一抑制部分耦合在调节器的输出和正供电节点之间以将电流提供给所述VCO的供电输入，其中所述可变阻抗响应于调节器的输出处的控制提供给所述VCO的电流的所述电压，并且其中所述第二抑制部分耦合在所述调节器的输出和负供电节点之间；以及
经由电流镜像电路镜像复制提供给所述VCO的电流，其中所述第二抑制部分耦合到所述电流镜像电路。
10.如权利要求9所述的方法，其特征在于，在所述可变阻抗处接收到的所述电压进一步包括在耦合到所述调节器的输出的电阻－电容RC电路中的晶体管的栅极处接收到的电压。
11.如权利要求10所述的方法，其特征在于，所述可变阻抗包括所述RC电路中的可变电阻或可变电容中的至少一者。
12.如权利要求11所述的方法，其特征在于，所述可变电阻或可变电容中的至少一者包括所述RC电路中的可变电阻。
13.如权利要求9所述的方法，其特征在于，所述可变阻抗被配置成致使所述调节器的环路增益的零点消除所述VCO的控制节点处的极点。
14.一种包括指令的非瞬态计算器可读介质，所述指令在由处理器执行时致使所述处理器控制包括以下的操作：
接收基于提供给压控振荡器VCO的电流的电压；
使用抑制电路提供可变阻抗来抑制振荡，其中所述抑制电路包括第一抑制部分和第二抑制部分，其中所述第一抑制部分耦合在调节器的输出和正供电节点之间以将电流提供给所述VCO的供电输入，其中所述可变阻抗响应于调节器的输出处的控制提供给所述VCO的电流的所述电压，并且其中所述第二抑制部分耦合在所述调节器的输出和负供电节点之间；以及
经由电流镜像电路镜像复制提供给所述VCO的电流，其中所述第二抑制部分耦合到所述电流镜像电路。
15.如权利要求14所述的非瞬态计算器可读介质，其特征在于，在所述可变阻抗处接收到的所述电压进一步包括在耦合到所述调节器的输出的电阻－电容RC电路中的晶体管的栅极处接收到的电压。
16.如权利要求15所述的非瞬态计算器可读介质，其特征在于，所述RC电路中的所述可变阻抗致使所述调节器的环路增益的零点消除所述VCO的控制节点处的极点。
17.如权利要求16所述的非瞬态计算器可读介质，其特征在于，所述可变阻抗包括所述RC电路中的可变电容，所述可变电容致使所述调节器的环路增益的零点消除所述VCO的控制节点处的极点。
18.一种设备，包括：
用于生成振荡信号的装置；
用于调节所述用于生成的装置的供电输入的装置；
用于抑制振荡的装置，所述用于抑制的装置包括第一抑制部分和第二抑制部分，其中所述第一抑制部分耦合在所述用于调节的装置的输出和正供电节点之间以将电流提供给所述用于生成的装置，其中所述用于抑制的装置的阻抗被配置成基于提供给所述用于生成的装置的电流而变化，并且其中所述第二抑制部分耦合在所述调节所述用于生成的装置的供电输入的装置的输出和负供电节点之间；以及
用于镜像复制提供给所述用于生成的装置的电流的装置，其中所述第二抑制部分耦合到所述用于镜像复制的装置。
19.如权利要求18所述的设备，其特征在于，所述用于抑制的装置通过致使所述用于调节的装置处的环路增益的零点来消除所述用于生成的装置处的极点。
20.如权利要求19所述的设备，其特征在于，所述阻抗包括可变电阻或可变电容中的至少一者，并且所述可变电阻或可变电容中的至少一者被配置成与提供给所述用于生成的装置的电流的量的平方根成比例地变化。
21.一种电路，包括：
包括第一抑制部分和第二抑制部分的振荡抑制电路，其中所述第一抑制部分耦合到调节器的输出，其中所述第一抑制部分包括：
具有耦合到所述调节器的输出的第一端子并具有第二端子的第一电容器；以及
具有栅极端、漏极端、以及源极端的第一晶体管，其中所述第一晶体管的漏极端耦合到所述第一电容器的第二端子，其中所述第一晶体管的源极端耦合到正供电节点，并且其中所述第一晶体管的栅极端耦合到被配置成镜像复制压控振荡器VCO的供电电流的电流镜像电路的输出，其中所述第二抑制部分耦合在所述调节器的输出和负供电节点之间，并且其中所述第二抑制部分耦合到所述电流镜像电路。
22.如权利要求21所述的电路，其特征在于，所述振荡抑制电路致使所述调节器的环路增益的零点消除所述VCO的控制节点处的极点。
23.如权利要求22所述的电路，其特征在于，所述振荡抑制电路的第一晶体管提供与提供给所述VCO的电流的量的平方根成比例的可变电阻。
24.如权利要求21所述的电路，其特征在于，所述第二抑制部分包括具有第一连接和第二连接的第二电容器，以及具有栅极连接、源极连接和漏极连接的第二晶体管，其中所述第二电容器的第一连接被连接到所述调节器的输出，并且所述第二电容器的第二连接被连接到所述第二晶体管的漏极，并且所述第二晶体管的栅极耦合到所述电流镜像电路。
CN201480013674.3A 2013-03-14 2014-03-07 环形振荡器电路和方法 Active CN105075122B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/804,366 US9099995B2 (en) 2013-03-14 2013-03-14 Ring oscillator circuit and method
US13/804,366 2013-03-14
PCT/US2014/021923 WO2014150030A1 (en) 2013-03-14 2014-03-07 Ring oscillator circuit and method

Publications (2)

Publication Number Publication Date
CN105075122A CN105075122A (zh) 2015-11-18
CN105075122B true CN105075122B (zh) 2018-05-08

Family

ID=50382727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480013674.3A Active CN105075122B (zh) 2013-03-14 2014-03-07 环形振荡器电路和方法

Country Status (6)

Country Link
US (1) US9099995B2 (zh)
EP (1) EP2974026B1 (zh)
JP (1) JP6058859B2 (zh)
KR (1) KR101634201B1 (zh)
CN (1) CN105075122B (zh)
WO (1) WO2014150030A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014006833B4 (de) * 2014-07-24 2021-02-11 Lattice Semiconductor Corporation Spektrumformender spannungs-stromwandler
JP6590483B2 (ja) * 2015-01-20 2019-10-16 ラピスセミコンダクタ株式会社 発振回路
US9804616B2 (en) * 2015-02-06 2017-10-31 Stmicroelectronics (Grenoble 2) Sas Single-shot duty cycle generator for a switched-mode power supply
US10651857B2 (en) * 2016-06-28 2020-05-12 Apple Inc. Frequency based bias voltage scaling for phase locked loops
CN106656170B (zh) * 2016-12-26 2020-02-18 北京华大九天软件有限公司 一种启动电路及自偏置锁相环电路
DE102017200054A1 (de) * 2017-01-04 2018-07-05 Robert Bosch Gmbh Oszillatorvorrichtung
CN109286369B (zh) * 2017-07-21 2020-10-09 珠海格力电器股份有限公司 一种压控振荡器、集成芯片及电子设备
CN108880228B (zh) * 2018-06-21 2020-04-28 广州大学 一种基于零极点追踪机制的环路补偿系统
KR102527386B1 (ko) * 2018-07-13 2023-04-28 삼성전자주식회사 전류 미러를 포함하는 디지털 제어 오실레이터
US10659012B1 (en) 2018-11-08 2020-05-19 Nxp B.V. Oscillator and method for operating an oscillator
US10833633B2 (en) * 2018-12-19 2020-11-10 Semiconductor Components Industries, Llc Circuit and method for controlling a crystal oscillator
CN110572151B (zh) * 2019-09-12 2023-06-30 辰芯科技有限公司 一种锁相环电路
TWI724659B (zh) * 2019-11-29 2021-04-11 杰力科技股份有限公司 負載開關的控制電路
CN112286279B (zh) * 2020-10-23 2021-10-01 湖南大学 应用于极低功耗ldo在负载快速切换时的防振荡电路
KR20220138285A (ko) 2021-04-05 2022-10-12 에스케이하이닉스 주식회사 레플리카 회로 및 이를 포함하는 오실레이터
JP2023013178A (ja) * 2021-07-15 2023-01-26 株式会社東芝 定電圧回路
CN113300705B (zh) * 2021-07-27 2021-10-15 深圳比特微电子科技有限公司 锁相环电路和信号处理设备
CN113672016B (zh) * 2021-08-06 2022-01-18 唯捷创芯(天津)电子技术股份有限公司 一种电源抑制电路、芯片及通信终端

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1346178A (zh) * 2000-09-29 2002-04-24 三菱电机株式会社 宽输出频率范围的vco电路及带该vco电路的pll电路
EP1229419A2 (en) * 2001-02-02 2002-08-07 Broadcom Corporation Low dropout voltage regulator with high bandwidth and high power supply rejection ratio
CN1881805A (zh) * 2005-12-08 2006-12-20 威盛电子股份有限公司 锁相回路的阻尼系数修正装置和方法
TW200721689A (en) * 2005-10-20 2007-06-01 Honeywell Int Inc Power supply compensated voltage and current supply
US7323916B1 (en) * 2005-12-07 2008-01-29 Netlogic Microsystems, Inc. Methods and apparatus for generating multiple clocks using feedback interpolation
TW201010267A (en) * 2008-08-29 2010-03-01 Samsung Electronics Co Ltd Voltage-controlled oscillator, PLL circuit, clock generator, and HDMI TX PHY

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623546B2 (ja) 2003-05-30 2011-02-02 株式会社リコー 電圧制御発振器、ｐｌｌ回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置
US7038431B2 (en) 2003-08-07 2006-05-02 Jamel Benbrik Zero tracking for low drop output regulators
US7728688B2 (en) * 2006-12-07 2010-06-01 Intel Corporation Power supply circuit for a phase-locked loop
US7804341B2 (en) * 2007-04-03 2010-09-28 Marvell Israel (Misl) Ltd. Level-restored for supply-regulated PLL
US7973612B2 (en) * 2009-04-26 2011-07-05 Qualcomm Incorporated Supply-regulated phase-locked loop (PLL) and method of using
JP2010278491A (ja) 2009-05-26 2010-12-09 Renesas Electronics Corp 周波数シンセサイザ
US8362848B2 (en) * 2011-04-07 2013-01-29 Qualcomm Incorporated Supply-regulated VCO architecture
US8878614B2 (en) * 2012-02-28 2014-11-04 Megachips Corporation Phase-locked loop

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1346178A (zh) * 2000-09-29 2002-04-24 三菱电机株式会社 宽输出频率范围的vco电路及带该vco电路的pll电路
EP1229419A2 (en) * 2001-02-02 2002-08-07 Broadcom Corporation Low dropout voltage regulator with high bandwidth and high power supply rejection ratio
TW200721689A (en) * 2005-10-20 2007-06-01 Honeywell Int Inc Power supply compensated voltage and current supply
US7323916B1 (en) * 2005-12-07 2008-01-29 Netlogic Microsystems, Inc. Methods and apparatus for generating multiple clocks using feedback interpolation
CN1881805A (zh) * 2005-12-08 2006-12-20 威盛电子股份有限公司 锁相回路的阻尼系数修正装置和方法
TW201010267A (en) * 2008-08-29 2010-03-01 Samsung Electronics Co Ltd Voltage-controlled oscillator, PLL circuit, clock generator, and HDMI TX PHY

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
A 0.236 mm^2, 3.99 mW Fully Integrated 90 nm CMOS L1/L5 GPS Frequency Synthesizer Using a Regulated Ring VCO;HWANG I.C.;《 IEEE Microwave and Wireless Components Letters》;20120630;全文 *
A Highly Integrated Power Management IC for Advanced Mobile Applications;SHI C.;《IEEE Journal of Solid-State Circuits》;20070831;全文 *
A Low-Jitter 1.9-v cmos pll for UltraSPARC Microprocessor Applications;HEE-TAE AHN;《IEEEE JOURNAL OF SOLID-STATE CIRCUITS》;20000101;全文 *
A1.25-5 GHz Clock GeneratorWith High-Bandwidth Supply-Rejection Using a Regulated-Replica Regulator in 45-nm CMOS;TOIFL T.;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20091130;全文 *
An Area-Efficient PLL Architecture in 90-nm CMOS;LIM P.J.;《2005 Symposium on VLSI Circuits Digest of Technical Papers》;20051231;全文 *
An Energy-Efficient Ring-Oscillator Digital PLL;Crossley;《Custom Integrated Circuits Conference (CICC)》;20101231;全文 *
Low-Power Supply-Regulation Techniques for Ring Oscillators in Phase-Locked Loops Using a Split Tuned Architecture;ARAKALI;《IEEE J. Solid State Circuits》;20090831;全文 *

Also Published As

Publication number Publication date
KR101634201B1 (ko) 2016-06-28
WO2014150030A1 (en) 2014-09-25
JP2016516350A (ja) 2016-06-02
KR20150122255A (ko) 2015-10-30
EP2974026B1 (en) 2017-04-19
US20140266475A1 (en) 2014-09-18
EP2974026A1 (en) 2016-01-20
JP6058859B2 (ja) 2017-01-11
CN105075122A (zh) 2015-11-18
US9099995B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
CN105075122B (zh) 环形振荡器电路和方法
US8773184B1 (en) Fully integrated differential LC PLL with switched capacitor loop filter
CN103460603B (zh) 经供电稳化的vco架构
US9024667B1 (en) Self-biased phase lock loop
US8503597B2 (en) Method to decrease locktime in a phase locked loop
US8710930B2 (en) Differential ring oscillator and method for calibrating the differential ring oscillator
US7145400B2 (en) Phase locked loop with a switch capacitor resistor in the loop filter
US20140085011A1 (en) Supply regulated voltage controlled oscillator including active loop filter and phase locked loop using the same
US7403063B2 (en) Apparatus and method for tuning center frequency of a filter
US8901994B2 (en) Digitally switched capacitor loop filter
JP4051391B2 (ja) 周波数逓倍器
JP2006086740A (ja) 電圧制御発振器及び通信用半導体集積回路
CN114301451A (zh) 锁相环电路、控制方法、电荷泵及芯片
US8400818B2 (en) Voltage-controlled oscillator and phase-locked loop circuit
US9252791B1 (en) Phase locked loop and method for generating an oscillator signal
KR101750450B1 (ko) 전압 제어 발진기
CN110572151B (zh) 一种锁相环电路
US10985767B2 (en) Phase-locked loop circuitry having low variation transconductance design
CN111697966A (zh) 时钟产生电路以及产生时钟信号的方法
Tajalli et al. Wide Tuning Range PLL

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant