JP6590483B2 - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP6590483B2 JP6590483B2 JP2015008575A JP2015008575A JP6590483B2 JP 6590483 B2 JP6590483 B2 JP 6590483B2 JP 2015008575 A JP2015008575 A JP 2015008575A JP 2015008575 A JP2015008575 A JP 2015008575A JP 6590483 B2 JP6590483 B2 JP 6590483B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- short
- signal
- fuse
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
また、本発明に係る発振回路は、クロック信号を生成する発振回路であって、複数の抵抗が直列に接続されている直列抵抗部と、前記直列抵抗部に流れる第1電流に比例した電流量の第2電流を送出する電流供給部と、前記第2電流の電流量に対応した周波数で発振して得た信号を前記クロック信号として出力する発振部と、テスト信号が通常モードを表す場合には、前記直列抵抗部に形成されている前記複数の前記抵抗のうちの少なくとも1の抵抗の両端を短絡し、前記テスト信号がテストモードを表す場合には前記少なくとも1の抵抗の両端を非短絡の状態に設定するテスト周波数設定部と、を有し、前記テスト周波数設定部は、前記テスト信号に基づき前記少なくとも1の抵抗の両端を短絡するか否かを表す第1の短絡信号を生成する短絡制御回路と、第1のヒューズを含み、前記第1のヒューズが切断状態にある場合には短絡を表す一方、非切断状態にある場合には非短絡を表す第2の短絡信号を生成する第1のヒューズ回路と、第2のヒューズを含み、前記第2のヒューズが切断状態にある場合には前記第2の短絡信号を指定し、非切断状態にある場合には前記第1の短絡信号を指定する選択信号を生成する第2のヒューズ回路と、前記第1及び第2の短絡信号のうちで前記選択信号によって指定された方の内容に基づき前記少なくとも1の抵抗の両端を短絡又は非短絡状態に設定するセレクタと、を有する。
201 リングオシレータ
202 電流供給部
203 直列抵抗部
204 クロック周波数設定部
205、305、405 テスト周波数設定部
R1、R2 抵抗
T1、T2 トランスミッションゲート
TCN、UCN、WCN 短絡制御回路
Claims (14)
- クロック信号を生成する発振回路であって、
複数の抵抗が直列に接続されている直列抵抗部と、
前記直列抵抗部に流れる第1電流に比例した電流量の第2電流を送出する電流供給部と、
前記第2電流の電流量に対応した周波数で発振して得た信号を前記クロック信号として出力する発振部と、
テスト信号が通常モードを表す場合には、前記直列抵抗部に形成されている前記複数の前記抵抗のうちの少なくとも1の抵抗の両端を非短絡の状態に設定し、前記テスト信号がテストモードを表す場合には前記少なくとも1の抵抗の両端を短絡するテスト周波数設定部と、を有し、
前記テスト周波数設定部は、
前記テスト信号に基づき前記少なくとも1の抵抗の両端を短絡するか否かを表す第1の短絡信号を生成する短絡制御回路と、
第1のヒューズを含み、前記第1のヒューズが切断状態にある場合には短絡を表す一方、非切断状態にある場合には非短絡を表す第2の短絡信号を生成する第1のヒューズ回路と、
第2のヒューズを含み、前記第2のヒューズが切断状態にある場合には前記第2の短絡信号を指定し、非切断状態にある場合には前記第1の短絡信号を指定する選択信号を生成する第2のヒューズ回路と、
前記第1及び第2の短絡信号のうちで前記選択信号によって指定された方の内容に基づき前記少なくとも1の抵抗の両端を短絡又は非短絡状態に設定するセレクタと、を有することを特徴とする発振回路。 - クロック信号を生成する発振回路であって、
複数の抵抗が直列に接続されている直列抵抗部と、
前記直列抵抗部に流れる第1電流に比例した電流量の第2電流を送出する電流供給部と、
前記第2電流の電流量に対応した周波数で発振して得た信号を前記クロック信号として出力する発振部と、
テスト信号が通常モードを表す場合には、前記直列抵抗部に形成されている前記複数の前記抵抗のうちの少なくとも1の抵抗の両端を短絡し、前記テスト信号がテストモードを表す場合には前記少なくとも1の抵抗の両端を非短絡の状態に設定するテスト周波数設定部と、を有し、
前記テスト周波数設定部は、
前記テスト信号に基づき前記少なくとも1の抵抗の両端を短絡するか否かを表す第1の短絡信号を生成する短絡制御回路と、
第1のヒューズを含み、前記第1のヒューズが切断状態にある場合には短絡を表す一方、非切断状態にある場合には非短絡を表す第2の短絡信号を生成する第1のヒューズ回路と、
第2のヒューズを含み、前記第2のヒューズが切断状態にある場合には前記第2の短絡信号を指定し、非切断状態にある場合には前記第1の短絡信号を指定する選択信号を生成する第2のヒューズ回路と、
前記第1及び第2の短絡信号のうちで前記選択信号によって指定された方の内容に基づき前記少なくとも1の抵抗の両端を短絡又は非短絡状態に設定するセレクタと、を有することを特徴とする発振回路。 - 前記複数の抵抗のうちで前記少なくとも1の抵抗を除く抵抗各々のうちの1の抵抗の一端を接地電位に設定するクロック周波数設定部を含むことを特徴とする請求項1又は2に記載の発振回路。
- 前記電流供給部は、
電源電圧に基づき前記抵抗部の抵抗値に対応した前記第1電流を第1のラインを介して前記抵抗部に送出する第1トランジスタと、前記第1トランジスタのゲート端子と自身のゲート端子とが互いに接続されており、前記電源電圧に基づき前記第2電流を第2のラインを介して前記発振部に供給する第2トランジスタと、を有するカレントミラー回路と、 前記第2のラインにその一端が接続されたコンデンサと、を有することを特徴とする請求項1〜3のいずれか1に記載の発振回路。 - 前記発振部は、ソース端子が前記第2のラインに接続されているpチャネルMOSトランジスタと、前記pチャネルMOSトランジスタのゲート端子に自身のゲート端子が接続されており、前記pチャネルMOSトランジスタのドレイン端子に自身のドレイン端子が接続されているnチャネルMOSトランジスタとを含む可変遅延インバータの複数が直列に循環して形成されているリングオシレータであることを特徴とする請求項1〜4のいずれか1に記載の発振回路。
- 前記直列抵抗部に形成されている前記複数の前記抵抗のうちの前記少なくとも1の抵抗を除く抵抗による合成抵抗値を固定設定する固定設定部を含み、
前記テスト周波数設定部は、前記テスト信号に基づき、前記少なくとも1の抵抗の両端を短絡又は非短絡の状態に設定する可変設定部を含むことを特徴とする請求項1又は2に記載の発振回路。 - 前記固定設定部は、切断状態にある場合に前記複数の抵抗のうちで前記少なくとも1の抵抗を除く抵抗各々のうちの1の抵抗の一端を接地電位に設定するヒューズであり、
前記可変設定部は、トランスミッションゲートであることを特徴とする請求項6に記載の発振回路。 - クロック信号を生成する発振回路であって、
複数の抵抗が直列に接続されている直列抵抗部と、
前記直列抵抗部に流れる第1電流に比例した電流量の第2電流を送出する電流供給部と、
前記第2電流の電流量に対応した周波数で発振して得た信号を前記クロック信号として出力する発振部と、
テスト信号に基づき、前記直列抵抗部に形成されている前記複数の前記抵抗のうちの少なくとも1の抵抗の両端を短絡及び非短絡のうちの一方の状態に設定する可変設定部を含むテスト周波数設定部と、
前記直列抵抗部に形成されている前記複数の前記抵抗のうちの前記少なくとも1の抵抗を除く抵抗による合成抵抗値を固定設定する固定設定部と、を有し、
前記固定設定部は、切断状態にある場合に前記複数の抵抗のうちで前記少なくとも1の抵抗を除く抵抗各々のうちの1の抵抗の一端を接地電位に設定するヒューズであり、
前記可変設定部は、トランスミッションゲートであることを特徴とする発振回路。 - 前記テスト周波数設定部は、前記テスト信号が通常モードを表す場合には前記少なくとも1の抵抗の両端を非短絡の状態に設定し、前記テスト信号がテストモードを表す場合には前記少なくとも1の抵抗の両端を短絡することを特徴とする請求項8に記載の発振回路。
- 前記テスト周波数設定部は、前記テスト信号が通常モードを表す場合には前記少なくとも1の抵抗の両端を短絡し、前記テスト信号がテストモードを表す場合には前記少なくとも1の抵抗の両端を非短絡の状態に設定することを特徴とする請求項8に記載の発振回路。
- 前記テスト周波数設定部は、
前記テスト信号に基づき前記少なくとも1の抵抗の両端を短絡するか否かを表す第1の短絡信号を生成する短絡制御回路と、
第1のヒューズを含み、前記第1のヒューズが切断状態にある場合には短絡を表す一方、非切断状態にある場合には非短絡を表す第2の短絡信号を生成する第1のヒューズ回路と、
第2のヒューズを含み、前記第2のヒューズが切断状態にある場合には前記第2の短絡信号を指定し、非切断状態にある場合には前記第1の短絡信号を指定する選択信号を生成する第2のヒューズ回路と、
前記第1及び第2の短絡信号のうちで前記選択信号によって指定された方の内容に基づき前記少なくとも1の抵抗の両端を短絡又は非短絡状態に設定するセレクタと、を有することを特徴とする請求項9又は10に記載の発振回路。 - 前記複数の抵抗のうちで前記少なくとも1の抵抗を除く抵抗各々のうちの1の抵抗の一端を接地電位に設定するクロック周波数設定部を含むことを特徴とする請求項8〜11のいずれか1に記載の発振回路。
- 前記電流供給部は、
電源電圧に基づき前記抵抗部の抵抗値に対応した前記第1電流を第1のラインを介して前記抵抗部に送出する第1トランジスタと、前記第1トランジスタのゲート端子と自身のゲート端子とが互いに接続されており、前記電源電圧に基づき前記第2電流を第2のラインを介して前記発振部に供給する第2トランジスタと、を有するカレントミラー回路と、
前記第2のラインにその一端が接続されたコンデンサと、を有することを特徴とする請求項8〜12のいずれか1に記載の発振回路。 - 前記発振部は、ソース端子が前記第2のラインに接続されているpチャネルMOSトランジスタと、前記pチャネルMOSトランジスタのゲート端子に自身のゲート端子が接続されており、前記pチャネルMOSトランジスタのドレイン端子に自身のドレイン端子が接続されているnチャネルMOSトランジスタとを含む可変遅延インバータの複数が直列に循環して形成されているリングオシレータであることを特徴とする請求項8〜13のいずれか1に記載の発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015008575A JP6590483B2 (ja) | 2015-01-20 | 2015-01-20 | 発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015008575A JP6590483B2 (ja) | 2015-01-20 | 2015-01-20 | 発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016134787A JP2016134787A (ja) | 2016-07-25 |
JP6590483B2 true JP6590483B2 (ja) | 2019-10-16 |
Family
ID=56464648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015008575A Active JP6590483B2 (ja) | 2015-01-20 | 2015-01-20 | 発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6590483B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117153822B (zh) * | 2023-10-30 | 2024-02-13 | 西安紫光国芯半导体股份有限公司 | 一种三维堆叠结构及其检测方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216705A (ja) * | 1993-01-12 | 1994-08-05 | Yamaha Corp | 可変遅延回路 |
JP3949331B2 (ja) * | 1999-12-24 | 2007-07-25 | Necエレクトロニクス株式会社 | 半導体記憶装置 |
JP4175862B2 (ja) * | 2002-10-24 | 2008-11-05 | 株式会社リコー | 電圧設定回路及びその設定方法、並びに電圧検出回路及び定電圧発生回路 |
JP5038742B2 (ja) * | 2007-03-01 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | セルフリフレッシュ制御回路、半導体装置 |
US9099995B2 (en) * | 2013-03-14 | 2015-08-04 | Qualcomm Incorporated | Ring oscillator circuit and method |
-
2015
- 2015-01-20 JP JP2015008575A patent/JP6590483B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016134787A (ja) | 2016-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100722771B1 (ko) | 반도체 메모리 장치의 리페어 회로 및 방법 | |
US8179732B2 (en) | Flash memory devices including ready/busy control circuits and methods of testing the same | |
TWI491012B (zh) | 熔絲電路及具備該熔絲電路之半導體裝置 | |
KR101110794B1 (ko) | 퓨즈 회로 및 리던던시 회로 | |
JPH0358399A (ja) | 半導体記憶装置 | |
US7924646B2 (en) | Fuse monitoring circuit for semiconductor memory device | |
US7924647B2 (en) | Fuse circuit and driving method thereof | |
KR100287541B1 (ko) | 반도체 메모리 장치의 리던던시 디코더 인에이블회로 | |
US8358555B2 (en) | Fuse circuit and control method thereof | |
JP2010027104A (ja) | ヒューズ素子読み出し回路 | |
KR100921831B1 (ko) | 반도체 메모리 장치의 퓨즈 모니터링 회로 | |
JP6590483B2 (ja) | 発振回路 | |
KR100362702B1 (ko) | 리던던트 디코더 회로 | |
US20100244882A1 (en) | Burn-In Test Method and System | |
US8274321B2 (en) | Fuse circuit and operation method thereof | |
US9281082B1 (en) | Semiconductor memory device including redundancy circuit and fuse circuit | |
US6459637B1 (en) | Zero margin enable controlling apparatus and method of sense amplifier adapted to semiconductor memory device | |
KR20140085222A (ko) | 퓨즈 회로 및 리페어 퓨즈 회로 | |
US9437329B2 (en) | Semiconductor device with initialization operation and boot-up operation | |
US8248872B2 (en) | Semiconductor memory device and test method thereof | |
US20130286764A1 (en) | Circuit and method for address transition detection | |
US9543042B2 (en) | Semiconductor memory apparatus | |
US9240246B2 (en) | Semiconductor device having fuse circuit | |
JP2010282684A (ja) | 半導体記憶装置 | |
KR20090005813A (ko) | 반도체 메모리 장치의 내부 정보 출력 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6590483 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |