CN113300705B - 锁相环电路和信号处理设备 - Google Patents
锁相环电路和信号处理设备 Download PDFInfo
- Publication number
- CN113300705B CN113300705B CN202110848675.1A CN202110848675A CN113300705B CN 113300705 B CN113300705 B CN 113300705B CN 202110848675 A CN202110848675 A CN 202110848675A CN 113300705 B CN113300705 B CN 113300705B
- Authority
- CN
- China
- Prior art keywords
- transistor
- phase
- locked loop
- loop circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 12
- 230000008859 change Effects 0.000 claims abstract description 18
- 238000005513 bias potential Methods 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000007599 discharging Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101710178035 Chorismate synthase 2 Proteins 0.000 description 1
- 101710152694 Cysteine synthase 2 Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本公开涉及一种锁相环电路和信号处理设备。锁相环电路包括：电荷泵，电荷泵被配置为具有电荷泵电流；以及环路滤波器，环路滤波器连接至电荷泵，且环路滤波器被配置为具有第一电阻值、第一电容值和第二电容值，其中，锁相环电路的零点频率被配置为由第一电阻值和第一电容值确定，且锁相环电路的极点频率被配置为由第一电阻值和第二电容值确定；其中，电荷泵电流、第一电阻值、第一电容值和第二电容值中的至少两者能够被调节，以使得锁相环电路的环路带宽改变，并保持零点频率与环路带宽之间的第一比值不变，且极点频率与环路带宽之间的第二比值不变。
Description
技术领域
本公开涉及电子电路技术领域，具体而言，涉及一种锁相环电路和信号处理设备。
背景技术
锁相环电路是一种反馈控制电路，其可以利用外部输入的参考信号来控制环路内部的振荡信号的频率和相位，实现输出频率对输入频率的自动跟踪。在移动通信基站、跳频通信系统等许多信号处理设备中，对锁相环电路的锁定时间有着严格的要求。由于锁相环电路的锁定时间与其环路带宽直接相关，因此可以通过增加环路带宽来减小锁定时间，从而加快频率锁定。然而，环路带宽的变化可能导致锁相环电路中其它参数的变化，因而导致其性能的劣化。
发明内容
本公开的目的之一在于提供一种锁相环电路和信号处理设备。
根据本公开的第一方面，提供了一种锁相环电路，包括：电荷泵，所述电荷泵被配置为具有电荷泵电流；以及环路滤波器，所述环路滤波器连接至所述电荷泵，且所述环路滤波器被配置为具有第一电阻值、第一电容值和第二电容值，其中，所述锁相环电路的零点频率被配置为由第一电阻值和第一电容值确定，且所述锁相环电路的极点频率被配置为由第一电阻值和第二电容值确定；其中，电荷泵电流、第一电阻值、第一电容值和第二电容值中的至少两者能够被调节，以使得所述锁相环电路的环路带宽改变，并保持所述零点频率与环路带宽之间的第一比值不变，且所述极点频率与环路带宽之间的第二比值不变。
根据本公开的第二方面，提供了一种信号处理设备，所述信号处理设备包括如上所述的锁相环电路。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1示出了一种锁相环电路的结构框图；
图2示出了一种锁相环电路中的电荷泵和环路滤波器的电路示意图；
图3示出了根据本公开的一示例性实施例的锁相环电路中的电荷泵的电路示意图；
图4示出了根据本公开的一示例性实施例的偏置电位产生电路的示意图；
图5示出了根据本公开的另一示例性实施例的锁相环电路中的电荷泵的电路示意图；
图6示出了根据本公开的一示例性实施例的锁相环电路中的环路滤波器的电路示意图；
图7示出了根据本公开的另一示例性实施例的锁相环电路中的环路滤波器的电路示意图；
图8示出了根据本公开的又一示例性实施例的锁相环电路中的环路滤波器的电路示意图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的芯片测试方法和计算芯片是以示例性的方式示出，来说明本公开中的电路或方法的不同实施例，而并非意图限制。本领域的技术人员将会理解，它们仅仅说明可以用来实施本发明的示例性方式，而不是穷尽的方式。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
如图1所示，在一种锁相环电路中，可以包括依次连接的相位频率检测器100、电荷泵200、环路滤波器300、压控振荡器（VCO）400和分频器500，且分频器500的输出连接至相位频率检测器100的输入，从而形成反馈回路。相位频率检测器100可以接收具有参考频率的输入信号（IN），并且压控振荡器400可以输出具有期望频率的输出信号（OUT）。
图2所示为一种锁相环电路中的电荷泵200和环路滤波器300的电路示意图。其中，电荷泵200可以包括经由开关K1连接到输出节点的一个电流源CS1（例如，充电电流源）和经由开关K2连接到输出节点的另一电流源CS2（例如，放电电流源）。来自锁相环电路的相位频率检测器100的信号可以控制开关K1和K2的导通和断开，从而控制电荷泵200输出的电荷泵电流Icp基本上是来自电流源CS1还是来自电流源CS2的电流。
环路滤波器300可以包括具有第一电阻值R1的电阻器、以及分别具有第一电容值C1和第二电容值C2的两个电容器。通过改变R1、C1和C2中的至少一个，可以对环路滤波器300的滤波参数进行调节。
在包括图2中的电荷泵200和环路滤波器300的锁相环电路中，环路带宽可以被表示为
，其中，G为VCO 400的增益系数，N为分频器的分频比。锁相环电路的零点频率可以被表示为
，并且锁相环电路的极点频率可以被表示为
。
如上文所提到的，在许多应用中，对锁相环电路的锁定时间可能有着严格的要求。为了加快锁相环电路的锁定，可以增加其环路带宽。但是，环路带宽同时会影响锁相环电路的其它性能，例如影响锁相环电路的噪声性能。具体而言，通常需要较窄的环路带宽来使在一定频率偏移处的相位噪声是符合要求的。为了兼顾锁定时间和噪声性能，可以在锁相环电路进行锁定的过程中采用较大的环路带宽，而在锁相环电路被锁定后改用较小的环路带宽。
然而，采用可变的环路带宽也可能带来一些问题，例如如何保证环路的稳定性的问题。具体而言，环路的稳定与锁相环电路的极点频率和零点频率的位置有关。为了保证足够的相位裕度，通常会把锁相环电路的零点频率设置在比环路带宽低3~4倍的位置处，并且把锁相环电路的极点频率设置在比环路带宽高3~4倍的位置处。但是，如果直接进行带宽的切换，通常会导致零点频率与环路带宽、以及极点频率与环路带宽之间的关系的变化，因而难以保障相位裕度。
为了解决上述问题，本公开提出了一种锁相环电路，如图1所示，该锁相环电路可以包括电荷泵200和连接到电荷泵200的环路滤波器300。其中，电荷泵200可以被配置为具有电荷泵电流Icp；环路滤波器300可以被配置为具有第一电阻值R1、第一电容值C1和第二电容值C2。并且，电荷泵电流Icp、第一电阻值R1、第一电容值C1和第二电容值C2中的至少两者能够被调节，以使得锁相环电路的环路带宽改变，并保持零点频率与环路带宽之间的第一比值不变，且极点频率与环路带宽之间的第二比值不变。
考虑到在锁相环电路中，压控振荡器400的增益G和分频器500的分频比N通常是不变的，因此在下文中，将暂不考虑对这两个量进行调节。当然，在可能的情况下，也可以通过改变压控振荡器400的增益G和分频器500的分频比N来控制环路滤波器的环路带宽、零点频率和极点频率等参数，在此不作限制。
根据
可知，在锁相环电路中，可以通过调节电荷泵电流Icp和/或第一电阻值R1来切换环路带宽BW，以满足锁定时间和噪声性能的要求。另外，在锁相环电路中，零点频率与环路带宽之间的第一比值可以被表示为
，也就是说，当
保持不变时，零点频率与环路带宽之间的第一比值可以保持不变。类似地，极点频率与环路带宽之间的第二比值可以被表示为
，也就是说，当
保持不变时，极点频率与环路带宽之间的第二比值也可以保持不变。当第一比值和第二比值两者均能够保持不变时，则可以很好地保持锁相环电路中的相位裕度。
具体而言，在一些实施例中，可以通过调节电荷泵电流Icp和第一电阻值R1来改变环路带宽。当调节后的电荷泵电流为调节前的电荷泵电流的K倍，调节后的第一电阻值调节为原来的第一电阻值的
倍时，环路带宽为原来的环路带宽的
倍。并且，第一电容值C1和第二电容值C2可以保持不变，从而保持第一比值和第二比值不变，即保持锁相环电路的相位裕度不变。其中，K可以是不为零的数。特别地，在增大环路带宽以加快锁定的情况下，K以满足K>1。
在另一些实施例中，可以通过仅调节电荷泵电流Icp来改变环路带宽，而保持第一电阻值R1不变。当调节后的电荷泵电流为调节前的电荷泵电流的K倍时，可以将第一电容值调节为原来的第一电容值的1/K倍，并将第二电容值调节为原来的第二电容值的1/K倍，从而保持第一比值和第二比值不变，以保障相位裕度。
在又一些实施例中，可以通过仅调节第一电阻值R1来改变环路带宽，而保持电荷泵电流Icp不变。例如，当调节后的第一电阻值为调节前的第一电阻值的
倍时，环路带宽将改变为原来的环路带宽的
倍。此时，为了保证相位裕度不变，可以使调节后的第一电容值为调节前的第一电容值的K倍，调节后的第二电容值为调节前的第二电容值的K倍。
当然，在其它一些实施例中，也可以以其它方式来调节电荷泵电流Icp、第一电阻值R1、第一电容值C1和第二电容值C2中的至少两者，以实现环路带宽的改变，同时保持锁相环电路的相位裕度不变，在此不再赘述。
在一些实施例中，可以在一定的范围内连续地调节电荷泵电流Icp、第一电阻值R1、第一电容值C1或第二电容值C2，以获得期望的取值。在另一些实施例中，电荷泵电流Icp、第一电阻值R1、第一电容值C1或第二电容值C2能够被调节为分立的若干个值，以实现期望的环路带宽之间的切换，并保持相位裕度不变。相比而言，为电荷泵电流Icp、第一电阻值R1、第一电容值C1和第二电容值C2中的至少两个物理量设置相互匹配的若干个分立的值，相比于连续可调的设置，可能有助于简化电路结构，并实现更准确和快速的切换，下文中还将详细描述这样的电路的结构。
在一示例性实施例中，如图3所示，电荷泵200可以包括第一电流源210和第二电流源220。其中，第一电流源210可以是充电电流源，第二电流源220可以是放电电流源（或者，第一电流源210为放电电流源，第二电流源220为充电电流源）。第一电流源210的第一节点N1可以被配置为连接至电源电位VDD，第一电流源210的第二节点N2可以经由第一开关K1连接至电荷泵的输出节点NOUT。电荷泵电流可以包括第一电流源210的第一电流。一般情况下，当第一开关K1处于导通状态而第二开关K2处于断开状态时，电荷泵电流即为第一电流源210的第一电流。相应地，第一电流源210的第一电流可以是可调的，例如是连续可调或分立可调的。
第二电流源220的第三节点N3可以经由第二开关K2连接至输出节点NOUT，第二电流源220的第四节点N4可以连接至基准电位（例如，地电位）。电荷泵电流可以包括第二电流源220的第二电流。一般情况下，当第一开关K1处于断开状态而第二开关K2处于导通状态时，电荷泵电流即为第二电流源220的第二电流。相应地，第二电流源220的第二电流可以是可调的，例如是连续可调或分立可调的。
进一步地，在图3所示的具体实施例中，第一电流源210可以包括第一晶体管M1和第二晶体管M2。其中，第一晶体管M1的一个沟道端子（源极端子或漏极端子）可以连接至第一节点N1，第一晶体管M1的另一沟道端子可以连接至第二节点N2，第一晶体管M1的控制端子（栅极端子）可以连接至第一偏置电位bias1。第二晶体管M2的一个沟道端子可以连接至第一节点N1，第二晶体管M2的另一沟道端子可以连接至第二节点N2，第二晶体管M2的控制端子可以分别经由第三开关K3连接至电源电位VDD和经由第四开关K4连接至第一偏置电位bias1。
类似地，第二电流源220可以包括第三晶体管M3和第四晶体管M4。其中，第三晶体管M3的一个沟道端子可以连接至第三节点N3，第三晶体管M3的另一沟道端子可以连接至第四节点N4，第三晶体管M3的控制端子可以连接至第二偏置电位bias2。第四晶体管M4的一个沟道端子可以连接至第三节点N3，第四晶体管M4的另一沟道端子可以连接至第四节点N4，第四晶体管M4的控制端子可以分别经由第五开关K5连接至第二偏置电位bias2和经由第六开关K6连接至基准电位。
其中，第二偏置电位bias2可以由图4中所示的偏置电位产生电路生成，并被提供给电荷泵中的相应的晶体管，而第一偏置电位bias1可以在电荷泵中的各部件和其中信号的作用下自然地产生。在图4所示的电路中，晶体管M20可以将来自电流源CS的电流转换为相应的电位，而电流源CS的电流可以是根据需要来提供的。
在图3所示的实施例中，第三开关K3的导通和断开状态可以与第四开关K4的导通和断开状态相反，以控制第二晶体管M2是否对第一电流源210的第一电流产生贡献。第五开关K5的导通和断开状态可以与第六开关K6的导通和断开状态相反，以控制第四晶体管M4是否对第二电流源220的第二电流产生贡献。并且，第三开关K3的导通和断开状态可以与第六开关K6的导通和断开状态相同，这样，第四开关K4的导通和断开状态与第五开关K5的导通和断开状态也是相同的，以尽可能地保障第一电流源210和第二电流源220始终是平衡的，即第一电流源210的第一电流和第二电流源220的第二电流基本上始终是相等的。
在一些实施例中，第三开关K3和第六开关K6可以分别是由第一开关信号s1控制的第五晶体管和第八晶体管，第四开关K4和第五开关K5可以分别是由第二开关信号s2控制的第六晶体管和第七晶体管。并且，第一关信号s1与第二开关信号s2可以是彼此反相的。这样，可以方便地利用一个信号及其反相信号来控制电荷泵中的多个开关。
此外，第一晶体管M1的沟道掺杂类型可以与第二晶体管M2的沟道掺杂类型相同，以方便在第二晶体管M2打开时导致第一电流的增加。第三晶体管M3的沟道掺杂类型可以与第四晶体管M4的沟道掺杂类型相同，以方便在第四晶体管M4打开时导致第二电流的增加。此外，第一晶体管M1的沟道掺杂类型与第三晶体管M3的沟道掺杂类型相反，相应地，第二晶体管M2的沟道掺杂类型与第四晶体管M4的沟道掺杂类型相反，以分别形成用于充电和放电的第一电流源210和第二电流源220。例如，在图3所示的具体实施例中，第一晶体管M1和第二晶体管M2可以是p型金属氧化物半导体晶体管（PMOS），而第三晶体管M3和第四晶体管M4可以是n型金属氧化物半导体晶体管（NMOS）。当然，在其它一些实施例中，也可以采用相反的掺杂类型，并相应调节电荷泵中的其它相关部件或信号电位。
以图3中的第二电流源220为例，当第一开关信号s1控制第六开关K6处于导通状态时，第五开关K5处于断开状态，此时，仅第三晶体管M3处于打开状态，其对电荷泵电流将产生贡献。而当第一开关信号s1控制第六开关K6处于断开状态时，第五开关K5处于导通状态，此时，第三晶体管M3和第四晶体管M4均处于打开状态，将共同对电荷泵电流产生贡献。这样，通过控制第五开关K5和第六开关K6的状态，可以输出两种不同的第二电流。类似地，通过控制第三开关K3和第四开关K4的状态，可以输出两种不同的第一电流。
在一些实施例中，第一晶体管M1的沟道宽度与第二晶体管M2的沟道宽度可以至少是根据调节前后电荷泵电流的变化确定的，以能够产生具有期望的大小关系的两种电流。类似地，第三晶体管M3的沟道宽度与第四晶体管M4的沟道宽度至少是根据调节前后电荷泵电流的变化确定的。例如，当能够切换的两种不同的电流之间的比值为K时，在同等条件下流过第二晶体管M2的电流可以是流过第一晶体管M1的电流的(K-1)倍，相应地，第二晶体管M2的沟道宽度可以是第一晶体管M1的沟道宽度的(K-1)倍。当然，在其它一些实施例中，也可以通过调节晶体管的沟道长度、掺杂水平等来形成能够输出不同电流的两种晶体管，在此不再赘述。
当在锁相环电路中切换环路带宽时，还需要解决在带宽切换过程中如何保持环路锁定的问题。具体而言，在锁相环电路处于锁定状态下时，如果切换了环路带宽，可能引起其它偏差而导致环路失锁。如果在带宽变窄后需要重新锁定，将导致所需的时间反而更长。引起上述偏差的主要原因包括电荷泵的充放电电流的不匹配所引起的相位误差，这是因为切换带宽导致了电流的变化，进而导致电流匹配的情况发生变化。当相位误差过大时，可能会引起锁相环的重新锁定。其中，电流失配的主要原因在于传统的电荷泵结构中，其中NMOS和PMOS的沟道长度的调制系数可能不相等，因此第一电流源的第一电流I1和第二电流源的第二电流I2可能不相等。为了解决上述问题，可以在电荷泵中增加与第一电流源形成电流镜的第一镜像电流源，和与第二电流源形成电流镜的第二镜像电流源，并在运放跟随器的作用下保持第一电流I1和第二电流I2的平衡。
具体而言，如图5所示，电荷泵还可以包括第一镜像电流源230、第二镜像电流源240以及运放跟随器250。其中，第一镜像电流源230与第一电流源210共同形成第一电流镜，第二镜像电流源240与第二电流源220共同形成第二电流镜，且第二镜像电流源230和第一镜像电流源240在参考节点NREF处彼此连接。运放跟随器250可以连接在参考节点NREF和输出节点NOUT之间，以保持NOUT与NREF的电位相等。
在图5所示的具体实施例中，第一镜像电流源230可以包括第九晶体管M9和第十晶体管M10，第九晶体管M9的一个沟道端子可以连接至电源电位VDD，第九晶体管M9的控制端子可以连接至第一偏置电位bias1，第十晶体管M10的一个沟道端子可以连接至第九晶体管M9的另一沟道端子，第十晶体管M10的另一沟道端子可以连接至参考节点NREF，第十晶体管M10的控制端子可以连接至基准电位。其中，第九晶体管M9与第一电流源210中的晶体管M1和M2的组合对应，第十晶体管M10与第一电流源210中的开关K1（即图5中的晶体管M13）对应。当第一晶体管M1和第二晶体管M2为PMOS时，第九晶体管M9、第十晶体管M10和晶体管M13都可以是PMOS。
类似地，第二镜像电流源240可以包括第十一晶体管M11和第十二晶体管M12。其中，第十一晶体管M11的一个沟道端子可以连接至基准电位，第十一晶体管M11的控制端子可以连接至第二偏置电位bias2。第十二晶体管M12的一个沟道端子可以连接至第十一晶体管M11的另一沟道端子，第十二晶体管M12的另一沟道端子可以连接至参考节点NREF，第十二晶体管M12的控制端子可以连接至电源电位VDD。其中，第十一晶体管M11与第二电流源220中的晶体管M3和M4组合对应，第十二晶体管M12与第二电流源220中的开关K2（即图5中的晶体管M14）对应。当第三晶体管M3和第四晶体管M4为NMOS时，第十一晶体管M11、第十二晶体管M12和晶体管M14都可以是NMOS。
在图5的具体实施例中，运放跟随器250可以包括运算放大器，其第一输入端可以连接至参考节点NREF，第二输入端可以连接至输出节点NOUT，且运放跟随器250的输出端连接至第一偏置电位bias1。
在图5所示的电荷泵中，当环路带宽发生变化时，第一电流源210的第一电流I1与第一镜像电流源230的第三电流I3之间的第三比值m（电流镜倍数）不变，第二电流源220的第二电流I2与第二镜像电流源240的第四电流I4之间的第四比值m不变，且第三电流I3与第四电流I4相等，因此，第一电流I1和第二电流I2就能够保持相等，即电荷泵的充电电流和放电电流是彼此匹配的，从而避免了锁相环电路的重新锁定。
为了根据需要对环路滤波器300中的第一电阻值R1、第一电容值C1或第一电容值C2进行调节，可以采用其中上述各值连续可调或分立可调的环路滤波器300。图6至图8示出了一些环路滤波器300的具体示例。可以理解的是，也可以采用其它的环路滤波器300来实现相关物理量的调节，在此不再赘述。
在图6至图8所示的环路滤波器300中，可以包括第一电阻部件310、第一电容部件320和第二电容部件330。其中，第一电阻部件310可以具有第一电阻值R1，第一电容部件320可以具有第一电容值C1，且第一电容部件320与第一电阻部件310可以串联连接在输出节点NOUT与基准电位之间。需要注意的是，第一电阻部件310和第一电容部件320的位置可以互换。此外，第二电容部件330可以具有第二电容值C2，且第二电容部件330可以连接在输出节点NOUT与基准电位之间。
图6所示为一种可以在两个第一电阻值之间进行切换的环路滤波器300的电路图。其中，第一电阻部件310可以包括具有电阻值R11的第一电阻器、具有电阻值R12的第二电阻器和第七开关K7。第二电阻器与第一电阻器可以串联连接在第一电阻部件310的两端之间，第七开关K7可以连接在第一电阻部件310的任一端与第一电阻器和第二电阻器之间的连接节点之间。在图6所示的具体实施例中，当第七开关K7导通时，第一电阻值为R11，而当第七开关K7断开时，第一电阻值为(R11+R12)，从而实现了两种第一电阻值之间的切换。
其中，第一电阻器的电阻值R11与第二电阻器的电阻值R12至少是根据调节前后第一电阻值的变化确定的。例如，当图6中的环路滤波器300与图3或图5中的电荷泵200一起使用，且调节前后的电流值的比值为K时，R11和R12可以满足
，且第七开关K7的导通和断开状态可以与第四开关K4的导通和断开状态相同。
当图6中的锁相环电路300与图3或图5中的电荷泵200一起使用时，可以通过仅调节电荷泵电流和第一电阻值两者来实现环路带宽的改变，并保持相位裕度不变。仅调节电荷泵电流和第一电阻值两个量可以很好地简化锁相环电路的结构，避免复杂的调节可能带来的其它变化。
图7所示为一种第一电容值可调的环路滤波器300。其中的第一电容部件320可以包括第一可调电容器。
类似地，图8所示为一种第二电容值可调的环路滤波器300。其中，环路滤波器300的第二电容部件330可以包括第二可调电容器。
本公开通过改变锁相环电路中的电荷泵电流Icp、第一电阻值R1、第一电容值C1和第二电容值C2中的至少两者来切换环路带宽，同时保持环路的零点频率/极点频率与环路带宽间的比例不变，从而保持环路的相位裕度不变，因此保证了环路稳定性。此外，本公开还通过对电荷泵结构的改进，消除了电荷泵的充放电电流之间存在失配的问题，使得在带宽切换的瞬间锁相环电路不会出现相位误差，因此不需要对锁相环电路进行重新锁定。本公开解决了环路带宽的变化可能带来的问题，因此可以通过在初始锁定时增加环路带宽，而在锁定后改用窄的环路带宽，既能够实现锁相环电路的快速锁定，又保证了锁相环电路的噪声性能。
本公开还提出了一种信号处理设备，包括如上所述的锁相环电路。该信号处理设备具体可以包括移动通信基站、调频通信系统等。
另外，本公开的实施方式还可以包括以下示例：
1. 一种锁相环电路，所述锁相环电路包括：
电荷泵，所述电荷泵被配置为具有电荷泵电流；
以及环路滤波器，所述环路滤波器连接至所述电荷泵，且所述环路滤波器被配置为具有第一电阻值、第一电容值和第二电容值，其中，所述锁相环电路的零点频率被配置为由第一电阻值和第一电容值确定，且所述锁相环电路的极点频率被配置为由第一电阻值和第二电容值确定；
其中，电荷泵电流、第一电阻值、第一电容值和第二电容值中的至少两者能够被调节，以使得所述锁相环电路的环路带宽改变，并保持所述零点频率与环路带宽之间的第一比值不变，且所述极点频率与环路带宽之间的第二比值不变。
2. 根据1所述的锁相环电路，当调节后的电荷泵电流为调节前的电荷泵电流的K倍时，调节后的第一电阻值为调节前的第一电阻值的
倍，且调节前后第一电容值和第二电容值不变。
3. 根据1所述的锁相环电路，当调节后的电荷泵电流为调节前的电荷泵电流的K倍时，调节后的第一电容值为调节前的第一电容值的1/K倍，调节后的第二电容值为调节前的第二电容值的1/K倍，且调节前后第一电阻值不变。
4. 根据1所述的锁相环电路，当调节后的第一电阻值为调节前的第一电阻值的
倍时，调节后的第一电容值为调节前的第一电容值的K倍，调节后的第二电容值为调节前的第二电容值的K倍，且调节前后电荷泵电流不变。
5. 根据1所述的锁相环电路，所述电荷泵包括：
第一电流源，所述第一电流源的第一节点被配置为连接至电源电位，且所述第一电流源的第二节点经由第一开关连接至所述电荷泵的输出节点，其中，所述电荷泵电流包括所述第一电流源的第一电流；
以及第二电流源，所述第二电流源的第三节点经由第二开关连接至所述输出节点，且所述第二电流源的第四节点被配置为连接至基准电位，其中，所述电荷泵电流包括所述第二电流源的第二电流。
6. 根据5所述的锁相环电路，所述第一电流源包括：
第一晶体管，所述第一晶体管的一个沟道端子连接至所述第一节点，所述第一晶体管的另一沟道端子连接至所述第二节点，所述第一晶体管的控制端子被配置为连接至第一偏置电位，
和第二晶体管，所述第二晶体管的一个沟道端子连接至所述第一节点，所述第二晶体管的另一沟道端子连接至所述第二节点，所述第二晶体管的控制端子被配置为分别经由第三开关连接至所述电源电位和经由第四开关连接至所述第一偏置电位；
以及所述第二电流源包括：
第三晶体管，所述第三晶体管的一个沟道端子连接至所述第三节点，所述第三晶体管的另一沟道端子连接至所述第四节点，所述第三晶体管的控制端子被配置为连接至第二偏置电位，
和第四晶体管，所述第四晶体管的一个沟道端子连接至所述第三节点，所述第四晶体管的另一沟道端子连接至所述第四节点，所述第四晶体管的控制端子被配置为分别经由第五开关连接至所述第二偏置电位和经由第六开关连接至所述基准电位。
7. 根据6所述的锁相环电路，所述第三开关的导通和断开状态被配置为与所述第四开关的导通和断开状态相反，所述第五开关的导通和断开状态被配置为与所述第六开关的导通和断开状态相反，且所述第三开关的导通和断开状态被配置为与所述第六开关的导通和断开状态相同。
8. 根据7所述的锁相环电路，所述第三开关和所述第六开关分别是被配置为由第一开关信号控制的第五晶体管和第八晶体管；
以及所述第四开关和所述第五开关分别是被配置为由第二开关信号控制的第六晶体管和第七晶体管；
其中，所述第一开关信号与所述第二开关信号彼此反相。
9. 根据6所述的锁相环电路，所述第一晶体管的沟道掺杂类型与所述第二晶体管的沟道掺杂类型相同，所述第三晶体管的沟道掺杂类型与所述第四晶体管的沟道掺杂类型相同，且所述第一晶体管的沟道掺杂类型与所述第三晶体管的沟道掺杂类型相反。
10. 根据6所述的锁相环电路，所述第一晶体管的沟道宽度与所述第二晶体管的沟道宽度至少是根据调节前后电荷泵电流的变化确定的；
以及所述第三晶体管的沟道宽度与所述第四晶体管的沟道宽度至少是根据调节前后电荷泵电流的变化确定的。
11. 根据5所述的锁相环电路，所述电荷泵还包括：
第一镜像电流源，所述第一镜像电流源与所述第一电流源共同形成第一电流镜；
第二镜像电流源，所述第二镜像电流源与所述第二电流源共同形成第二电流镜，且所述第二镜像电流源和所述第一镜像电流源在参考节点处彼此连接；
以及运放跟随器，所述运放跟随器连接在所述参考节点和所述输出节点之间；
其中，所述第一电流源的第一电流与所述第一镜像电流源的第三电流之间的第三比值不变，所述第二电流源的第二电流与所述第二镜像电流源的第四电流之间的第四比值不变，且所述第三电流与所述第四电流相等。
12. 根据11所述的锁相环电路，所述第一镜像电流源包括：
第九晶体管，所述第九晶体管的一个沟道端子被配置为连接至所述电源电位，所述第九晶体管的控制端子被配置为连接至第一偏置电位，
和第十晶体管，所述第十晶体管的一个沟道端子连接至所述第九晶体管的另一沟道端子，所述第十晶体管的另一沟道端子连接至所述参考节点，所述第十晶体管的控制端子被配置为连接至所述基准电位；
以及所述第二镜像电流源包括：
第十一晶体管，所述第十一晶体管的一个沟道端子被配置为连接至所述基准电位，所述第十一晶体管的控制端子被配置为连接至第二偏置电位，
和第十二晶体管，所述第十二晶体管的一个沟道端子连接至所述第十一晶体管的另一沟道端子，所述第十二晶体管的另一沟道端子连接至所述参考节点，所述第十二晶体管的控制端子被配置为连接至所述电源电位。
13. 根据11所述的锁相环电路，所述运放跟随器的第一输入端连接至所述参考节点，所述运放跟随器的第二输入端连接至所述输出节点，且所述运放跟随器的输出端连接至第一偏置电位。
14. 根据1所述的锁相环电路，所述环路滤波器包括：
第一电阻部件，所述第一电阻部件具有第一电阻值；
第一电容部件，所述第一电容部件具有第一电容值，且所述第一电容部件与所述第一电阻部件被配置为串联连接在输出节点与基准电位之间；
以及第二电容部件，所述第二电容部件具有第二电容值，且所述第二电容部件被配置为连接在输出节点与基准电位之间。
15. 根据14所述的锁相环电路，所述第一电阻部件包括：
第一电阻器；
第二电阻器，所述第二电阻器与所述第一电阻器串联连接在所述第一电阻部件的两端之间；
以及第七开关，所述第七开关连接在所述第一电阻部件的一端与所述第一电阻器和所述第二电阻器之间的连接节点之间。
16. 根据15所述的锁相环电路，所述第一电阻器的电阻值与所述第二电阻器的电阻值至少是根据调节前后第一电阻值的变化确定的。
17. 根据14所述的锁相环电路，所述第一电容部件包括第一可调电容器。
18. 根据14所述的锁相环电路，所述第二电容部件包括第二可调电容器。
19. 根据1所述的锁相环电路，所述锁相环电路的在执行锁定过程中的环路带宽大于所述锁相环电路的在处于锁定状态下的环路带宽。
20. 一种信号处理设备，所述信号处理设备包括根据1至19中任一项所述的锁相环电路。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
上述描述可以指示被“连接”或“耦合”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接（或者直接通信）。类似地，除非另外明确说明，“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦合”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (19)
1.一种锁相环电路，其特征在于，所述锁相环电路包括：
电荷泵，所述电荷泵被配置为具有电荷泵电流；以及
环路滤波器，所述环路滤波器连接至所述电荷泵，所述环路滤波器包括具有第一电阻值的第一电阻部件、具有第一电容值的第一电容部件和具有第二电容值的第二电容部件，所述第一电容部件与所述第一电阻部件被配置为串联连接在所述电荷泵的输出节点与基准电位之间，所述第二电容部件被配置为连接在所述电荷泵的输出节点与基准电位之间，其中，所述锁相环电路的零点频率被配置为由第一电阻值和第一电容值确定，且所述锁相环电路的极点频率被配置为由第一电阻值和第二电容值确定；
其中，电荷泵电流、第一电阻值、第一电容值和第二电容值中的至少两者能够被调节，以使得所述锁相环电路的环路带宽改变，并保持所述零点频率与环路带宽之间的第一比值不变，且所述极点频率与环路带宽之间的第二比值不变。
2.根据权利要求1所述的锁相环电路，其特征在于，当调节后的电荷泵电流为调节前的电荷泵电流的K倍时，调节后的第一电阻值为调节前的第一电阻值的
倍，且调节前后第一电容值和第二电容值不变。
3.根据权利要求1所述的锁相环电路，其特征在于，当调节后的电荷泵电流为调节前的电荷泵电流的K倍时，调节后的第一电容值为调节前的第一电容值的1/K倍，调节后的第二电容值为调节前的第二电容值的1/K倍，且调节前后第一电阻值不变。
4.根据权利要求1所述的锁相环电路，其特征在于，当调节后的第一电阻值为调节前的第一电阻值的
倍时，调节后的第一电容值为调节前的第一电容值的K倍，调节后的第二电容值为调节前的第二电容值的K倍，且调节前后电荷泵电流不变。
5.根据权利要求1所述的锁相环电路，其特征在于，所述电荷泵包括：
第一电流源，所述第一电流源的第一节点被配置为连接至电源电位，且所述第一电流源的第二节点经由第一开关连接至所述电荷泵的输出节点，其中，所述电荷泵电流包括所述第一电流源的第一电流；以及
第二电流源，所述第二电流源的第三节点经由第二开关连接至所述输出节点，且所述第二电流源的第四节点被配置为连接至基准电位，其中，所述电荷泵电流包括所述第二电流源的第二电流。
6.根据权利要求5所述的锁相环电路，其特征在于，所述第一电流源包括：
第一晶体管，所述第一晶体管的一个沟道端子连接至所述第一节点，所述第一晶体管的另一沟道端子连接至所述第二节点，所述第一晶体管的控制端子被配置为连接至第一偏置电位，和
第二晶体管，所述第二晶体管的一个沟道端子连接至所述第一节点，所述第二晶体管的另一沟道端子连接至所述第二节点，所述第二晶体管的控制端子被配置为分别经由第三开关连接至所述电源电位和经由第四开关连接至所述第一偏置电位；以及
所述第二电流源包括：
第三晶体管，所述第三晶体管的一个沟道端子连接至所述第三节点，所述第三晶体管的另一沟道端子连接至所述第四节点，所述第三晶体管的控制端子被配置为连接至第二偏置电位，和
第四晶体管，所述第四晶体管的一个沟道端子连接至所述第三节点，所述第四晶体管的另一沟道端子连接至所述第四节点，所述第四晶体管的控制端子被配置为分别经由第五开关连接至所述第二偏置电位和经由第六开关连接至所述基准电位。
7.根据权利要求6所述的锁相环电路，其特征在于，所述第三开关的导通和断开状态被配置为与所述第四开关的导通和断开状态相反，所述第五开关的导通和断开状态被配置为与所述第六开关的导通和断开状态相反，且所述第三开关的导通和断开状态被配置为与所述第六开关的导通和断开状态相同。
8.根据权利要求7所述的锁相环电路，其特征在于，所述第三开关和所述第六开关分别是被配置为由第一开关信号控制的第五晶体管和第八晶体管；以及
所述第四开关和所述第五开关分别是被配置为由第二开关信号控制的第六晶体管和第七晶体管；
其中，所述第一开关信号与所述第二开关信号彼此反相。
9.根据权利要求6所述的锁相环电路，其特征在于，所述第一晶体管的沟道掺杂类型与所述第二晶体管的沟道掺杂类型相同，所述第三晶体管的沟道掺杂类型与所述第四晶体管的沟道掺杂类型相同，且所述第一晶体管的沟道掺杂类型与所述第三晶体管的沟道掺杂类型相反。
10.根据权利要求6所述的锁相环电路，其特征在于，所述第一晶体管的沟道宽度与所述第二晶体管的沟道宽度至少是根据调节前后电荷泵电流的变化确定的；以及
所述第三晶体管的沟道宽度与所述第四晶体管的沟道宽度至少是根据调节前后电荷泵电流的变化确定的。
11.根据权利要求5所述的锁相环电路，其特征在于，所述电荷泵还包括：
第一镜像电流源，所述第一镜像电流源与所述第一电流源共同形成第一电流镜；
第二镜像电流源，所述第二镜像电流源与所述第二电流源共同形成第二电流镜，且所述第二镜像电流源和所述第一镜像电流源在参考节点处彼此连接；以及
运放跟随器，所述运放跟随器连接在所述参考节点和所述输出节点之间；
其中，所述第一电流源的第一电流与所述第一镜像电流源的第三电流之间的第三比值不变，所述第二电流源的第二电流与所述第二镜像电流源的第四电流之间的第四比值不变，且所述第三电流与所述第四电流相等。
12.根据权利要求11所述的锁相环电路，其特征在于，所述第一镜像电流源包括：
第九晶体管，所述第九晶体管的一个沟道端子被配置为连接至所述电源电位，所述第九晶体管的控制端子被配置为连接至第一偏置电位，和
第十晶体管，所述第十晶体管的一个沟道端子连接至所述第九晶体管的另一沟道端子，所述第十晶体管的另一沟道端子连接至所述参考节点，所述第十晶体管的控制端子被配置为连接至所述基准电位；以及
所述第二镜像电流源包括：
第十一晶体管，所述第十一晶体管的一个沟道端子被配置为连接至所述基准电位，所述第十一晶体管的控制端子被配置为连接至第二偏置电位，和
第十二晶体管，所述第十二晶体管的一个沟道端子连接至所述第十一晶体管的另一沟道端子，所述第十二晶体管的另一沟道端子连接至所述参考节点，所述第十二晶体管的控制端子被配置为连接至所述电源电位。
13.根据权利要求11所述的锁相环电路，其特征在于，所述运放跟随器的第一输入端连接至所述参考节点，所述运放跟随器的第二输入端连接至所述输出节点，且所述运放跟随器的输出端连接至第一偏置电位。
14.根据权利要求1所述的锁相环电路，其特征在于，所述第一电阻部件包括：
第一电阻器；
第二电阻器，所述第二电阻器与所述第一电阻器串联连接在所述第一电阻部件的两端之间；以及
第七开关，所述第七开关的一端连接至所述第一电阻器和所述第二电阻器之间的连接节点，所述第七开关的另一端连接至所述第一电阻器的不是连接节点的一端，或者所述第七开关的另一端连接至所述第二电阻器的不是连接节点的一端。
15.根据权利要求14所述的锁相环电路，其特征在于，所述第一电阻器的电阻值与所述第二电阻器的电阻值至少是根据调节前后第一电阻值的变化确定的。
16.根据权利要求1所述的锁相环电路，其特征在于，所述第一电容部件包括第一可调电容器。
17.根据权利要求1所述的锁相环电路，其特征在于，所述第二电容部件包括第二可调电容器。
18.根据权利要求1所述的锁相环电路，其特征在于，所述锁相环电路的在执行锁定过程中的环路带宽大于所述锁相环电路的在处于锁定状态下的环路带宽。
19.一种信号处理设备，其特征在于，所述信号处理设备包括根据权利要求1至18中任一项所述的锁相环电路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110848675.1A CN113300705B (zh) | 2021-07-27 | 2021-07-27 | 锁相环电路和信号处理设备 |
| PCT/CN2022/070700 WO2023005157A1 (zh) | 2021-07-27 | 2022-01-07 | 锁相环电路和信号处理设备 |
| KR1020237025880A KR20230125303A (ko) | 2021-07-27 | 2022-01-07 | 위상 고정 루프 회로 및 신호 처리 장치 |
| TW111100717A TWI788181B (zh) | 2021-07-27 | 2022-01-07 | 鎖相環電路和訊號處理設備 |
| CA3202290A CA3202290A1 (en) | 2021-07-27 | 2022-01-07 | Phase-locked loop circuit and signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110848675.1A CN113300705B (zh) | 2021-07-27 | 2021-07-27 | 锁相环电路和信号处理设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113300705A CN113300705A (zh) | 2021-08-24 |
| CN113300705B true CN113300705B (zh) | 2021-10-15 |
Family
ID=77331128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110848675.1A Active CN113300705B (zh) | 2021-07-27 | 2021-07-27 | 锁相环电路和信号处理设备 |
Country Status (5)
| Country | Link |
|---|---|
| KR (1) | KR20230125303A (zh) |
| CN (1) | CN113300705B (zh) |
| CA (1) | CA3202290A1 (zh) |
| TW (1) | TWI788181B (zh) |
| WO (1) | WO2023005157A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113300705B (zh) * | 2021-07-27 | 2021-10-15 | 深圳比特微电子科技有限公司 | 锁相环电路和信号处理设备 |
| CN117544164B (zh) * | 2024-01-08 | 2024-04-09 | 芯耀辉科技有限公司 | 基于开环控制的闭环稳定性的校正方法、设备及介质 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441660B1 (en) * | 2001-02-02 | 2002-08-27 | Broadcom Corporation | High speed, wide bandwidth phase locked loop |
| ATE364930T1 (de) * | 2003-06-17 | 2007-07-15 | Freescale Semiconductor Inc | Filter für eine phasenregelschleife |
| TWI343189B (en) * | 2007-10-01 | 2011-06-01 | Via Tech Inc | Loop filters and phase locked loops using the same |
| US7952436B2 (en) * | 2009-06-23 | 2011-05-31 | Fortemedia, Inc. | Phase lock loop circuit |
| US9099995B2 (en) * | 2013-03-14 | 2015-08-04 | Qualcomm Incorporated | Ring oscillator circuit and method |
| CN108540129B (zh) * | 2017-03-01 | 2021-10-26 | 上海复旦微电子集团股份有限公司 | 一种含双通路压控振荡器的锁相环电路 |
| CN107634759B (zh) * | 2017-09-15 | 2020-07-28 | 北京华大九天软件有限公司 | 一种自适应环路带宽的锁相环电路 |
| CN109889194A (zh) * | 2019-02-27 | 2019-06-14 | 上海华虹宏力半导体制造有限公司 | 一种快速锁定的锁相环电路 |
| CN113300705B (zh) * | 2021-07-27 | 2021-10-15 | 深圳比特微电子科技有限公司 | 锁相环电路和信号处理设备 |
-
2021
- 2021-07-27 CN CN202110848675.1A patent/CN113300705B/zh active Active
-
2022
- 2022-01-07 CA CA3202290A patent/CA3202290A1/en active Pending
- 2022-01-07 KR KR1020237025880A patent/KR20230125303A/ko unknown
- 2022-01-07 WO PCT/CN2022/070700 patent/WO2023005157A1/zh unknown
- 2022-01-07 TW TW111100717A patent/TWI788181B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI788181B (zh) | 2022-12-21 |
| CN113300705A (zh) | 2021-08-24 |
| KR20230125303A (ko) | 2023-08-29 |
| CA3202290A1 (en) | 2023-02-02 |
| WO2023005157A1 (zh) | 2023-02-02 |
| TW202234829A (zh) | 2022-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111133681B (zh) | 具有电荷泵斩波功能的差分pll | |
| US7633347B2 (en) | Apparatus and method for operating a phase-locked loop circuit | |
| US7176737B2 (en) | Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs | |
| CN113300705B (zh) | 锁相环电路和信号处理设备 | |
| US7403063B2 (en) | Apparatus and method for tuning center frequency of a filter | |
| US20090085681A1 (en) | High-resolution digitally controlled oscillator and method thereof | |
| US20080284529A1 (en) | Method and apparatus of a ring oscillator for phase locked loop (pll) | |
| US20100134170A1 (en) | Delay Cell of Ring Oscillator and Associated Method | |
| US8710930B2 (en) | Differential ring oscillator and method for calibrating the differential ring oscillator | |
| US10951164B2 (en) | Voltage-controlled oscillator, PLL circuit, and CDR device | |
| US9444468B2 (en) | Oscillator devices and methods | |
| CN106685415B (zh) | 电荷泵电路和锁相环 | |
| CN110572150B (zh) | 时钟产生电路及时钟产生方法 | |
| US9419632B1 (en) | Charge pump for use in phase-locked loop | |
| US7498885B2 (en) | Voltage controlled oscillator with gain compensation | |
| US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
| US7880550B2 (en) | Voltage translation using feedback to adjust output voltage range | |
| US10985767B2 (en) | Phase-locked loop circuitry having low variation transconductance design | |
| WO2002027923A2 (en) | High-swing transconductance amplifier for charge pump circuit | |
| CN114301452A (zh) | 锁相环电路、控制方法、电荷泵及芯片 | |
| US20050195045A1 (en) | Gain control circuits for voltage controlled oscillators | |
| Rajeshwari et al. | Precise current matching charge pump for digital phase locked loop | |
| CN109639270B (zh) | 一种压控振荡器电路 | |
| US10951217B2 (en) | Device and method for controllably delaying electrical signals | |
| CN114421959A (zh) | 一种增益可调的压控振荡器及锁相环电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |