CN107634759B - 一种自适应环路带宽的锁相环电路 - Google Patents
一种自适应环路带宽的锁相环电路 Download PDFInfo
- Publication number
- CN107634759B CN107634759B CN201710831548.4A CN201710831548A CN107634759B CN 107634759 B CN107634759 B CN 107634759B CN 201710831548 A CN201710831548 A CN 201710831548A CN 107634759 B CN107634759 B CN 107634759B
- Authority
- CN
- China
- Prior art keywords
- proportional
- charge pump
- loop
- current
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种自适应环路带宽的锁相环电路，包括依次串联连接构成反馈回路的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器，还包括：平方律反比例线性电流偏置电路，所述平方律反比例线性电流偏置电路，用于产生与所述压控振荡器的控制电压的平方成正比、所述反馈分频器的分频比成反比的电流的偏置电压信号，所述偏置电压信号用以控制所述电荷泵输出电流对环路滤波器进行充放电控制。本发明的自适应环路带宽的锁相环电路，环路带宽ωn可以随锁相环的输入及输出频率自适应地调整，使锁相环的环路动态特性保持一致，不随输入参考频率和输出频率的变化而变化。
Description
技术领域
本发明涉及锁相环电路技术领域，特别是涉及一种随锁相环输入及输出频率自适应调整环路带宽的锁相环电路。
背景技术
锁相环在各类电子系统中有广泛的应用，比如在SOC和处理器中。传统的锁相环是基于模拟或混合信号电路的，主要包括鉴频鉴相器(PFD)、电荷泵、环路滤波器、压控振荡器(VCO)以及反馈分频器构成的反馈回路。
图1为现有技术中常见的一种传统锁相环电路的原理图，如图1所示，传统的锁相环电路包括：锁相环的输入时钟源101、鉴频鉴相器(PFD)103、电荷泵106、环路滤波器108、压控振荡器(VCO)110、反馈分频器113和锁相环的输出端111。
锁相环的输入时钟源101，来自于晶振或其它参考时钟，其输出参考时钟(REF)信号102给鉴频鉴相器(PFD)103的参考输入端。鉴频鉴相器(PFD)103的反馈输入端接收反馈分频器113输出的反馈时钟(FB)信号114，并根据接收的参考时钟(REF)信号102和反馈时钟(FB)信号114的相位差，输出第一输出(UP)信号104和第二输出信号(DN)105给电荷泵106。图2为鉴频鉴相器(PFD)的输入及输出信号的波形变化图。
如图2所示，当FB信号114的相位超前REF信号102的相位时，FB信号114的上升沿会使DN信号105先上升为高电平，直至REF信号102的上升沿使得UP信号104上升为高电平，同为高电平的UP信号104和DN信号105会使PFD_103的状态重置，从而使得UP信号104和DN信号105同时恢复为低电平；当FB信号114的相位滞后REF信号102的相位时，REF信号102的上升沿会使UP信号104先上升为高电平，直至FB信号114的上升沿使得DN信号105上升为高电平，同为高电平的UP信号104和DN信号105会使PFD_103的状态重置，从而使得UP信号104和DN信号105同时恢复为低电平。
电荷泵106，在第一输出(UP)信号104为高电平且第二输出信号(DN)105为低电平时，输出电流107给环路滤波器108充电；在第二输出信号(DN)105为高电平且第一输出(UP)信号104为低电平时，输出电流107给环路滤波器108放电。
环路滤波器108对电流107进行滤波，并产生控制电压109控制压控振荡器(VCO)110的振荡频率。压控振荡器(VCO)110的输出时钟信号112一方面经过反馈分频器113分频得到反馈时钟(FB)信号114输入给鉴频鉴相器(PFD)103，用以构成一个闭环的反馈回路，另一方面输出到锁相环的输出端111，作为整个环路的输出信号。
锁相环的环路稳定性及动态特性可以通过其相位的频域响应来反映。图3为现有技术中用于二阶锁相环的一阶RC环路滤波器的原理图，采用图3中所示的一阶RC滤波器的二阶锁相环，其输出相位PO(s)与输入相位PI(s)的闭环频域响应(传递函数)的表达式为：
其中，N为反馈分频器的分频比；
ωn为锁相环的环路带宽(rad/s)，其表达式为：
ζ为阻尼系数，其表达式为：
在上述表达式中，Icp为电荷泵的充电/放电电流，KV为压控振荡器(VCO)的频率增益(Hz/V)，R和C分别为一阶RC环路滤波器的电阻值和电容值。
环路带宽ωn反映了锁相环的响应速度，而阻尼系数ζ刻画了锁相环的稳定性。当阻尼系数ζ小于1，锁相环是欠阻尼系统，过小的ζ会导致锁相环的不稳定；当阻尼系数ζ大于1，锁相环是过阻尼系统，过大的ζ会导致锁相环的锁定时间变长。为了保证锁相环系统的稳定性，环路带宽ωn通常小于输入参考频率的十分之一。并且，锁相环为了满足宽范围的输入参考频率下系统的稳定性，环路带宽ωn必须小于最低输入参考频率的十分之一。
因此，最低输入参考频率的稳定性要求限制了对环路带宽ωn的选择，对于较高输入参考频率的情况，环路带宽ωn就较窄，就会降低对压控振荡器(VCO)的相位噪声的抑制能力。
即使环路参数均保持不变，当设置不同的输入参考频率和输出频率时，需要调整反馈分频比N，也会导致环路带宽ωn和阻尼系数ζ发生变化，从而使锁相环的环路动态特性发生变化。
对于变化的输入参考频率和输出频率，由闭环频域响应的表达式(1)可知，如果环路带宽ωn随输入参考频率按比例变化，并且阻尼系数ζ保持固定不变，则锁相环的环路动态特性将保持一致，不随输入参考频率和输出频率的变化而变化。
因此，为了取得锁相环的优化设计，使输入参考频率和输出频率可以覆盖较宽的频率范围，有必要寻求一种环路带宽ωn可以根据输入参考频率自适应地调整的锁相环电路。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种自适应环路带宽的锁相环电路，环路带宽ωn可以随锁相环的输入及输出频率自适应地调整，使锁相环的环路动态特性保持一致，不随输入参考频率和输出频率的变化而变化。
为实现上述目的，本发明提供的自适应环路带宽的锁相环电路，包括依次串联连接构成反馈回路的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器，其特征在于，还包括：平方律反比例线性电流偏置电路，
所述平方律反比例线性电流偏置电路，用于产生与所述压控振荡器的控制电压的平方成正比、所述反馈分频器的分频比成反比的电流的偏置电压信号，所述偏置电压信号用以控制所述电荷泵输出电流对环路滤波器进行充放电控制。
进一步地，所述平方律反比例线性电流偏置电路包括：平方律偏置电流产生器、反比例线性电流镜和电荷泵偏置电压产生器，其中，
所述平方律偏置电流产生器接收所述压控振荡器的控制电压，产生与所述控制电压的平方成正比的偏置电流；所述反比例线性电流镜，根据输入的偏置电流，生成与所述反馈分频器的分频比成反比的偏置电流；所述电荷泵偏置电压产生器，根据输入的偏置电流，生成所述偏置电压信号控制所述电荷泵输出电流。
进一步地，所述反比例线性电流镜，为基于加权电流镜的反比例线性电流镜。
进一步地，所述电荷泵为并联连接的积分电荷泵和比例电荷泵，且所述积分电荷泵和所述比例电荷泵的充放电电流的比值为固定值。
进一步地，所述环路滤波器为基于开关电容的环路滤波器，环路滤波器的零点与输入参考时钟的频率的比值为固定值，即为所述积分电荷泵和所述比例电荷泵的充放电电流的比值。
进一步地，所述电荷泵的输出电流与所述环路滤波器的控制电压的平方成正比、所述反馈分频器的分频比成反比。
进一步地，还包括：时钟产生器，所述时钟产生器，根据输入时钟端的参考时钟信号，生成所述环路滤波器的多相控制时钟信号。
进一步地，所述多相控制时钟信号为四个时钟信号：第一、第二、第三、第四时钟信号，
第一时钟信号和第二时钟信号分别为输入参考时钟信号二分频得到的互补时钟信号；第三时钟信号和第四时钟信号分别为所述环路滤波器的开关电容的复位信号。
进一步地，所述环路滤波器包括：第一比例电容、第二比例电容、基于运放的单位增益缓冲器和最大积分电容，其中，
所述第一比例电容、所述第二比例电容的一端与所述基于运放的单位增益缓冲器的同相输入端相连接，接收积分电荷泵输出的第一电流，并且还与所述最大积分电容的输出端相连接作为所述环路滤波器的输出端，输出控制电压；所述第一比例电容、所述第二比例电容的另一端分别通过受控于所述第三时钟信号和所述第四时钟信号选通的开关与所述基于运放的单位增益缓冲器的输出端相连接；所述第一比例电容、所述第二比例电容的另一端还分别通过受控于所述第一时钟信号和所述第二时钟信号选通的开关，接收比例电荷泵输出的第二电流；所述第一比例电容、所述第二比例电容的电容值相同；所述最大积分电容的输入端接地。
进一步地，还包括：启动电路，所述启动电路，根据所述反馈分频器的反馈时钟信号，产生启动电压信号控制所述压控振荡器以及所述平方律反比例线性电流偏置电路的工作状态。
本发明的自适应环路带宽的锁相环电路的环路动态特性保持一致，不随输入参考频率和输出频率的变化而变化。采用本发明的自适应环路带宽的锁相环电路，可以获得尽可能宽的环路带宽ωn，从而优化对压控振荡器的相位噪声的抑制，获得优化宽带的锁相环电路。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为现有技术中常见的一种传统锁相环电路的原理图；
图2为鉴频鉴相器(PFD)的输入及输出信号的波形变化图；
图3为现有技术中用于二阶锁相环的一阶RC环路滤波器的原理图；
图4为根据本发明的自适应环路带宽的锁相环电路的原理图；
图5为根据本发明的开关电容电阻电路的原理图；
图6为根据本发明的参考时钟信号以及时钟产生器产生的多相控制时钟信号的波形图；
图7为根据本发明的基于开关电容的环路滤波器的原理图；
图8为根据本发明的平方律反比例线性电流偏置电路的原理图；
图9为根据本发明的反比例线性电流镜的一种实现方式；
图10为根据本发明的基于加权电流镜的反比例线性电流镜的一种实现方式。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图4为根据本发明的自适应环路带宽的锁相环电路的原理图，如图4所示，本发明的自适应环路带宽的锁相环电路，包括：
输入时钟端401、鉴频鉴相器403、积分电荷泵406、比例电荷泵407、环路滤波器412、压控振荡器414、反馈分频器421、平方律反比例线性电流偏置电路419和环路的输出端415。
鉴频鉴相器403，根据接收的输入时钟端401的参考时钟信号402和反馈分频器421的反馈时钟信号422，输出反映参考时钟信号402和反馈时钟信号422相位差的第一控制信号404和第二控制信号405给积分电荷泵406和比例电荷泵407。
积分电荷泵406和比例电荷泵407分别输出第一电流408和第二电流409对环路滤波器412进行充放电控制，环路滤波器412输出控制电压信号413控制压控振荡器414产生输出时钟信号416。
输出时钟信号416一方面输出到环路的输出端415，另一方面经过反馈分频器421分频得到反馈时钟信号422输入至鉴频鉴相器403。
反馈分频器421的分频比通过分频输入端417设定。
平方律反比例线性电流偏置电路419，根据压控振荡器414的控制电压信号413和反馈分频器421的分频比信号418，产生与控制电压的平方成正比、分频比成反比的偏置电流的多个偏置电压信号420。
偏置电压信号420，提供给积分电荷泵406和比例电荷泵407，积分电荷泵406和比例电荷泵407在第一控制信号404和第二控制信号405控制下生成第一电流408和第二电流409。
本发明的自适应环路带宽的锁相环电路，还包括：时钟产生器410和启动电路423，其中，
时钟产生器410，用于根据输入时钟端401的参考时钟信号402，生成环路滤波器412的多相控制时钟信号411。
启动电路423，用于根据反馈分频器421的反馈时钟信号422产生启动电压信号424，控制压控振荡器414和平方律反比例线性电流偏置电路419的工作状态。
具体而言，当压控振荡器414未振荡时，启动电路423提供启动电压信号424协助压控振荡器414启动振荡；当压控振荡器414开始振荡、平方律反比例线性电流偏置电路419生成电荷泵正常工作的偏置电压信号420后，启动电路423关断启动电压信号424。
下面结合具体的实施方式，详细的阐述启动电路423的工作过程。
当锁相环电路刚上电的时候，由于控制电压信号413的初始值较低，平方律反比例线性电流偏置电路419输出的偏置电压信号420生成的电荷泵电流很微小或者几乎没有，压控振荡器414还没有开始振荡。启动电路423监测反馈时钟信号422，当反馈时钟信号422无输出时钟信号时，启动电路423提供初始的启动电压信号424给压控振荡器414和平方律反比例线性电流偏置电路419。在初始的启动电压信号424的作用下，平方律反比例线性电流偏置电路419输出的偏置电压信号420生成电荷泵电流，压控振荡器414进入振荡状态，输出时钟信号416经反馈分频器421分频后的反馈时钟信号422的翻转会被启动电路423检测到，从而关闭初始的启动电压信号424。自此，锁相环电路进入自主调整控制电压信号413，并最终进入锁定状态。
下面结合平方律反比例线性电流偏置电路419的工作原理，进一步阐述本发明的自适应环路带宽的锁相环电路的工作原理及有益效果。
由于平方律反比例线性电流偏置电路419，根据压控振荡器414的控制电压信号413和反馈分频器421的分频比信号418，产生与控制电压VCtrl的平方成正比、分频比N成反比的偏置电流的多个偏置电压信号420可知，本发明的自适应环路带宽的锁相环电路的电荷泵(积分电荷泵406和比例电荷泵407)的充电/放电电流(第一电流408和第二电流409)Icp与压控振荡器414的控制电压VCtrl(控制电压信号413)的关系如下：
其中，N为反馈分频器421的分频比。
根据表达式(4)和前述的表达式(2)可得如下表达式：
而对于给定设计的锁相环，压控振荡器414的频率增益KV(Hz/V)和环路滤波器412的电容值C可以假定为常数。因此，压控振荡器414的振荡频率fVCO与控制电压VCtrl的关系如下：
fVCO＝KV·VCtrl (6)
由表达式(5)和(6)可得如下表达式：
在表达式(7)的最后一步推导中，使用了如下关系：在锁相环锁定条件下，压控振荡器414的振荡频率fVCO与反馈分频器421的分频比N之比即为输入参考时钟402的频率fREF。
由表达式(7)可知，本发明的自适应环路带宽的锁相环电路的环路带宽ωn随输入参考时钟402的频率fREF按比例变化。
本发明的环路滤波器412采用开关电容的方式来实现，优选为基于开关电容的环路滤波器。
图5为根据本发明的开关电容电阻电路的原理图，如图5所示，本发明的开关电容电阻的等效电阻Req为：
其中，f为开关S1和S2的工作频率。
本发明的环路滤波器412采用开关电容的方式来实现，其开关的工作频率f即为输入参考时钟402的频率fREF。因此，通过前述的表达式(3)和表达式(7)、(8)，可得阻尼系数ζ的表达式为：
由表达式(9)可知，本发明的自适应环路带宽的锁相环电路的阻尼系数ζ保持固定不变，不会随着输入输出时钟信号频率的不同而发生改变。
通过上述表达式(7)和(9)，可以明确的看出本发明的自适应环路带宽的锁相环电路具有环路带宽ωn随输入参考频率按比例变化，并且阻尼系数ζ保持固定不变的特性。因此，本发明的自适应环路带宽的锁相环电路的环路动态特性保持一致，不随输入参考频率和输出频率的变化而变化。采用本发明的自适应环路带宽的锁相环电路，可以获得尽可能宽的环路带宽ωn，从而优化对压控振荡器的相位噪声的抑制，获得优化宽带的锁相环电路。
下面结合具体的实施例，详细的介绍本发明的自适应环路带宽的锁相环电路的组成部分的可选实施方式。
本发明的鉴频鉴相器403，可以采用任何基于三态的静态或动态鉴频鉴相器。
本发明的积分电荷泵406和比例电荷泵407是一样的彼此匹配的结构，并且比例电荷泵407的充放电电流ICPP(第一电流408)是积分电荷泵406的充放电电流ICPI(第二电流409)的KP倍，关系表达式如下：
ICPP＝KP·ICPI (10)
本发明的环路滤波器412为基于开关电容的环路滤波器，其所需的四个时钟信号由时钟产生器410生成。本发明的时钟产生器410，根据参考时钟信号402产生多相控制时钟信号411给环路滤波器412，图6为根据本发明的参考时钟信号以及时钟产生器产生的多相控制时钟信号的波形图。
如图6所示，CLKREF为参考时钟信号402；PH1和PH2分别为参考时钟信号CLKREF二分频得到的互补时钟信号；PH1a和PH2a分别为对应的开关电容C2a和C2b的复位信号。
图7为根据本发明的基于开关电容的环路滤波器的原理图。如图7所示，本发明的基于开关电容的环路滤波器包括：第一比例电容C2a、第二比例电容C2b、基于运放的单位增益缓冲器和最大积分电容C1，其中，
第一比例电容C2a、第二比例电容C2b的一端与基于运放的单位增益缓冲器的同相输入端相连接，接收积分电荷泵406输出的第一电流408，并且还与最大积分电容C1的输出端相连接作为基于开关电容的环路滤波器的输出端，输出控制电压VCtrl；
第一比例电容C2a、第二比例电容C2b的另一端分别通过受控于PH1a、PH2a选通的开关与基于运放的单位增益缓冲器的输出端相连接；
第一比例电容C2a、第二比例电容C2b的另一端还分别通过受控于PH1、PH2选通的开关，接收比例电荷泵407输出的第二电流409；
第一比例电容C2a、第二比例电容C2b的电容值相同；
最大积分电容C1的输入端接地。
下面结合图6及图7，介绍本发明的基于开关电容的环路滤波器的工作原理。
当PH1为高电平、PH2为低电平，在参考时钟信号CLKREF的上升沿附近，比例电荷泵407通过PH1选通的开关给第一比例电容C2a充放电，在PH2a变高时第二比例电容C2b存储的电荷被复位；
当PH1为低电平、PH2为高电平，在参考时钟信号CLKREF的上升沿附近，比例电荷泵407通过PH2选通的开关给第二比例电容C2b充放电，在PH1a变高时第一比例电容C2a存储的电荷被复位。
在上述两种情况下，积分电荷泵406给最大积分电容C1充放电。由此可得基于开关电容的环路滤波器的环路传递函数为：
基于开关电容的环路滤波器的等效电阻Req为：
由表达式(11)可以得出基于开关电容的环路滤波器的环路传递函数的零点为：
为了锁相环的稳定性，通常要求KP不小于5。
由于KP是比例电荷泵407的充放电电流ICPP与积分电荷泵406的充放电电流ICPI的比值，因此基于开关电容的环路滤波器的环路传递函数的零点位置与输入参考时钟信号402的频率fREF之比可以通过匹配电流镜得到精准的控制。
基于开关电容的环路滤波器输出端的VCtrl与最大积分电容C1(环路滤波器中最大的电容)直接相连，且第一比例电容C2a、第二比例电容C2b受控的开关均未直接和环路滤波器的输出端相连接，因此，基于开关电容的环路滤波器不会受时钟馈通噪声的影响，从而使压控振荡器414的输出时钟稳定且抖动性能佳。
图8为根据本发明的平方律反比例线性电流偏置电路的原理图，如图8所示，本发明的平方律反比例线性电流偏置电路419包括：平方律偏置电流产生器、反比例线性电流镜和电荷泵偏置电压产生器，其中，
平方律偏置电流产生器接收压控振荡器414的控制电压VCtrl(也就是环路滤波器412输出的控制电压信号413)，产生与控制电压VCtrl的平方成正比的偏置电流；
反比例线性电流镜，根据输入的偏置电流，生成与反馈分频器421的分频比N成反比的偏置电流；
电荷泵偏置电压产生器，根据输入的偏置电流，生成积分电荷泵406和比例电荷泵407的电流源和电流沉的偏置电压信号420，控制积分电荷泵406和比例电荷泵407产生匹配的第一电流408和第二电流409。
平方律偏置电流产生器可以利用MOS管的沟道电流的平方律来实现。
本发明的反比例线性电流镜的工作状态不随电荷泵的充放电而发生任何变化，从而使环路滤波器的输入充放电电流幅值稳定。
图9为根据本发明的反比例线性电流镜的一种实现方式，如图9所示，将电流镜的输入MOS管的有效宽度按反馈分频器421的分频比N进行等比例线性调整。对于n位的控制字N，最大的MOS管的尺寸比例为2n-1:1。但是，对于较大范围的分频比N，该实现方式需要的MOS管面积会非常大。
图10为根据本发明的基于加权电流镜的反比例线性电流镜的一种实现方式。如图10所示，通过2：1的电流镜实现了二进制加权的支路电流，从而使得各支路电流镜MOS管的尺寸相同，节省大量的MOS管面积。为了减少使用的加权电流镜的个数，可以采用4：1或8：1的电流镜以及它们的组合来实现加权的支路电流，从而得到不同的反比例线性电流镜。
本发明的压控振荡器414，可以采用基于各类环振或者LC谐振的振荡电路，而不局限于基于带对称负载的差分缓冲延时级的环振。基于环振的压控振荡器可以覆盖较宽的频率范围，所需的芯片面积较小，但相位噪声较大。基于LC谐振的压控振荡器414的相位噪声性能较优，但覆盖的频率范围较窄，所需的芯片面积较大。
本发明的自适应环路带宽的锁相环电路的环路动态特性保持一致，不随输入参考频率和输出频率的变化而变化。采用本发明的自适应环路带宽的锁相环电路，可以获得尽可能宽的环路带宽ωn，从而优化对压控振荡器的相位噪声的抑制，获得优化宽带的锁相环电路。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种自适应环路带宽的锁相环电路，包括依次串联连接构成反馈回路的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器，其特征在于，还包括：平方律反比例线性电流偏置电路和时钟产生器，
所述平方律反比例线性电流偏置电路，用于产生与所述压控振荡器的控制电压的平方成正比、所述反馈分频器的分频比成反比的电流的偏置电压信号，所述偏置电压信号用以控制所述电荷泵输出电流对环路滤波器进行充放电控制；
所述电荷泵为并联连接的积分电荷泵和比例电荷泵，且所述积分电荷泵和所述比例电荷泵的充放电电流的比值为固定值；
所述时钟产生器，根据输入时钟端的参考时钟信号，生成所述环路滤波器的多相控制时钟信号；
所述多相控制时钟信号为四个时钟信号：第一、第二、第三、第四时钟信号，
第一时钟信号和第二时钟信号分别为输入参考时钟信号二分频得到的互补时钟信号；第三时钟信号和第四时钟信号分别为所述环路滤波器的开关电容的复位信号；
所述环路滤波器包括：第一比例电容、第二比例电容、基于运放的单位增益缓冲器和最大积分电容，其中，
所述第一比例电容、所述第二比例电容的一端与所述基于运放的单位增益缓冲器的同相输入端相连接，接收积分电荷泵输出的第一电流，并且还与所述最大积分电容的输出端相连接作为所述环路滤波器的输出端，输出控制电压；
所述第一比例电容、所述第二比例电容的另一端分别通过受控于所述第三时钟信号和所述第四时钟信号选通的开关与所述基于运放的单位增益缓冲器的输出端相连接；
所述第一比例电容、所述第二比例电容的另一端还分别通过受控于所述第一时钟信号和所述第二时钟信号选通的开关，接收比例电荷泵输出的第二电流；
所述第一比例电容、所述第二比例电容的电容值相同；
所述最大积分电容的输入端接地。
2.根据权利要求1所述的自适应环路带宽的锁相环电路，其特征在于，所述平方律反比例线性电流偏置电路包括：平方律偏置电流产生器、反比例线性电流镜和电荷泵偏置电压产生器，其中，
所述平方律偏置电流产生器接收所述压控振荡器的控制电压，产生与所述控制电压的平方成正比的偏置电流；
所述反比例线性电流镜，根据输入的偏置电流，生成与所述反馈分频器的分频比成反比的偏置电流；
所述电荷泵偏置电压产生器，根据输入的偏置电流，生成所述偏置电压信号控制所述电荷泵输出电流。
3.根据权利要求2所述的自适应环路带宽的锁相环电路，其特征在于，
所述反比例线性电流镜，为基于加权电流镜的反比例线性电流镜。
4.根据权利要求1所述的自适应环路带宽的锁相环电路，其特征在于，
所述环路滤波器为基于开关电容的环路滤波器，环路滤波器的零点与输入参考时钟的频率的比值为固定值，即为所述积分电荷泵和所述比例电荷泵的充放电电流的比值。
5.根据权利要求1所述的自适应环路带宽的锁相环电路，其特征在于，
所述电荷泵的输出电流与所述环路滤波器的控制电压的平方成正比、所述反馈分频器的分频比成反比。
6.根据权利要求1所述的自适应环路带宽的锁相环电路，其特征在于，还包括：启动电路，
所述启动电路，根据所述反馈分频器的反馈时钟信号，产生启动电压信号控制所述压控振荡器以及所述平方律反比例线性电流偏置电路的工作状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710831548.4A CN107634759B (zh) | 2017-09-15 | 2017-09-15 | 一种自适应环路带宽的锁相环电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710831548.4A CN107634759B (zh) | 2017-09-15 | 2017-09-15 | 一种自适应环路带宽的锁相环电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107634759A CN107634759A (zh) | 2018-01-26 |
| CN107634759B true CN107634759B (zh) | 2020-07-28 |
Family
ID=61101294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710831548.4A Active CN107634759B (zh) | 2017-09-15 | 2017-09-15 | 一种自适应环路带宽的锁相环电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107634759B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108718195B (zh) * | 2018-04-17 | 2022-05-13 | 北京时代民芯科技有限公司 | 一种采用可配置启动电路的电荷泵锁相环 |
| CN110784211A (zh) * | 2019-09-17 | 2020-02-11 | 芯创智（北京）微电子有限公司 | 一种采用开关电容式环路滤波器的锁相环电路 |
| CN112953527B (zh) * | 2021-03-12 | 2024-07-05 | 中国科学院微电子研究所 | 一种快速锁定的锁相环结构及电子设备 |
| CN113315509A (zh) * | 2021-05-26 | 2021-08-27 | 深圳市国微电子有限公司 | 锁相环电路及通信芯片 |
| CN113300705B (zh) * | 2021-07-27 | 2021-10-15 | 深圳比特微电子科技有限公司 | 锁相环电路和信号处理设备 |
| CN114095016B (zh) * | 2021-11-25 | 2023-01-24 | 宁波奥拉半导体股份有限公司 | 采样锁相环电路、方法、时钟发生器及电子设备 |
| CN114301451A (zh) * | 2021-12-31 | 2022-04-08 | 合肥市芯海电子科技有限公司 | 锁相环电路、控制方法、电荷泵及芯片 |
| CN114301452A (zh) * | 2021-12-31 | 2022-04-08 | 合肥市芯海电子科技有限公司 | 锁相环电路、控制方法、电荷泵及芯片 |
| CN115800999B (zh) * | 2022-11-15 | 2024-07-02 | 泛升云微电子(苏州)有限公司 | 锁相环系统及芯片 |
| CN117097329B (zh) * | 2023-10-09 | 2024-02-27 | 芯耀辉科技有限公司 | 一种数字信号处理方法及系统 |
| CN117526932B (zh) * | 2024-01-08 | 2024-05-10 | 芯耀辉科技有限公司 | 一种时钟信号生成方法及装置 |
| CN118399954B (zh) * | 2024-07-01 | 2024-09-06 | 山东云海国创云计算装备产业创新中心有限公司 | 带宽调整电路、方法、装置、产品、介质及锁相环电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646253B2 (en) * | 2006-05-19 | 2010-01-12 | Broadcom Corporation | Frequency-locked clock generator |
| CN102136840B (zh) * | 2011-04-22 | 2016-03-16 | 上海华虹宏力半导体制造有限公司 | 自偏置锁相环 |
| CN102970031B (zh) * | 2012-11-05 | 2015-04-08 | 广州润芯信息技术有限公司 | 锁相环频率综合器 |
| CN103297042A (zh) * | 2013-06-24 | 2013-09-11 | 中国科学院微电子研究所 | 一种可快速锁定的电荷泵锁相环电路 |
| CN105871372A (zh) * | 2016-03-24 | 2016-08-17 | 中国电子科技集团公司第二十四研究所 | 防止带内噪声被放大至分频比的平方倍的下采样锁相环 |
-
2017
- 2017-09-15 CN CN201710831548.4A patent/CN107634759B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107634759A (zh) | 2018-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107634759B (zh) | 一种自适应环路带宽的锁相环电路 | |
| US6608511B1 (en) | Charge-pump phase-locked loop circuit with charge calibration | |
| US7355486B2 (en) | Current controlled oscillation device and method having wide frequency range | |
| US6043715A (en) | Phase-locked loop with static phase offset compensation | |
| US9106128B2 (en) | Charge pump circuit and phase-locked loop including the charge pump circuit | |
| US8854094B2 (en) | Phase locked loop | |
| JPH0289422A (ja) | 電圧制御発振回路 | |
| EP2399339A2 (en) | Symmetric load delay cell oscillator | |
| US20140132308A1 (en) | Fast lock acquisition and detection circuit for phase-locked loops | |
| JP2006295343A (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
| TWI412234B (zh) | 鎖相迴路及其壓控振盪器 | |
| US7663417B2 (en) | Phase-locked loop circuit | |
| KR101252048B1 (ko) | 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 | |
| US6466096B1 (en) | Tunable oscillator with leakage compensation | |
| US20170310328A1 (en) | Signal generation circuit and signal generation method | |
| US8786334B2 (en) | Lock detection circuit and phase-locked loop circuit including the same | |
| US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
| US9490824B1 (en) | Phase-locked loop with frequency bounding circuit | |
| US7646226B2 (en) | Adaptive bandwidth phase locked loops with current boosting circuits | |
| CN107809240A (zh) | 用于锁相环电路的环路滤波器及锁相环电路 | |
| KR20120012386A (ko) | 락 검출 회로 및 이를 포함하는 위상 동기 루프 | |
| US20230163769A1 (en) | Low noise phase lock loop (pll) circuit | |
| KR100830898B1 (ko) | 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법 | |
| US20070200637A1 (en) | PLL circuit and semiconductor device | |
| US9407137B2 (en) | Charge pump circuit and PLL circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing Patentee after: Beijing Huada Jiutian Technology Co.,Ltd. Address before: 100102 floor 2, block a, No.2 lizezhong 2nd Road, Chaoyang District, Beijing Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd. |
|
| CP03 | Change of name, title or address |