CN105871372A - 防止带内噪声被放大至分频比的平方倍的下采样锁相环 - Google Patents
防止带内噪声被放大至分频比的平方倍的下采样锁相环 Download PDFInfo
- Publication number
- CN105871372A CN105871372A CN201610177611.2A CN201610177611A CN105871372A CN 105871372 A CN105871372 A CN 105871372A CN 201610177611 A CN201610177611 A CN 201610177611A CN 105871372 A CN105871372 A CN 105871372A
- Authority
- CN
- China
- Prior art keywords
- frequency
- loop
- charge pump
- phase
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 4
- 238000005070 sampling Methods 0.000 claims description 37
- 230000000694 effects Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000000052 comparative effect Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims 1
- 238000004088 simulation Methods 0.000 abstract 1
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101100534223 Caenorhabditis elegans src-1 gene Proteins 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种防止带内噪声被放大至分频比的平方倍的下采样锁相环,它含有:下采样环路,其输出为环路锁定后压控振荡器的振荡频率,包括下采样型鉴相器、跨导型电荷泵、环路滤波器和、压控振荡器;锁频环路,包括、三态鉴频鉴相器、死区产生器、差分电荷泵、和分频器。本发明下采样型锁相环电路在环路锁定时,锁频环路是不工作的,而下采样环路中不含有分频器,那么来自参考频率信号、鉴频鉴相器和电荷泵的噪声就不会在锁相环的输出处被放大到分频比的平方倍,它可广泛应用于模拟集成电路中基于锁相环的时钟产生电路,尤其是高频率低相噪的时钟生成。
Description
技术领域
本发明涉及一种锁相环环路结构,特别涉及一种防止带内噪声被放大至分频比的平方倍的下采样型锁相环环路结构。
背景技术
锁相环电路是模拟集成电路的核心单元电路,尤其在高频率低相噪的时钟生成电路中,锁相环决定了时钟生成电路的性能指标。目前,锁相环的环路结构种类繁多,有电荷泵型锁相环、自偏置锁相环、多环路锁相环等,采用下采样型环路结构的锁相环较少。图1是传统的电荷泵型锁相环的环路结构。主要组成模块包括三态鉴频鉴相器,电荷泵,环路滤波器,压控振荡器以及反馈分频器。三态鉴频鉴相器检测两个输入信号的相位差异,其中一个输入来自晶振产生的参考频率信号,另一个则是分频器对压控振荡器输出的频率进行分频后的反馈信号;三态鉴频鉴相器输出带有相位差异信息的脉冲序列作为开关信号去控制电荷泵向滤波器电容的充电电流大小,在滤波器的作用下,将相位差异信息转化为压控振荡器的控制电压;压控振荡器的输出频率随控制电压变化,经过分频器后反馈回三态鉴频鉴相器的输入。存在相位差异时,电荷泵充电电流的大小和方向会发生相应改变,然后改变控制电压的大小,进而调整压控振荡器的输出频率,直到相位差异消失,此时环路锁定。该锁相环的特点是结构简单,环路稳定,但它的缺点:由于环路中分频器的存在,来自鉴相器/电荷泵以及分频器的噪声(又称为带内噪声)在传到锁相环的输出时会被扩大分频比的平方倍。下面利用相位域模型来证明这点:
传统的电荷泵型锁相环的相位域模型如图2所示,其中φref,n,φPD,n,iCP,n,vLF,n,φVCO,n,φdiv,n是各个模块向环路引入的相位噪声,Kd定义为鉴相器增益,由相位误差到电荷泵输出的电流确定,有(1)式成立:
Kd=Iout/Δφ=Icp/(2π) (1)
(1)式中,Icp为电荷泵对滤波器包含的电容的充电电流的大小。
滤波器由一个电阻和一个电容串联后与另一个电容并联组成,它的传输函数F(s)有(2)式成立:
(2)式中,R1和C1是串联的电阻和电容的大小,C2是与前两者并联的电容大小。
压控振荡器的输入控制电压和输出频率应该成线性关系,它的传输函数有(3)式成立:
(3)式中Kvco是压控振荡器增益。
分频器负责将压控振荡器输出的频率分至其的整数分之一,它的传输函数有(4)式成立:
(4)式中fvco是压控振荡器输出的频率,fdiv是分频器输出的频率,N代表分频比。
βcp定义为从锁相环的输出处到电荷泵的输出处的电荷泵反馈增益,根据频域模型有(5)式成立:
根据(5)得出:
在锁相环的环路带宽内,由电荷泵带来的锁相环带内噪声可近似表达为:
其中SiCP,n是电荷泵电流的噪声的功率谱密度,Lin-band,CP是单边带噪声功率与载波功率之比。已经推出βCP,PFD∝1/N,因此Lin-band,CP,PFD∝N2。这就是传统的电荷泵型锁相环环路中鉴相器/电荷泵和分频器的噪声传到锁相环输出处时(在功率上)被放大了N2倍的原因。
发明内容
鉴于此,本发明提供一种防止带内噪声被放大至分频比的平方倍的下采样锁相环。
为达到上述目的,本发明提供如下技术方案:防止带内噪声被放大至分频比的平方倍的下采样锁相环,包括下采样环路和锁频环路,
所述下采样环路包括下采样型鉴相器、跨导型电荷泵、环路滤波器和压控振荡器;
所述锁频环路包括三态鉴频鉴相器、死区产生器、差分电荷泵和分频器;
所述下采样型鉴相器具有参考时钟Ref输入端和压控振荡器输出的振荡频率反馈端,所述下采样型鉴相器、跨导型电荷泵、环路滤波器和压控振荡器依次连接;
所述三态鉴频鉴相器具有参考时钟Ref输入端和分频器输出信号的反馈端,所述三态鉴频鉴相器、死区产生器和差分电荷泵依次连接;所述分频器连接于三态鉴频鉴相器的分频器输出信号的反馈端与压控振荡器的输出端之间;所述差分电荷泵连接于环路滤波器的输入端与死区产生器的输出端之间;
参考时钟Ref对压控振荡器的输出进行采样,采样得到的电压包含了相位差异信息;采信得到的电压驱动电荷泵,电荷泵将采信得到的电压转化为包含了相位差异信息的电流,在环路滤波器的作用下,再将包含了相位差异信息的电流转化为压控振荡器的控制电压;
分频器对压控振荡器的输出进行分频,鉴频鉴相器比较输入的参考时钟Ref和分频器的输出频率,比较结果经过死区产生器后驱动差分电荷泵,差分电荷泵的输出则连接到环路滤波器,和跨导型电荷泵一起改变压控振荡器的控制电压。
由于采用了以上技术方案,本发明具有以下有益技术效果:
本发明的下采样型锁相环电路包括下采样环路、锁频环路两部分。与传统的电荷泵型锁相环电路相比,它具有以下特点:
1.该下采样型锁相环电路在环路锁定时,锁频环路是不工作的,而下采样环路中不含有分频器,那么来自参考频率信号、鉴频鉴相器和电荷泵的噪声,也被称为带内噪声,就不会在锁相环的输出处被放大到分频比的平方倍。
2.锁频环路的结构类似于一个传统的电荷泵型锁相环,设计难度较小。
附图说明
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步的详细描述,其中:
图1为传统的电荷泵型锁相环的环路结构框图;
图2为传统的电荷泵型锁相环的相位域模型;
图3为本发明的下采样型锁相环的环路结构框图;
图4为本发明的下采样型鉴相器的原理框图。
具体实施方式
以下将结合附图,对本发明的优选实施例进行详细的描述;应当理解,优选实施例仅为了说明本发明,而不是为了限制本发明的保护范围。
一种防止带内噪声被放大至分频比的平方倍的下采样型锁相环环路结构,它直接应用的领域是模拟集成电路中基于锁相环的时钟产生电路,尤其是高频率低相噪的时钟生成,它包括下采样环路、锁频环路两部分,锁频环路负责减小参考频率与分频比的乘积与压控振荡器输出的频率之间的差距,当这个差距足够小时,锁频环路停止工作,由下采样环路完成频率锁定。
具体的,该结构包括下采样环路和锁频环路,
所述下采样环路包括下采样型鉴相器、跨导型电荷泵、环路滤波器和压控振荡器;
所述锁频环路包括三态鉴频鉴相器、死区产生器、差分电荷泵和分频器;
所述下采样型鉴相器具有参考时钟Ref输入端和压控振荡器输出的振荡频率反馈端,所述下采样型鉴相器、跨导型电荷泵、环路滤波器和压控振荡器依次连接;
所述三态鉴频鉴相器具有参考时钟Ref输入端和分频器输出信号的反馈端,所述三态鉴频鉴相器、死区产生器和差分电荷泵依次连接;所述分频器连接于三态鉴频鉴相器的分频器输出信号的反馈端与压控振荡器的输出端之间;所述差分电荷泵连接于环路滤波器的输入端与死区产生器的输出端之间;
参考时钟Ref对压控振荡器的输出进行采样,采样得到的电压包含了相位差异信息;采信得到的电压驱动电荷泵,电荷泵将采信得到的电压转化为包含了相位差异信息的电流,在环路滤波器的作用下,再将包含了相位差异信息的电流转化为压控振荡器的控制电压;
分频器对压控振荡器的输出进行分频,鉴频鉴相器比较输入的参考时钟Ref和分频器的输出频率,比较结果经过死区产生器后驱动差分电荷泵,差分电荷泵的输出则连接到环路滤波器,和跨导型电荷泵一起改变压控振荡器的控制电压。
对于锁频环路,当参考时钟Ref与分频器的分频比的乘积与压控振荡器输出的频率之间差距较大时,压控振荡器的输出与外部输入的参考信号之间的相位和频率差距在死区产生器的死区范围外,锁频环路的环路增益大于下采样环路的增益,故锁频环路起主导作用,缩小参考频率与分频比的乘积与压控振荡器输出的频率之间的频率差。当参考频率与分频比的乘积与压控振荡器输出的频率之间的频率差减小到死区范围内时,锁频环路的电荷泵停止向滤波器注入电流,锁频环路停止工作,下采样环路继续工作,将剩下的频率差异消除。
下采样型鉴相器的原理框图如图4所示,压控振荡器的输出是直流电平为VDC,幅度为Avco的正弦波,被参考时钟Ref采样。如果压控振荡器的输出和参考时钟Ref的相位一致且分频比为一整数的话,采样得到的电压Vsam就为一常数,等于VDC。若压控振荡器和参考时钟Ref之间存在相位差异,Vsam将偏离VDC。Vsam和VDC之间的差值就代表相位差。只要压控振荡器的输出频率与参考时钟频率之间的比值是一个整数,使用这样的鉴相器时锁相环环路就不需要分频器。这样不但省去了分频器的功耗和噪声,来自鉴相器和电荷泵的噪声也没有被放大至分频比的平方倍。
以上所述仅为本发明的优选实施例,并不用于限制本发明,显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (1)
1.一种防止带内噪声被放大至分频比的平方倍的下采样锁相环,其特征在于:包括下采样环路和锁频环路,
所述下采样环路包括下采样型鉴相器、跨导型电荷泵、环路滤波器和压控振荡器;
所述锁频环路包括三态鉴频鉴相器、死区产生器、差分电荷泵和分频器;
所述下采样型鉴相器具有参考时钟Ref输入端和压控振荡器输出的振荡频率反馈端,所述下采样型鉴相器、跨导型电荷泵、环路滤波器和压控振荡器依次连接;
所述三态鉴频鉴相器具有参考时钟Ref输入端和分频器输出信号的反馈端,所述三态鉴频鉴相器、死区产生器和差分电荷泵依次连接;所述分频器连接于三态鉴频鉴相器的分频器输出信号的反馈端与压控振荡器的输出端之间;所述差分电荷泵连接于环路滤波器的输入端与死区产生器的输出端之间;
参考时钟Ref对压控振荡器的输出进行采样,采样得到的电压包含了相位差异信息;采信得到的电压驱动电荷泵,电荷泵将采信得到的电压转化为包含了相位差异信息的电流,在环路滤波器的作用下,再将包含了相位差异信息的电流转化为压控振荡器的控制电压;
分频器对压控振荡器的输出进行分频,鉴频鉴相器比较输入的参考时钟Ref和分频器的输出频率,比较结果经过死区产生器后驱动差分电荷泵,差分电荷泵的输出则连接到环路滤波器,和跨导型电荷泵一起改变压控振荡器的控制电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610177611.2A CN105871372A (zh) | 2016-03-24 | 2016-03-24 | 防止带内噪声被放大至分频比的平方倍的下采样锁相环 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610177611.2A CN105871372A (zh) | 2016-03-24 | 2016-03-24 | 防止带内噪声被放大至分频比的平方倍的下采样锁相环 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105871372A true CN105871372A (zh) | 2016-08-17 |
Family
ID=56625281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610177611.2A Pending CN105871372A (zh) | 2016-03-24 | 2016-03-24 | 防止带内噪声被放大至分频比的平方倍的下采样锁相环 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105871372A (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106788417A (zh) * | 2016-11-22 | 2017-05-31 | 中国科学技术大学 | 采用亚采样技术的低噪声锁相环电路 |
CN107147390A (zh) * | 2017-04-24 | 2017-09-08 | 成都博芯联科科技有限公司 | 一种宽带快速频率综合装置 |
CN107634759A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | 一种自适应环路带宽的锁相环电路 |
CN107888187A (zh) * | 2017-10-17 | 2018-04-06 | 上海航天电子有限公司 | 基于能量判断的大动态锁频跟踪环路 |
CN108039888A (zh) * | 2018-01-17 | 2018-05-15 | 优利德科技(中国)有限公司 | 一种dds信号源时钟发生电路、信号源及其方法 |
CN108988850A (zh) * | 2018-08-31 | 2018-12-11 | 重庆西南集成电路设计有限责任公司 | 用于锁相环的双模式线性化电荷泵电路及模式选择电路 |
CN109815625A (zh) * | 2019-02-21 | 2019-05-28 | 北京遥感设备研究所 | 一种高精度计算锁相环带内相位噪声的方法 |
CN110855288A (zh) * | 2019-11-27 | 2020-02-28 | 西安紫光国芯半导体有限公司 | 一种时钟电路及时钟信号生成方法 |
CN111835341A (zh) * | 2019-04-23 | 2020-10-27 | 三星电子株式会社 | 下采样锁相环ss-pll锁定获取的自动搜索的装置和方法 |
CN111953340A (zh) * | 2019-05-15 | 2020-11-17 | 博通集成电路(上海)股份有限公司 | 频率合成器及其操作方法 |
CN112865788A (zh) * | 2021-01-03 | 2021-05-28 | 复旦大学 | 一种具有自适应锁频环的低功耗亚采样锁相环 |
CN114095016A (zh) * | 2021-11-25 | 2022-02-25 | 宁波奥拉半导体有限公司 | 采样锁相环电路、方法、时钟发生器及电子设备 |
WO2022161193A1 (zh) * | 2021-01-27 | 2022-08-04 | 浙江大学 | 一种低功耗小数分频锁相环电路 |
CN117176142A (zh) * | 2023-08-30 | 2023-12-05 | 上海钫铖微电子有限公司 | 鲁棒的比例积分采样型锁相环 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101931399A (zh) * | 2009-06-24 | 2010-12-29 | 中国科学院微电子研究所 | 一种锁相环频率综合器 |
CN102263554A (zh) * | 2010-05-26 | 2011-11-30 | 中国科学院微电子研究所 | 用于提高带内相位噪声性能的锁相环频率综合器结构 |
US20140176204A1 (en) * | 2012-10-24 | 2014-06-26 | Ipgoal Microelectronics (Sichuan) Co., Ltd. | Phase locked loop system and working method thereof |
CN104579323A (zh) * | 2014-08-22 | 2015-04-29 | 魏建军 | 一种二级鉴频鉴相电荷泵锁相环 |
-
2016
- 2016-03-24 CN CN201610177611.2A patent/CN105871372A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101931399A (zh) * | 2009-06-24 | 2010-12-29 | 中国科学院微电子研究所 | 一种锁相环频率综合器 |
CN102263554A (zh) * | 2010-05-26 | 2011-11-30 | 中国科学院微电子研究所 | 用于提高带内相位噪声性能的锁相环频率综合器结构 |
US20140176204A1 (en) * | 2012-10-24 | 2014-06-26 | Ipgoal Microelectronics (Sichuan) Co., Ltd. | Phase locked loop system and working method thereof |
CN104579323A (zh) * | 2014-08-22 | 2015-04-29 | 魏建军 | 一种二级鉴频鉴相电荷泵锁相环 |
Non-Patent Citations (2)
Title |
---|
XIANG GAO, ERIC KLUMPERINK等: "A Low Noise Sub-Sampling PLL in Which Divider Noise is Eliminated and PD/CP Noise is NotMultiplied by N2", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
XIANG GAO, ERIC KLUMPERINK等: "Sub-Sampling PLL Techniques", 《CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC), 2015 IEEE》 * |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106788417A (zh) * | 2016-11-22 | 2017-05-31 | 中国科学技术大学 | 采用亚采样技术的低噪声锁相环电路 |
CN107147390A (zh) * | 2017-04-24 | 2017-09-08 | 成都博芯联科科技有限公司 | 一种宽带快速频率综合装置 |
CN107147390B (zh) * | 2017-04-24 | 2020-09-15 | 北京中科微知识产权服务有限公司 | 一种宽带快速频率综合装置 |
CN107634759A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | 一种自适应环路带宽的锁相环电路 |
CN107888187A (zh) * | 2017-10-17 | 2018-04-06 | 上海航天电子有限公司 | 基于能量判断的大动态锁频跟踪环路 |
CN107888187B (zh) * | 2017-10-17 | 2023-12-19 | 上海航天电子有限公司 | 基于能量判断的大动态锁频跟踪环路 |
CN108039888A (zh) * | 2018-01-17 | 2018-05-15 | 优利德科技(中国)有限公司 | 一种dds信号源时钟发生电路、信号源及其方法 |
CN108988850A (zh) * | 2018-08-31 | 2018-12-11 | 重庆西南集成电路设计有限责任公司 | 用于锁相环的双模式线性化电荷泵电路及模式选择电路 |
CN109815625B (zh) * | 2019-02-21 | 2022-11-22 | 北京遥感设备研究所 | 一种高精度计算锁相环带内相位噪声的方法 |
CN109815625A (zh) * | 2019-02-21 | 2019-05-28 | 北京遥感设备研究所 | 一种高精度计算锁相环带内相位噪声的方法 |
CN111835341A (zh) * | 2019-04-23 | 2020-10-27 | 三星电子株式会社 | 下采样锁相环ss-pll锁定获取的自动搜索的装置和方法 |
CN111953340A (zh) * | 2019-05-15 | 2020-11-17 | 博通集成电路(上海)股份有限公司 | 频率合成器及其操作方法 |
CN111953340B (zh) * | 2019-05-15 | 2024-02-09 | 博通集成电路(上海)股份有限公司 | 频率合成器及其操作方法 |
CN110855288B (zh) * | 2019-11-27 | 2023-09-19 | 西安紫光国芯半导体有限公司 | 一种时钟电路及时钟信号生成方法 |
CN110855288A (zh) * | 2019-11-27 | 2020-02-28 | 西安紫光国芯半导体有限公司 | 一种时钟电路及时钟信号生成方法 |
CN112865788A (zh) * | 2021-01-03 | 2021-05-28 | 复旦大学 | 一种具有自适应锁频环的低功耗亚采样锁相环 |
WO2022161193A1 (zh) * | 2021-01-27 | 2022-08-04 | 浙江大学 | 一种低功耗小数分频锁相环电路 |
US11936390B2 (en) | 2021-01-27 | 2024-03-19 | Zhejiang University | Low-power fractional-N phase-locked loop circuit |
CN114095016A (zh) * | 2021-11-25 | 2022-02-25 | 宁波奥拉半导体有限公司 | 采样锁相环电路、方法、时钟发生器及电子设备 |
CN114095016B (zh) * | 2021-11-25 | 2023-01-24 | 宁波奥拉半导体股份有限公司 | 采样锁相环电路、方法、时钟发生器及电子设备 |
CN117176142A (zh) * | 2023-08-30 | 2023-12-05 | 上海钫铖微电子有限公司 | 鲁棒的比例积分采样型锁相环 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105871372A (zh) | 防止带内噪声被放大至分频比的平方倍的下采样锁相环 | |
US7737743B1 (en) | Phase-locked loop including sampling phase detector and charge pump with pulse width control | |
CN101877589A (zh) | 锁相环电路 | |
CN109639272A (zh) | 一种自适应宽带锁相环电路 | |
CN104202048A (zh) | 一种宽带全集成锁相环频率综合器 | |
CN104579319B (zh) | 多相位时钟生成器 | |
US8258834B2 (en) | Lock detector, method applicable thereto, and phase lock loop applying the same | |
CN107634759A (zh) | 一种自适应环路带宽的锁相环电路 | |
US11218156B2 (en) | Clock and data recovery devices with fractional-N PLL | |
CN106788417A (zh) | 采用亚采样技术的低噪声锁相环电路 | |
US10938394B2 (en) | Phase-locked loop circuit | |
CN101714875B (zh) | 锁相回路电路 | |
CN106911330B (zh) | 一种占空比稳定电路 | |
Prasad et al. | A review of phase locked loop | |
US20140176204A1 (en) | Phase locked loop system and working method thereof | |
CN110071718A (zh) | 一种亚采样鉴相器及其锁相环 | |
US8373511B2 (en) | Oscillator circuit and method for gain and phase noise control | |
CN112564696B (zh) | 一种用于延迟锁相环的鉴频鉴相器 | |
TW525346B (en) | Phase-locked loop circuit outputting clock signal having fixed phase difference with respect to input clock signal | |
CN109787621A (zh) | 亚采样数字锁相环 | |
CN116470908A (zh) | 一种基于双输入压控振荡器的锁相环电路 | |
US9467154B2 (en) | Low power and integrable on-chip architecture for low frequency PLL | |
CN106209079A (zh) | 一种减小环路锁定时间的锁相环电路 | |
CN116318127A (zh) | 一种应用于双路径采样锁相环的辅助锁定环路 | |
CN212413138U (zh) | 锁相环电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160817 |
|
RJ01 | Rejection of invention patent application after publication |