CN104202048A - 一种宽带全集成锁相环频率综合器 - Google Patents

一种宽带全集成锁相环频率综合器 Download PDF

Info

Publication number
CN104202048A
CN104202048A CN201410428339.1A CN201410428339A CN104202048A CN 104202048 A CN104202048 A CN 104202048A CN 201410428339 A CN201410428339 A CN 201410428339A CN 104202048 A CN104202048 A CN 104202048A
Authority
CN
China
Prior art keywords
frequency
numerical control
current
output
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410428339.1A
Other languages
English (en)
Other versions
CN104202048B (zh
Inventor
张吉利
黄森
王子谦
王陈銮
朱光
刁盛锡
林福江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201410428339.1A priority Critical patent/CN104202048B/zh
Publication of CN104202048A publication Critical patent/CN104202048A/zh
Application granted granted Critical
Publication of CN104202048B publication Critical patent/CN104202048B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种宽带全集成锁相环频率综合器，所述的宽带全集成锁相环频率综合器包括：鉴频鉴相器、数控电荷泵、环路滤波器、宽带频率压控振荡器、多模分频器、波形整形电路、可编程分频器以及外部接口SPI模块。本发明的宽带全集成锁相环频率综合器中的宽带频率压控振荡器使用数控电流饥饿型环形振荡器实现，既能实现宽带的频率输出，也能减小锁相环输出信号受电源抖动的影响；宽带全集成锁相环频率综合器中采用双电荷泵结构，减小环路滤波器积分电容所占用的芯片面积，使环路滤波器容易片上集成，数控电荷泵结构保证在不同输出频率下锁相环的环路参数基本不变，维持锁相环性能基本不变。

Description

一种宽带全集成锁相环频率综合器
技术领域
本发明属于频率综合器领域，具体涉及一种易于全集成的宽带频率锁相环频率综合器。
背景技术
在大规模数字系统中，通常会使用锁相环频率综合器作为时钟源。从外部输入一个低频的时钟信号给锁相环，锁相环产生一个低抖动的高频时钟。锁相环频率综合器的噪声、功耗、面积、输出频率范围以及对外部干扰的免疫能力等是锁相环设计时考虑的主要性能指标。在锁相环频率综合器中基于电荷泵的锁相环应用最为广泛，电荷泵型锁相环中的振荡器可以有以下两种：电容电感谐振腔压控振荡器和环形压控振荡器。在传统的低抖动时钟设计中大部分是基于电容电感谐振腔压控振荡器。然而，电容电感谐振器压控振荡器的频率调谐范围窄，并且使用无源器件电感和电容占用很大的面积。环形压控振荡器容易实现宽带范围调谐，并且占用很小的面积。但是环形压控振荡器的噪声性能差、频率增益大，低功耗低噪声的环形压控振荡器设计对实现低抖动低功耗锁相环至关重要。
锁相环中的环路滤波器是锁相环全集成的一个壁垒，因为环路滤波器中的积分电容会占用很大的芯片面积，因此传统的锁相环设计是将环路滤波器放在芯片外，但是这样会降低锁相环集成度，增加成本。改变锁相环电路结构减小环路滤波器积分电容占用的芯片面积，使整个锁相环集成在一个芯片上，更符合片上系统全集成的发展趋势。
锁相环中要求改变输出频率时需要改变环路中分频器的分频比，导致锁相环中的环路参数发生改变，如阻尼系数，这样影响到锁相环的稳定性、输出频率的噪声性能等，因此保证锁相环在输出频率变化时环路参数不变将直接影响到锁相环的稳定性和性能指标。
发明内容
本发明的目的是提供一种宽带全集成锁相环频率综合器，既能提供宽频带的输出频率，又能减小全集成锁相环频率综合器芯片面积，也能降低输出信号受电源抖动的影响，同时在不同的输出频率下锁相环环路参数基本保持不变，维持锁相环性能基本不变。
为解决上述技术问题，提供一种依照本发明实施方式的宽带全集成锁相环频率综合器，其包括：
鉴频鉴相器，用于比较晶体振荡器的信号Fref和内部多模分频器反馈回来的信号Fdiv的频率差和相位差，并输出电压脉冲信号；
第一数控电荷泵和第二数控电荷泵，连接所述的鉴频鉴相器和外部接口SPI模块，第一数控电荷泵输出连接环路滤波器的串联电阻RZ和并联电容CP连接节点A，第二数控电荷泵输出连接环路滤波器的串联电阻RZ和积分电容CZ连接节点B；第一数控电荷泵和第二数控电荷泵根据鉴频鉴相器输出的电压脉冲输出电流脉冲，第一数控电荷泵和第二数控电荷泵输出电流脉冲相位相反，即第一数控电荷泵输出正电流脉冲时，第二电荷泵输出负电流脉冲，而第一数控电荷泵输出负电流脉冲时，第二电荷泵输出正电流脉冲；
第一数控电荷泵的输出端连接环路滤波器的串联电阻RZ和并联电容CP连接节点A，第二数控电荷泵的输出端连接环路滤波器的串联电阻RZ和积分电容CZ连接节点B，当第一数控电荷泵向环路滤波器的串联电阻RZ和并联电容CP连接节点A充电流时，第二数控电荷泵从环路滤波器的串联电阻RZ和积分电容CZ连接节点B抽电流，而当第一数控电荷泵从环路滤波器的串联电阻RZ和并联电容CP连接节点A抽电流时，第二数控电荷泵向环路滤波器的串联电阻RZ和积分电容CZ连接节点B充电流；
第一数控电荷泵和第二数控电荷泵的数控位端连接外部接口SPI模块的输出端，外部接口SPI模块根据外部输入的分频比控制字改变多模分频器的分频比控制字，输出控制字S0-S3改变第一数控电荷泵、第二数控电荷泵输出电流大小，第一数控电荷泵和第二数控电荷泵输出电流大小的比值不变；
环路滤波器，第一电荷泵电流为Icp，第二电荷泵电流为(1-a)Icp(0<a<1)，则鉴频鉴相器、第一数控电荷泵、第二数控电荷泵、环路滤波器级联的传输函数近似为：为得到与传统锁相环结构中相同的零极点，环路滤波器中的积分电容CZ为传统环路滤波器中积分电容CZ的a倍；通过使用双电荷泵结构，减小环路滤波器积分电容所占用的芯片面积，使环路滤波器容易片上集成；
宽带频率压控振荡器包括电压到电流的线性转换电路和数控电流饥饿型环形振荡器；宽带频率压控振荡器含有16个子频带，不仅能拓宽宽带频率压控振荡器输出频率范围，还能降低宽带频率压控振荡器频率增益，减小宽带频率压控振荡器输出频率受电源抖动的影响，同时饥饿型环形振荡器结构本身具有抑制电源抖动对输出频率抖动影响的能力；
所述的电压到电流的线性转换电路将宽带频率压控振荡器输入端的控制电压线性地转化为电流，使数控电流饥饿型环形振荡器的放电电流与宽带频率压控振荡器输入电压成线性关系，包括：差分输入单端输出的运算放大器，单级共源放大管NM1，基准电阻R；基准电阻R上产生的电压反馈到运算放大器的反相输入端，和运算放大器同相输入端上输入的压控振荡器输入电压的差值经运算放大器放大，再经单级共源放大管NM1放大成电流，此电流在基准电阻R上产生电压增量，最终使得基准电阻R上的电压跟随压控振荡器输入电压变化，即基准电阻R上的电流和压控振荡器输入电压成线性关系；
所述的数控电流饥饿型环形振荡器使用两级延时单元构成振荡器，通过调整延时单元中调整PM7、PM10和NM7、NM10的尺寸比例大于3:1，使第一延时单元和第二延时单元延时时间只和NM7、NM10的放电电流呈线性关系，跟PM7、PM10的充电电流没有很强烈的依赖关系，使得数控电流饥饿型环形振荡器的振荡频率只和放电电流呈线性关系；数控电流饥饿型环形振荡器包括：两级延时单元，频率调谐电流源NM2，第一开关管NM3连接电第一流源I1，第二开关管NM4连接第二电流源I2，第三开关管NM5连接第三电流源I3，第四开关管NM6连接第四电流源I4；外部输入的压控振荡器频带选择控制字K0-K3分别通过控制第一开关管NM3、第二开关管NM4、第三开关管NM5、第四开关管NM6的通断，控制第一电流源I1、第二电流源I2、第三电流源I3、第四电流源I4组合成的放电电流大小；压控振荡器频带选择控制字K0-K3全为高电平时，第一电流源I1、第二电流源I2、第三电流源I3和第四电流源I4组合成的放电电流最大，数控电流饥饿型环形振荡器工作在最高子频带；压控振荡器频带选择控制字K0-K3全为低电平时，第一电流源I1、第二电流源I2、第三电流源I3和第四电流源I4组合成的放电电流最小，数控电流饥饿型环形振荡器工作在最低子频带；频率调谐电流源NM2栅端连接运算放大器输出端Vbias，单级共源放大管NM1栅端连接运算放大器输出端Vbias，流过单级共源放大管NM1的电流精确的复制到频率调谐电流源NM2中，线性改变数控电流饥饿型环形振荡器的放电电流，线性调谐每个子频带的频率。
所述的延时单元由4个NM管和4个PM管构成，延时单元通过改变NM7和NM10的放电电流大小，改变电路的延时时间，从而进行频率调谐；PM7和NM7构成第一反相器，PM10和NM10构成第二反相器，PM8和NM8构成第三反相器，PM9和NM9构成第四反相器，NM7的源端和NM9的源端连接构成一个电流输出端，第一反相器和第三反相器的输出连接到第四反相器的输入端，第二反相器和第四反相器的输出连接到第三反相器的输入端；调整延时单元中PM7、PM10和NM7、NM10的尺寸比例大于3:1，使第一延时单元和第二延时单元的延时时间只和NM7、NM10的放电电流呈线性关系，跟PM7、PM10的充电电流没有很强烈的依赖关系；因而可以通过改变NM7和NM10的放电电流大小，进行频率线性调谐；第三反相器和第四反相器组成一个锁存器，在第一反相器和第二反相器状态发生转换时，在正向输出节点OUT+和反向输出节点OUT-之间形成一个正反馈，加快状态转换速率，即提高上升沿和下降沿的转换速率，从而提高环形振荡器的相位噪声性能。
波形整形电路，连接环形压控振荡器、多模分频器和可编程分频器，将宽带频率压控振荡器的输出的信号整形成占空比50％的方波信号，经可编程分频器输出；
多模分频器，分频比控制字输入端连接外部接口SPI模块，另一输入端和可编程分频器的输入端连接到波形整形电路的输出端，多模分频器的输出端连接鉴频鉴相器的一个输入端；改变多模分频器分频比控制字，调整其在锁相环环路中的分频数，改变宽带频率压控振荡器的输出频率；
可编程分频器，输入端连接波形整形电路的输出端，通过控制控制字D0-D1提供不分频、二分频、四分频、八分频四种操作，从而提供更宽的频率输出范围，同时驱动外部负载。
外部接口SPI模块，输入连接外部输入的分频比控制字，一个输出端连接多模分频器，控制多模分频器的分频比控制字，另一个输出端连接第一数控电荷泵和第二数控电荷泵的数控位端，并根据外部输入的分频比控制字改变多模分频器的分频比控制字，输出控制字S0-S3改变第一数控电荷泵、第二数控电荷泵输出电流大小。
本发明与现有技术相比的优点在于：
本发明相对于电容电感谐振腔压控振荡器，环形振荡器能提供宽频带的频率输出，并且环形压控振荡器中使用的是有源器件，占用面积小，易于集成；环形振荡器通过增加数控位增大输出频率范围，使用电流饥饿型环形振荡器，减小锁相环输出信号受电源抖动的影响。
锁相环中的环路滤波器是限制锁相环全集成的壁垒，本发明的锁相环中使用双电荷泵结构，减小环路滤波器中积分电容占用的芯片面积，使环路滤波器容易实现片上集成。
锁相环频率综合器输出不同频率时会改变多模分频器的分频比，改变锁相环环路的参数，数控电荷泵根据多模分频器的分频比协同变化，减小环路参数的变化，维持锁相环性能基本不变。
附图说明
图1是本发明实施例的宽带全集成频率锁相环频率综合器的结构框图；
图2是本发明实施例的数控电荷泵中第一数控电荷泵的结构框图；
图3是本发明实施例的数控电荷泵中第二数控电荷泵的结构框图；
图4是传统电荷泵锁相环频率综合器的结构框图；
图5是本发明实施例的宽带频率压控振荡器的结构框图；
图6是本发明实施例的数控电流饥饿型环形振荡器的结构框图；
图7是本发明实施例的数控电流饥饿型环形振荡器中延时单元的电路图。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式做进一步的详细说明。
本发明包括鉴频鉴相器1、第一数控电荷泵2、第二数控电荷泵3、环路滤波器4、宽带频率压控振荡器5、波形整形电路6、多模分频器7、可编程分频器8和外部接口SPI模块9。
如图1所示，鉴频鉴相器1比较晶体振荡器输入Fref和从多模分频器7反馈回来的信号Fdiv的频率差和相位差，输出电压脉冲信号；鉴频鉴相器1的输出接第一数控电荷泵2、第二数控电荷泵3的输入端，第一数控电荷泵2、第二数控电荷泵3的输出连接环路滤波器4，其中，第一数控电荷泵2输出连接环路滤波器4的串联电阻RZ12和并联电容CP11连接节点A，第二数控电荷泵3输出连接环路滤波器4的串联电阻RZ12和积分电容CZ10连接节点B；
如图2和图3所示，第一数控电荷泵2中第一电流源组13通断由鉴频鉴相器1输出的UP信号控制、第二电流源组14通断由鉴频鉴相器1输出的DOWN信号控制，而第二数控电荷泵3中第三电流源组15通断由鉴频鉴相器1输出的DOWN信号控制、第四电流源组16通断由鉴频鉴相器1输出的UP信号控制，第一数控电荷泵2和第二数控电荷泵3根据鉴频鉴相器1输出的电压脉冲输出相位相反的电流脉冲，即第一数控电荷泵2输出正电流脉冲时，第二数控电荷泵3输出负电流脉冲，而第一数控电荷泵2输出负电流脉冲时，第二数控电荷泵3输出正电流脉冲；当第一数控电荷泵2向环路滤波器4的串联电阻RZ12和并联电容CP11连接节点A充电流时，第二数控电荷泵3从环路滤波器4的串联电阻RZ12和积分电容CZ10连接节点B抽电流，而当第一数控电荷泵2从环路滤波器4的串联电阻RZ12和并联电容CP11连接节点A抽电流时，第二数控电荷泵3向环路滤波器4的串联电阻RZ12和积分电容CZ10连接节点B充电流；第一数控电荷泵2和第二数控电荷泵3的数控位端连接外部接口SPI模块9的输出端，外部接口SPI模块9根据输入分频比控制字改变控制位S0-S3改变第一数控电荷泵2和第二数控电荷泵3输出的电流大小，第一数控电荷泵2和第二数控电荷泵3输出电流大小的比值不改变；
第一数控电荷泵2和第二数控电荷泵3根据鉴频鉴相器1输出的电压脉冲信号输出电流脉冲信号，环路滤波器4将第一数控电荷泵2和第二数控电荷泵3的电流脉冲转换为电压信号，并滤除电压信号中的高频成分，控制宽带频率压控振荡器5的振荡频率；
如图4所示，在传统电荷泵锁相环(参考RF Microelectronics，Second Edition)中，电荷泵18电流为Icp，通常并联电容CP24小于积分电容CZ23的十五分之一，流经并联电容CP24的电流可以忽略，则鉴频鉴相器17、电荷泵18、环路滤波器19级联的传输函数近似为：而如图1所示的本发明的锁相环结构中，第一数控电荷泵2电流为Icp，第二数控电荷泵电流3为(1-a)Icp,0<a<1，则鉴频鉴相器1、第一数控电荷泵2、第二数控电荷泵3、环路滤波器4级联的传输函数近似为：为得到与传统结构中相同的零极点，环路滤波器4中的积分电容CZ10为传统锁相环中环路滤波器19、积分电容CZ23的a倍；通过使用第一数控电荷泵2和第二数控电荷泵3减小环路滤波器4所占用的芯片面积，使环路滤波器4容易片上集成；
如图5所示，所述的宽带频率压控振荡器5包括电压到电流的线性转换电路25和数控电流饥饿型环形振荡器26；宽带频率压控振荡器5含有16个子频带，不仅能拓宽宽带频率压控振荡器5输出频率范围，还能降低宽带频率压控振荡器5频率增益，减小宽带频率压控振荡器5输出频率受电源抖动的影响，同时饥饿型环形振荡器结构26本身具有抑制电源抖动对输出频率抖动影响的能力；
其中，所述的电压到电流的线性转换电路25将宽带频率压控振荡器5输入端的控制电压线性地转化为电流，包括：差分输入单端输出的运算放大器27，单级共源放大管NM128，基准电阻R29；基准电阻R29上产生的电压反馈到运算放大器27的反相输入端，和运算放大器27同相输入端上输入的压控振荡器输入电压的差值经运算放大器27放大，再经单级共源放大管NM128放大成电流，此电流在基准电阻R29上产生电压增量，最终使得基准电阻R29上的电压跟随压控振荡器输入电压变化，即基准电阻R29上的电流和压控振荡器输入电压成线性关系；
如图6所示，所述的数控电流饥饿型环形振荡器26使用两级延时单元构成振荡器，通过调整延时单元中PM749、PM1055和NM750、NM1056的尺寸比例大于3:1，使第一延时单元39和第二延时单元40的延时时间只和NM750、NM1056的放电电流呈线性关系，跟PM749、PM1055的充电电流没有很强烈的依赖关系；因而可以通过改变NM750和NM1056的放电电流大小，进行频率线性调谐，使数控电流饥饿型环形振荡器26的振荡频率只和放电电流呈线性关系；数控电流饥饿型环形振荡器26包括：延时单元39、40，频率调谐电流源NM230，第一开关管NM331连接第一电流源I135，第二开关管NM432连接第二电流源I236，第三开关管NM533连接第三电流源I337，第四开关管NM634连接第四电流源I438，第一延时单元39、第二延时单元40；频率调谐电流源NM220漏端和第一电流源I135、第二电流源I236、第三电流源I337、第四电流源I438连接延时单元39、40中NM管42、44、46、48源端，控制NM管42、44、46、48导通时的放电电流大小；外部输入的压控振荡器频带选择控制字K0-K3分别通过控制第一开关管NM231、第二开关管NM432、第三开关管NM533、第四开关管NM634的通断，控制第一电流源I135、第二电流源I236、第三电流源I337、第四电流源I438组合成的放电电流大小，压控振荡器频带选择控制字K0-K3全为高电平时，第一电流源I135、第二电流源I236、第三电流源I337和第四电流源I438组合成的放电电流最大，数控电流饥饿型环形振荡器26工作在最高子频带；压控振荡器频带选择控制字K0-K3全为低电平时，第一电流源I135、第二电流源I236、第三电流源I337和第四电流源I438组合成的放电电流最小，数控电流饥饿型环形振荡器26工作在最低子频带；频率调谐电流源NM230栅端连接运算放大器27输出端Vbias，单级共源放大管NM128栅端连接运算放大器27输出端Vbias，流过单级共源放大管NM128的电流精确的复制到频率调谐电流源NM230中，线性改变数控电流饥饿型环形振荡器的放电电流，线性调谐每个子频带的频率；
如图7所示，所述的第一延时单元39、第二延时单元40由4个NM管50、52、54、56和4个PM管49、51、53、55构成，PM749和NM750构成第一反相器57，PM1055和NM1056构成第二反相器58，PM851和NM852构成第三反相器59，PM953和NM954构成第四反相器60，NM750的源端和NM954的源端连接构成一个电流输出端，第一反相器57和第三反相器59的输出连接到第四反相器60的输入端，第二反相器58和第四反相器60的输出连接到第三反相器59的输入端；调整延时单元中PM749、PM1055和NM750、NM1056的尺寸比例大于3:1，使第一延时单元39和第二延时单元40的延时时间只和NM750、NM1056的放电电流呈线性关系，跟PM749、PM1055的充电电流没有很强烈的依赖关系；因而可以通过改变NM750和NM1056的放电电流大小，进行频率线性调谐；第三反相器59和第四反相器60组成一个锁存器，在第一反相器57和第二反相器58状态发生转换时，在正向输出节点OUT+和反向输出节点OUT-之间形成一个正反馈，加快状态转换速率，即提高上升沿和下降沿的转换速率，从而提高环形振荡器的相位噪声性能。第三反相器59和第四反相器60组成的锁存器会引入额外的延时时间，因此第一延时单元39和第二延时单元40串联构成的振荡器就可以维持稳定振荡，减小延时单元级数同样提高相位噪声性能。
波形整形电路6，输入接宽带频率压控振荡器5，输出连接多模分频器7和可编程分频器8，将宽带频率压控振荡器5的输出的信号整形成占空比50％的方波信号，经可编程分频器8输出；
多模分频器7，分频比控制字输入端连接外部接口SPI模块9，另一输入端和可编程分频器8的输入端连接到波形整形电路6的输出端，多模分频器7的输出端连接鉴频鉴相器1的一个输入端；改变多模分频器7分频比控制字，调整其在锁相环环路中的分频数，改变宽带频率压控振荡器5的输出频率；
可编程分频器8，输入端连接波形整形电路6的输出端，通过控制控制字D0-D1提供不分频、二分频、四分频、八分频四种操作，从而提供更宽的频率输出范围，同时驱动外部负载。
外部接口SPI模块9，输入连接外部输入的分频比控制字，一个输出端连接多模分频器7，控制多模分频器7的分频比控制字，另一个输出端连接第一数控电荷泵2和第二数控电荷泵3的数控位端，并根据外部输入的分频比控制字改变多模分频器7的分频比控制字，输出控制字S0-S3改变第一数控电荷泵2、第二数控电荷泵3输出电流大小。
总之，本发明的宽带全集成锁相环频率综合器中的宽带频率压控振荡器使用数控电流饥饿型环形振荡器实现，既能实现宽带的频率输出，也能减小锁相环输出信号受电源抖动的影响；宽带全集成锁相环频率综合器中采用数控双电荷泵结构，减小环路滤波器积分电容占用的芯片面积，使环路滤波器更容易实现片上集成，同时数控电荷泵根据分频比改变输出电流大小，保证在不同输出频率下锁相环的环路参数基本不变，维持锁相环性能基本不变。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应该视为本发明的保护范围。

Claims (5)

1.一种宽带全集成锁相环频率综合器，其特征在于：包括鉴频鉴相器(1)、第一数控电荷泵(2)、第二数控电荷泵(3)、环路滤波器(4)、宽带频率压控振荡器(5)、波形整形电路(6)、多模分频器(7)、可编程分频器(8)和外部接口SPI模块(9)，其中：
鉴频鉴相器(1)，用于比较晶体振荡器输入的信号Fref和从多模分频器(7)反馈回来的信号Fdiv的频率差和相位差，并输出电压脉冲信号；
第一数控电荷泵(2)、第二数控电荷泵(3)，连接所述的鉴频鉴相器(1)和外部接口SPI模块(9)；第一数控电荷泵(2)输出连接环路滤波器(4)的串联电阻RZ(12)和并联电容CP(11)的连接节点A，第二数控电荷泵(3)输出连接环路滤波器(4)的串联电阻RZ(12)和积分电容CZ(10)连接节点B；第一数控电荷泵(2)和第二数控电荷泵(3)根据鉴频鉴相器(1)输出的电压脉冲输出相位相反的电流脉冲；当第一数控电荷泵(2)向环路滤波器(4)的串联电阻RZ(12)和并联电容CP(11)的连接节点A充电流时，第二数控电荷泵(3)从环路滤波器(4)的串联电阻RZ(12)和积分电容CZ(10)的连接节点B抽电流，而当第一数控电荷泵(2)从环路滤波器(4)的串联电阻RZ(12)和并联电容CP(11)的连接节点A抽电流时，第二数控电荷泵(3)向环路滤波器(4)的串联电阻RZ(12)和积分电容CZ(10)的连接节点B充电流；第一数控电荷泵(2)和第二数控电荷泵(3)的数控位端连接外部接口SPI模块(9)的输出端，第一数控电荷泵(2)和第二数控电荷泵(3)输出电流大小的比值不变；
环路滤波器(4)，将第一数控电荷泵(2)和第二数控电荷泵(3)的电流脉冲转换为电压信号，并滤除电压信号中的高频成分，控制宽带频率压控振荡器(5)的振荡频率；
宽带频率压控振荡器(5)包括电压到电流的线性转换电路(25)和数控电流饥饿型环形振荡器(26)；所述电压到电流的线性转换电路(25)将输入端的控制电压线性地转化为电流,线性转化后的电流送到数控电流饥饿型环形振荡器(26)；所述数控电流饥饿型环形振荡器(26)复制线性转化后的电流，控制数控电流饥饿型环形振荡器(26)的放电电流，调谐数控电流饥饿型环形振荡器(26)输出时钟信号的频率,数控电流饥饿型环形振荡器(26)输出时钟信号送至波形整形电路(6)；
波形整形电路(6)，连接宽带频率压控振荡器(5)、多模分频器(7)和可编程分频器(8)，将宽带频率压控振荡器(5)输出的信号整形成占空比50％的方波信号，经可编程分频器(8)和多模分频器(7)输出；
多模分频器(7)，分频比控制字输入端连接外部接口SPI模块(9)，另一输入端和可编程分频器(8)的输入端连接到波形整形电路(6)的输出端，多模分频器(7)的输出端连接鉴频鉴相器(1)的一个输入端；改变多模分频器(7)分频比控制字，调整其在锁相环环路中的分频数，改变宽带频率压控振荡器(5)的输出频率；
可编程分频器(8)，输入端连接波形整形电路(6)的输出端，通过控制控制字D0-D1提供不分频、二分频、四分频、八分频四种操作，从而提供更宽的频率输出范围，同时驱动外部负载；
外部接口SPI模块(9)，输入连接外部输入的分频比控制字，一个输出端连接多模分频器(7)，控制多模分频器(7)的分频比控制字，另一个输出端连接第一数控电荷泵(2)和第二数控电荷泵(3)的数控位端，并根据外部输入的分频比控制字改变多模分频器(7)的分频比控制字，输出控制字S0-S3改变第一数控电荷泵(2)、第二数控电荷泵(3)输出电流大小。
2.根据权利要求1所述的一种宽带全集成锁相环频率综合器，其特征在于：所述第一数控电荷泵(2)中第一电流源组(13)通断由鉴频鉴相器(1)输出的UP信号控制，第二电流源组(14)通断由鉴频鉴相器(1)输出的DOWN信号控制，而第二数控电荷泵(3)中第三电流源组(15)通断由鉴频鉴相器(1)输出的DOWN信号控制，第四电流源组(16)通断由鉴频鉴相器(1)输出的UP信号控制。
3.根据权利要求1所述的一种宽带全集成锁相环频率综合器，其特征在于：所述电压到电流的线性转换电路(25)包括：差分输入单端输出运算放大器(27)、单级共源放大管NM1(28)和基准电阻R(29)；基准电阻R(29)上产生的电压反馈到差分输入单端输出运算放大器(27)的反相输入端，和差分输入单端输出运算放大器(27)同相输入端上输入的压控振荡器输入电压的差值经差分输入单端输出运算放大器(27)放大，再经单级共源放大管NM1(28)放大成电流，此电流在基准电阻R(29)上产生电压增量，最终使得基准电阻R(29)上的电压跟随压控振荡器输入电压变化，即基准电阻R(29)上的电流和差分输入单端输出运算放大器(27)的输入电压成线性关系。
4.根据权利要求1所述的一种宽带全集成锁相环频率综合器，其特征在于：所述数控电流饥饿型环形振荡器(26)包括第一延时单元(39)、第二延时单元(40)、频率调谐电流源NM2(30)、第一开关管NM3(31)、第二开关管NM4(32)、第三开关管NM5(33)、第四开关管NM6(34)、第一电流源I1(35)、第二电流源I2(36)、第三电流源I3(37)和第四电流源I4(38)；第一延时单元(39)和第二延时单元(40)串接构成振荡器；第一开关管NM3(31)连接第一电流源I1(35)，第二开关管NM4(32)连接第二电流源I2(36)，第三开关管NM5(33)连接第三电流源I3(37)，第四开关管NM6(34)连接第四电流源I4(38)；频率调谐电流源NM2(30)漏端和第一电流源I1(35)、第二电流源I2(36)、第三电流源I3(37)和第四电流源I4(38)的输出分别连接至第一延时单元(39)和第二延时单元(40)；外部输入的压控振荡器频带选择控制字K0-K3分别通过控制第一开关管NM3(31)、第二开关管NM4(32)、第三开关管NM5(33)和第四开关管NM6(34)的通断，控制第一电流源I1(35)、第二电流源I2(36)、第三电流源I3(37)和第四电流源I4(38)组合成的放电电流大小；压控振荡器频带选择控制字K0-K3全为高电平时，第一电流源I1(35)、第二电流源I2(36)、第三电流源I3(37)和第四电流源I4(38)组合成的放电电流最大，数控电流饥饿型环形振荡器(26)工作在最高子频带；压控振荡器频带选择控制字K0-K3全为低电平时，第一电流源I1(35)、第二电流源I2(36)、第三电流源I3(37)和第四电流源I4(38)组合成的放电电流最小，数控电流饥饿型环形振荡器(26)工作在最低子频带；频率调谐电流源NM2(30)栅端连接运算放大器输出端Vbias，单级共源放大管NM1(28)栅端连接运算放大器输出端Vbias，流过单级共源放大管NM1(28)的电流精确的复制到频率调谐电流源NM2(30)中，线性改变数控电流饥饿型环形振荡器(26)的放电电流，线性调谐每个子频带的频率。
5.根据权利要求4所述的一种宽带全集成锁相环频率综合器，其特征在于：所述第一延时单元(39)和第二延时单元(40)结构相同，每个延时单元均由4个NM管(50、52、54、56)和4个PM管(49、51、53、55)构成；PM7(49)和NM7(50)构成第一反相器(57)，PM10(55)和NM10(56)构成第二反相器(58)，PM8(51)和NM8(52)构成第三反相器(59)，PM9(53)和NM9(54)构成第四反相器(60)，NM7(50)的源端和NM9(54)的源端连接构成一个电流输出端，第一反相器(57)和第三反相器(59)的输出连接到第四反相器(60)的输入端，第二反相器(58)和第四反相器(60)的输出连接到第三反相器(59)的输入端；调整延时单元中PM7(49)、PM10(55)和NM7(50)、NM10(56)的尺寸比例大于3:1，使第一延时单元(39)和第二延时单元(40)的延时时间只和NM7(50)、NM10(56)的放电电流呈线性关系，跟PM7(49)、PM10(55)的充电电流没有很强烈的依赖关系；因而通过改变NM7(50)、NM10(56)放电电流大小，进行频率线性调谐；第三反相器(59)和第四反相器(60)组成一个锁存器，在第一反相器(57)和第二反相器(58)状态发生转换时，在正向输出节点OUT+和反向输出节点OUT-之间形成一个正反馈，加快状态转换速率，即提高上升沿和下降沿的转换速率，从而提高环形振荡器的相位噪声性能。
CN201410428339.1A 2014-08-27 2014-08-27 一种宽带全集成锁相环频率综合器 Expired - Fee Related CN104202048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410428339.1A CN104202048B (zh) 2014-08-27 2014-08-27 一种宽带全集成锁相环频率综合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410428339.1A CN104202048B (zh) 2014-08-27 2014-08-27 一种宽带全集成锁相环频率综合器

Publications (2)

Publication Number Publication Date
CN104202048A true CN104202048A (zh) 2014-12-10
CN104202048B CN104202048B (zh) 2017-05-17

Family

ID=52087290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410428339.1A Expired - Fee Related CN104202048B (zh) 2014-08-27 2014-08-27 一种宽带全集成锁相环频率综合器

Country Status (1)

Country Link
CN (1) CN104202048B (zh)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104796171A (zh) * 2015-03-25 2015-07-22 广州钧衡微电子科技有限公司 一种应用于soi cmos射频开关的控制电路
CN105576965A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种双环路电荷泵设计
CN107094016A (zh) * 2017-04-17 2017-08-25 中国电子科技集团公司第五十四研究所 一种实现低抖动的时钟产生电路
CN107431488A (zh) * 2015-03-10 2017-12-01 高通股份有限公司 锁相环(pll)架构
CN107743025A (zh) * 2017-11-27 2018-02-27 常州欣盛微结构电子有限公司 一种用于芯片电路的超低压两级环形压控振荡器
CN108599761A (zh) * 2018-05-11 2018-09-28 成都仕芯半导体有限公司 一种宽带信号源
CN108988829A (zh) * 2018-09-29 2018-12-11 华东师范大学 一种高速随机信号脉冲驱动器
CN109525245A (zh) * 2018-11-07 2019-03-26 深圳扬兴科技有限公司 一种可编程振荡器
CN109802637A (zh) * 2019-01-24 2019-05-24 上海磐启微电子有限公司 一种具有正交差分输出的低功耗注入锁定二分频器
CN109818614A (zh) * 2018-12-24 2019-05-28 惠科股份有限公司 时序控制方法、时序控制芯片和显示装置
CN109889196A (zh) * 2019-02-01 2019-06-14 东南大学 一种小面积低功耗时钟数据恢复电路
WO2019127537A1 (zh) * 2017-12-29 2019-07-04 海能达通信股份有限公司 宽频带低相噪频综电路及电子设备
CN110277992A (zh) * 2019-05-30 2019-09-24 芯创智（北京）微电子有限公司 一种无偏置电流的半数字锁相环
CN110855288A (zh) * 2019-11-27 2020-02-28 西安紫光国芯半导体有限公司 一种时钟电路及时钟信号生成方法
CN110943736A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 相位偏差产生器
CN111669174A (zh) * 2020-06-11 2020-09-15 西安电子科技大学 一种实现低抖动锁相环的关键电路
CN112653457A (zh) * 2020-12-16 2021-04-13 清华大学深圳国际研究生院 一种高频压控振荡器系统
CN112953528A (zh) * 2021-03-23 2021-06-11 北京理工大学 高频宽带高精度锁相环性能增强技术
CN113193867A (zh) * 2021-04-22 2021-07-30 香港中文大学（深圳） 一种兼容c波段和毫米波频段的本振锁相频率综合器
CN113437966A (zh) * 2021-06-17 2021-09-24 清华大学深圳国际研究生院 一种基于电路定时的超宽带发射机
WO2023124558A1 (zh) * 2021-12-31 2023-07-06 合肥市芯海电子科技有限公司 锁相环电路、控制方法、电荷泵及芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483435A (zh) * 2008-01-08 2009-07-15 北京大学 双环路频率综合器及双环路频率综合器的调谐方法
CN102281059A (zh) * 2010-03-25 2011-12-14 硅谷实验室公司 用于在分数-n型锁相环中量化降噪的方法和设备
US20140184287A1 (en) * 2011-11-01 2014-07-03 Yen Dang Adjustable pole and zero location for a second order low pass path filter used in a phase lock loop circuit
US8773184B1 (en) * 2013-03-13 2014-07-08 Futurewei Technologies, Inc. Fully integrated differential LC PLL with switched capacitor loop filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483435A (zh) * 2008-01-08 2009-07-15 北京大学 双环路频率综合器及双环路频率综合器的调谐方法
CN102281059A (zh) * 2010-03-25 2011-12-14 硅谷实验室公司 用于在分数-n型锁相环中量化降噪的方法和设备
US20140184287A1 (en) * 2011-11-01 2014-07-03 Yen Dang Adjustable pole and zero location for a second order low pass path filter used in a phase lock loop circuit
US8773184B1 (en) * 2013-03-13 2014-07-08 Futurewei Technologies, Inc. Fully integrated differential LC PLL with switched capacitor loop filter

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431488A (zh) * 2015-03-10 2017-12-01 高通股份有限公司 锁相环(pll)架构
CN107431488B (zh) * 2015-03-10 2020-03-31 高通股份有限公司 锁相环(pll)架构
CN104796171A (zh) * 2015-03-25 2015-07-22 广州钧衡微电子科技有限公司 一种应用于soi cmos射频开关的控制电路
CN104796171B (zh) * 2015-03-25 2018-09-11 广东拓思软件科学园有限公司 一种应用于soi cmos射频开关的控制电路
CN105576965A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种双环路电荷泵设计
CN105576965B (zh) * 2015-12-11 2017-11-28 中国航空工业集团公司西安航空计算技术研究所 一种双环路电荷泵设计
CN107094016A (zh) * 2017-04-17 2017-08-25 中国电子科技集团公司第五十四研究所 一种实现低抖动的时钟产生电路
CN107743025B (zh) * 2017-11-27 2024-07-12 常州欣盛半导体技术股份有限公司 一种用于芯片电路的超低压两级环形压控振荡器
CN107743025A (zh) * 2017-11-27 2018-02-27 常州欣盛微结构电子有限公司 一种用于芯片电路的超低压两级环形压控振荡器
WO2019127537A1 (zh) * 2017-12-29 2019-07-04 海能达通信股份有限公司 宽频带低相噪频综电路及电子设备
CN108599761B (zh) * 2018-05-11 2022-03-22 成都仕芯半导体有限公司 一种宽带信号源
CN108599761A (zh) * 2018-05-11 2018-09-28 成都仕芯半导体有限公司 一种宽带信号源
CN110943736A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 相位偏差产生器
CN110943736B (zh) * 2018-09-21 2023-12-01 台湾积体电路制造股份有限公司 相位偏差产生器
CN108988829A (zh) * 2018-09-29 2018-12-11 华东师范大学 一种高速随机信号脉冲驱动器
CN108988829B (zh) * 2018-09-29 2024-01-09 华东师范大学 一种高速随机信号脉冲驱动器
CN109525245A (zh) * 2018-11-07 2019-03-26 深圳扬兴科技有限公司 一种可编程振荡器
CN109525245B (zh) * 2018-11-07 2023-04-25 深圳扬兴科技有限公司 一种可编程振荡器
CN109818614A (zh) * 2018-12-24 2019-05-28 惠科股份有限公司 时序控制方法、时序控制芯片和显示装置
CN109802637A (zh) * 2019-01-24 2019-05-24 上海磐启微电子有限公司 一种具有正交差分输出的低功耗注入锁定二分频器
CN109889196A (zh) * 2019-02-01 2019-06-14 东南大学 一种小面积低功耗时钟数据恢复电路
CN110277992A (zh) * 2019-05-30 2019-09-24 芯创智（北京）微电子有限公司 一种无偏置电流的半数字锁相环
CN110855288B (zh) * 2019-11-27 2023-09-19 西安紫光国芯半导体有限公司 一种时钟电路及时钟信号生成方法
CN110855288A (zh) * 2019-11-27 2020-02-28 西安紫光国芯半导体有限公司 一种时钟电路及时钟信号生成方法
CN111669174A (zh) * 2020-06-11 2020-09-15 西安电子科技大学 一种实现低抖动锁相环的关键电路
CN112653457A (zh) * 2020-12-16 2021-04-13 清华大学深圳国际研究生院 一种高频压控振荡器系统
CN112953528A (zh) * 2021-03-23 2021-06-11 北京理工大学 高频宽带高精度锁相环性能增强技术
CN113193867A (zh) * 2021-04-22 2021-07-30 香港中文大学（深圳） 一种兼容c波段和毫米波频段的本振锁相频率综合器
CN113193867B (zh) * 2021-04-22 2022-09-16 香港中文大学（深圳） 一种兼容c波段和毫米波频段的本振锁相频率综合器
CN113437966A (zh) * 2021-06-17 2021-09-24 清华大学深圳国际研究生院 一种基于电路定时的超宽带发射机
WO2023124558A1 (zh) * 2021-12-31 2023-07-06 合肥市芯海电子科技有限公司 锁相环电路、控制方法、电荷泵及芯片

Also Published As

Publication number Publication date
CN104202048B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
CN104202048A (zh) 一种宽带全集成锁相环频率综合器
CN206211980U (zh) 一种自适应带宽全集成小数分频锁相环
CN105577178B (zh) 一种宽带低相位噪声Sigma-Delta锁相环
JP5112699B2 (ja) 電圧制御デジタルアナログ発振器およびこれを用いた周波数シンセサイザ
US10027333B2 (en) Phase locked loops having decoupled integral and proportional paths
US20090002079A1 (en) Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer
US7741923B2 (en) Transistor voltage-controlled oscillator and frequency synthesizer having the same
CN102195645A (zh) 一种适用于软件无线电系统的频率综合器
CN104485951A (zh) 带锁相环(pll)的频率合成源电路及控制方法
CN212231423U (zh) 鉴频鉴相器及锁相环电路
Huang et al. 25.6 A 70.5-to-85.5 GHz 65nm phase-locked loop with passive scaling of loop filter
US20070008040A1 (en) Digital phase locked loop, method for controlling a digital phase locked loop and method for generating an oscillator signal
US8547150B2 (en) Phase-locked loop with two negative feedback loops
Bae et al. A low-voltage design of controller-based ADPLL for implantable biomedical devices
CN103916124B (zh) 一种带自动频率校验功能的注入锁定分频结构
CN105515576B (zh) 带有粗调与细调的环形压控振荡器及锁相环
Meng et al. Clock generator IP design in 180 nm CMOS technology
CN102801416B (zh) 锁相回路电路
WO2008018276A1 (en) Voltage controlled oscillator, frequency synthesizer and oscillating frequency control method
Yu et al. A single-chip 0.125–26GHz signal source in 0.18 um SiGe BiCMOS
CN203504530U (zh) 一种音频芯片低噪声pll装置
CN102404000A (zh) 一种高性能小面积窄带锁相环
JP2018113501A (ja) 電圧制御発振回路及び電圧制御発振回路の制御方法
Wang et al. A system-on-chip 1.5 GHz phase locked loop realized using 40 nm CMOS technology
Saadat et al. Simulation and improvement of two digital adaptive frequency calibration techniques for fast locking wide-band frequency synthesizers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170517