CN110277992A - 一种无偏置电流的半数字锁相环 - Google Patents
一种无偏置电流的半数字锁相环 Download PDFInfo
- Publication number
- CN110277992A CN110277992A CN201910462835.1A CN201910462835A CN110277992A CN 110277992 A CN110277992 A CN 110277992A CN 201910462835 A CN201910462835 A CN 201910462835A CN 110277992 A CN110277992 A CN 110277992A
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- digital
- voltage
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 claims abstract description 27
- 230000010355 oscillation Effects 0.000 claims description 23
- 229910002056 binary alloy Inorganic materials 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 4
- 238000007363 ring formation reaction Methods 0.000 claims description 2
- 241000208340 Araliaceae Species 0.000 claims 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 1
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 1
- 235000008434 ginseng Nutrition 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 15
- 239000003990 capacitor Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种无偏置电流的半数字锁相环，半数字锁相环包括：比例路径、积分路径、数字/电压控制振荡器和分频器，分频器分别与比例路径和积分路径连接，分频器还与数字/电压控制振荡器的输出端连接，比例路径和积分路径均与数字/电压控制振荡器的输入端连接。本发明所提供的半数字锁相环，能够避免全数字锁相环中复杂的时间数字转换器设计，减小设计难度和复杂度，同时提高系统的鲁棒性。另一方面，该锁相环能够避免模拟锁相环电荷泵和环路滤波器中积分电容的引入，极大的减少了系统的面积，节约设计成本并能够应用于超低电源电压的低功耗系统中。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种无偏置电流的半数字锁相环。
背景技术
模拟锁相环是目前发展和研究都较为成熟的系统，在噪声、杂散等方面都可以达到很好的性能。但是随着工艺尺寸的下降，模拟环路滤波器的面积贡献越来越突出，尤其是二类锁相环中积分电容的面积开销。与此同时，工艺尺寸的下降导致漏电的影响越发严重。此外，在超低电源电压的应用中，模拟锁相环中高性能电荷泵的设计是一重要瓶颈。
全数字锁相环对工艺具有更好的兼容性，随着工艺尺寸的下降，面积会有明显的优化。全数字锁相环的实现方式有多种，其中一种最直观的方式是将模拟锁相环中的鉴相器、环路滤波器、压控振荡器分别由时间数字转换器、数字滤波器以及数字控制振荡器取代。全数字锁相环中数字滤波器的利用，大大减小了模拟锁相环中环路滤波器的面积开销，但其设计难点在于时间数字转换器。类比于鉴频鉴相器和电荷泵结构，时间数字转换器需要有足够的动态范围来检测输入的相位差。另一方面，为了减小时间数字转换器引入的量化噪声，需要非常精细的时间转换精度。这些实际应用中的需求加大了设计难度和复杂度。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种无偏置电流的半数字锁相环，能够避免全数字锁相环中复杂的时间数字转换器设计，减小设计难度和复杂度，同时提高系统的鲁棒性。
为实现上述目的，本发明采用的技术方案如下：
一种无偏置电流的半数字锁相环，
所述半数字锁相环包括：比例路径、积分路径、数字/电压控制振荡器和分频器，所述分频器分别与所述比例路径和所述积分路径连接，所述分频器还与所述数字/电压控制振荡器的输出端连接，所述比例路径和所述积分路径均与所述数字/电压控制振荡器的输入端连接；
所述比例路径获取外部输入的参考频率信号与所述分频器反馈的反馈信号之间的相位误差，根据该相位误差产生电压控制信号，根据所述电压控制信号控制所述数字/电压控制振荡器的输出频率；
所述积分路径获取外部输入的所述参考频率信号与所述分频器反馈的反馈信号之间的相位误差，根据该相位误差产生数字控制信号，根据所述数字控制信号控制所述数字/电压控制振荡器的输出频率。
进一步，如上所述的一种无偏置电流的半数字锁相环，所述比例路径包括：模拟鉴相器和无源低通滤波器；
所述模拟鉴相器设置有参考频率信号输入端和分频器反馈信号输入端，该参考频率信号输入端用于接收外部输入的参考频率信号，该分频器反馈信号输入端与所述分频器的一端连接，用于接收所述分频器反馈的反馈信号；所述模拟鉴相器用于获取所述参考频率信号和所述反馈信号之间的相位误差；
所述无源低通滤波器的输入端与所述模拟鉴相器的输出端连接，所述无源低通滤波器的输出端与所述数字/电压控制振荡器连接，所述无源低通滤波器用于产生电压控制信号，根据所述电压控制信号控制所述数字/电压控制振荡器的输出频率。
进一步，如上所述的一种无偏置电流的半数字锁相环，所述积分路径包括：二进制鉴相器和有限状态机；
所述二进制鉴相器设置有参考频率信号输入端和分频器反馈信号输入端，该参考频率信号输入端用于接收外部输入的所述参考频率信号，该分频器反馈信号输入端与所述分频器的一端连接，用于接收所述分频器反馈的反馈信号；所述二进制鉴相器用于获取所述参考频率信号和所述反馈信号之间的相位误差；
所述有限状态机的输入端与所述二进制鉴相器的输出端连接，所述有限状态机的输出端与所述数字/电压控制振荡器连接，所述有限状态机用于产生数字控制信号，根据所述数字控制信号控制所述数字/电压控制振荡器的输出频率。
进一步，如上所述的一种无偏置电流的半数字锁相环，所述数字/电压控制振荡器包括：环形振荡器，与所述环形振荡器连接的PMOS阵列、变容管和自动频率控制模块；
所述PMOS阵列用于根据所述积分路径输入的第一数字控制信号控制所述环形振荡器的输出频率；
所述变容管用于根据所述比例路径输入的电压控制信号控制所述环形振荡器的输出频率；
所述自动频率控制模块用于比较外部输入的参考振荡频率信号与所述环形振荡器的输出频率信号之间的频率差，根据所述频率差产生第二数字控制信号，根据所述第二数字控制信号对所述数字/电压控制振荡器进行初始频率校准。
进一步，如上所述的一种无偏置电流的半数字锁相环，所述环形振荡器由多级差分反相器级联成环组成，所述环形振荡器中的每个差分反相器均设有正输入端、负输入端、正输出端和负输出端，在多级差分反相器环路中，前一级差分反相器的正输出端、负输出端分别与后一级差分反相器的正输入端、负输入端连接，最后一级差分反相器的正输出端、负输出端分别与第一级差分反相器的负输入端、正输入端连接。
进一步，如上所述的一种无偏置电流的半数字锁相环，所述PMOS阵列由多个PMOS管并联组成，所述PMOS阵列的源极与电源连接；所述PMOS阵列的漏极与所述环形振荡器连接，用于产生偏置电压为所述环形振荡器供电；所述PMOS阵列的栅极用于接收所述积分路径输入的第一数字控制信号和所述自动频率控制模块输入的第二数字控制信号，在半数字锁相环工作后根据所述第一数字控制信号控制对应PMOS管的导通和截至，控制所述PMOS阵列的漏极的偏置电压，控制所述环形振荡器的输出频率，在半数字锁相环工作前根据所述第二数字控制信号控制对应PMOS管的导通和截至，对所述数字/电压控制振荡器进行初始频率校准。
进一步，如上所述的一种无偏置电流的半数字锁相环，所述变容管跨接在所述环形振荡器中每个差分反相器的正输出端和负输出端之间，用于接收所述比例路径输入的电压控制信号，根据所述电压控制信号改变自身的容值，即改变所述环形振荡器的输出端负载电容的大小，控制所述环形振荡器的输出频率。
进一步，如上所述的一种无偏置电流的半数字锁相环，所述自动频率控制模块设有参考振荡频率信号输入端和环形振荡器输出频率信号输入端，所述参考振荡频率信号输入端用于接收外部输入的参考振荡频率信号，所述环形振荡器输出频率信号输入端与所述环形振荡器的输出端连接，用于接收所述环形振荡器的输出频率信号；
所述自动频率控制模块用于比较所述参考振荡频率信号与所述环形振荡器的输出频率信号之间的频率差，在半数字锁相环工作前根据所述频率差产生第二数字控制信号，根据所述第二数字控制信号控制所述PMOS阵列中对应PMOS管的导通和截至，改变所述环形振荡器的输出频率，对所述数字/电压控制振荡器进行初始频率校准。
进一步，如上所述的一种无偏置电流的半数字锁相环，所述环形振荡器由三级差分反相器级联成环组成，第一级差分反相器的正输出端、负输出端分别与第二级差分反相器的正输入端、负输入端连接，所述第二级差分反相器的正输出端、负输出端分别与第三级差分反相器的正输入端、负输入端连接，所述第三级差分反相器的正输出端、负输出端分别与所述第一级差分反相器的负输入端、正输入端连接。
进一步，如上所述的一种无偏置电流的半数字锁相环，所述PMOS阵列由五个PMOS管并联组成，所述五个PMOS管的源极均与所述电源连接；所述五个PMOS管的漏极均与所述环形振荡器连接，用于产生偏置电压为所述环形振荡器供电；所述五个PMOS管中的其中三个PMOS管的栅极用于接收所述积分路径输入的所述第一数字控制信号，另外两个PMOS管的栅极用于接收所述自动频率控制模块输入的所述第二数字控制信号。
本发明的有益效果在于：本发明所提供的半数字锁相环，能够避免全数字锁相环中复杂的时间数字转换器设计，减小设计难度和复杂度，同时提高系统的鲁棒性。另一方面，该锁相环能够避免模拟锁相环电荷泵和环路滤波器中积分电容的引入，极大的减少了系统的面积，节约设计成本并能够应用于超低电源电压的低功耗系统中。
附图说明
图1为本发明实施例中提供的二类锁相环的结构框图；
图2为本发明实施例中提供的一种无偏置电流的半数字锁相环结构框图；
图3为本发明实施例中提供的数字/电压控制振荡器的结构示意图。
具体实施方式
下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。
如图1所示，θi是输入信号的相位，θo是输出信号的相位，θe是输入信号与输出信号的相位误差，Kpd是鉴相器增益，K1是比例路径增益，积分号代表积分环节，K2是积分路径增益，Kvco是压控振荡器增益。二类锁相环包括前向比例路径和前向积分路径，两者共同作用，是的环路在直流处产生额外的极点，同时非直流处产生一个零点进行相位补偿。同时，为了保证环路达到一定的相位裕度以维持稳定，零点所在的频率必须在环路带宽内。对于常用的基于电荷泵的模拟锁相环路，积分通路由积分电容实现，但是该积分电容占据比较大的面积。在全数字锁相环中，采用累加器实现积分通路，相对而言面积较小，同时适用于工艺的进一步发展。通过对模拟锁相环和全数字锁相环的折中处理，提出一种无偏置电流的半数字锁相环，具体如下。
如图2所示，一种无偏置电流的半数字锁相环，半数字锁相环包括：比例路径、积分路径、数字/电压控制振荡器和分频器，分频器分别与比例路径和积分路径连接，分频器还与数字/电压控制振荡器的输出端连接，比例路径和积分路径均与数字/电压控制振荡器的输入端连接；
比例路径获取外部输入的参考频率信号与分频器反馈的反馈信号之间的相位误差，根据该相位误差产生电压控制信号，根据电压控制信号控制数字/电压控制振荡器的输出频率；
比例路径包括：模拟鉴相器和无源低通滤波器；
模拟鉴相器设置有参考频率信号输入端和分频器反馈信号输入端，该参考频率信号输入端用于接收外部输入的参考频率信号，该分频器反馈信号输入端与分频器的一端连接，用于接收分频器反馈的反馈信号；模拟鉴相器用于获取参考频率信号和反馈信号之间的相位误差；
无源低通滤波器的输入端与模拟鉴相器的输出端连接，无源低通滤波器的输出端与数字/电压控制振荡器连接，无源低通滤波器用于产生电压控制信号，根据电压控制信号控制数字/电压控制振荡器的输出频率。
积分路径用于获取外部输入的参考频率信号与分频器反馈的反馈信号之间的相位误差，根据该相位误差产生数字控制信号，根据数字控制信号控制数字/电压控制振荡器的输出频率。
积分路径包括：二进制鉴相器和有限状态机；
二进制鉴相器设置有参考频率信号输入端和分频器反馈信号输入端，该参考频率信号输入端用于接收外部输入的参考频率信号，该分频器反馈信号输入端与分频器的一端连接，用于接收分频器反馈的反馈信号；二进制鉴相器用于获取参考频率信号和反馈信号之间的相位误差；
有限状态机的输入端与二进制鉴相器的输出端连接，有限状态机的输出端与数字/电压控制振荡器连接，有限状态机用于产生数字控制信号，根据数字控制信号控制数字/电压控制振荡器的输出频率。
需要说明的是，上述的数字/电压控制振荡器可以同时接受模拟信号和数字信号控制。
数字/电压控制振荡器包括：环形振荡器，与环形振荡器连接的PMOS阵列、变容管和自动频率控制模块；
环形振荡器由多级差分反相器级联成环组成，环形振荡器中的每个差分反相器均设有正输入端、负输入端、正输出端和负输出端，在多级差分反相器环路中，前一级差分反相器的正输出端、负输出端分别与后一级差分反相器的正输入端、负输入端连接，最后一级差分反相器的正输出端、负输出端分别与第一级差分反相器的负输入端、正输入端连接。
具体地，环形振荡器由三级差分反相器级联成环组成，第一级差分反相器的正输出端、负输出端分别与第二级差分反相器的正输入端、负输入端连接，第二级差分反相器的正输出端、负输出端分别与第三级差分反相器的正输入端、负输入端连接，第三级差分反相器的正输出端、负输出端分别与第一级差分反相器的负输入端、正输入端连接。
PMOS阵列用于根据积分路径输入的第一数字控制信号控制环形振荡器的输出频率；
PMOS阵列由多个PMOS管并联组成，PMOS阵列的源极与电源连接；PMOS阵列的漏极与环形振荡器连接，用于产生偏置电压为环形振荡器供电；PMOS阵列的栅极用于接收积分路径输入的第一数字控制信号和自动频率控制模块输入的第二数字控制信号，在半数字锁相环工作后根据第一数字控制信号控制对应PMOS管的导通和截至，控制PMOS阵列的漏极的偏置电压，控制环形振荡器的输出频率，在半数字锁相环工作前根据第二数字控制信号控制对应PMOS管的导通和截至，对数字/电压控制振荡器进行初始频率校准。
具体地，PMOS阵列由五个PMOS管并联组成，五个PMOS管的源极均与电源连接；五个PMOS管的漏极均与环形振荡器连接，用于产生偏置电压为环形振荡器供电；五个PMOS管中的其中三个PMOS管的栅极用于接收积分路径输入的第一数字控制信号，另外两个PMOS管的栅极用于接收自动频率控制模块输入的第二数字控制信号。
变容管用于根据比例路径输入的电压控制信号控制环形振荡器的输出频率；
变容管跨接在环形振荡器中每个差分反相器的正输出端和负输出端之间，用于接收比例路径输入的电压控制信号，根据电压控制信号改变自身的容值，即改变环形振荡器的输出端负载电容的大小，控制环形振荡器的输出频率。
自动频率控制模块用于比较外部输入的参考振荡频率信号与环形振荡器的输出频率信号之间的频率差，根据频率差产生第二数字控制信号，根据第二数字控制信号控制PMOS阵列对数字/电压控制振荡器进行初始频率校准。
自动频率控制模块设有参考振荡频率信号输入端和环形振荡器输出频率信号输入端，参考振荡频率信号输入端用于接收外部输入的参考振荡频率信号，环形振荡器输出频率信号输入端与环形振荡器的输出端连接，用于接收环形振荡器的输出频率信号；
自动频率控制模块用于比较参考振荡频率信号与环形振荡器的输出频率信号之间的频率差，根据频率差产生第二数字控制信号，在半数字锁相环工作前根据第二数字控制信号控制PMOS阵列中对应PMOS管的导通和截至，改变环形振荡器的输出频率，对数字/电压控制振荡器进行初始频率校准。
自动频率控制模块可以由锁频环构成。
需要说明的是，如果单独看数字/电压振荡器(不在锁相环中)，它有三个外部输入信号：第一数字控制信号、电压控制信号、参考频率信号。第二数字控制信号只是一个内部信号。
实施例一
如图2所示，该无偏置电流的半数字锁相环包括：模拟鉴相器、二进制鉴相器、无源低通滤波器、有限状态机、数字/电压控制振荡器和分频器。
数字/电压控制振荡器可以同时接受模拟信号和数字信号控制。
模拟鉴相器设置有参考频率信号输入端和分频器反馈信号输入端，以获取两信号的相位误差。
二进制鉴相器设置有参考频率信号输入端和分频器反馈信号输入端，以获取两信号的相位误差。
无源低通滤波器的输入端与模拟鉴相器相连，产生电压控制信号控制数字/电压控制振荡器。
有限状态机的输入端与二进制鉴相器相连，产生数字控制信号控制数字/电压控制振荡器。有限状态机在二进制鉴相器的控制下进行累加或累减操作，代替了模拟锁相环中积分电容，实现了积分作用。
比例路径由传统的模拟鉴相器和无源低通滤波器组成，可以视为一类的锁相环。由于无源滤波器中的电容只产生高阶极点，面积开销较小。
积分路径通过数字化实现，由二进制鉴相器检测相位信号，通过有限状态机进行累加或累减操作，实现积分作用以补偿比例路径有限的频率跟随能力。
在比例路径和积分路径协同工作的情况下，产生附加的零极点对，一方面实现二类锁相环消除静态相位误差，另一方面减小环路滤波器的面积开销，同时在较低功耗的情况下，达到较好的噪声和杂散性能。
本发明提出的无偏置电流的半数字锁相环避免了复杂的时间数字转换器设计，减小了设计的难度和复杂度，同时提高了系统的鲁棒性。另一方面，该锁相环能够避免模拟锁相环电荷泵和环路滤波器中积分电容的引入，极大的减少了系统的面积，节约设计成本并能够应用于超低电源电压的低功耗系统中。无偏置电流的半数字锁相环在模拟和数字锁相环中进行了很好的折中，拥有与模拟电路可比拟的功耗、噪声和杂散性能、以及设计难度，同时拥有与数字电路可比拟的面积、校准能力等优势。
实施例二
如图3所示，数字/电压控制振荡器包括：环形振荡器、PMOS阵列、变容管和自动频率控制模块。
环形振荡器由任意多级差分反相器级联成环组成，差分反相器的级数越少，环形振荡器的振荡频率越高，在本实施例中，该环形振荡器由三级差分反相器构成，这样可以使该振荡器在低电源电压的应用下达到较高的输出频率。差分反相器设有正负输入独端IP、IN和正负输出端OP、ON，注意在差分反相器环路中，需要有一级差分反相器的正、负输出端分别连接到下一集差分反相器的负、正输入端，否则该环形振荡器无法震荡。
PMOS阵列由多个PMOS管并联组成，PMOS的数量可根据需求设定，在本实施例中选用5个PMOS组成该阵列。PMOS阵列的源极与低电源电压的数字/电压振荡器的电源VDD相连，PMOS阵列的漏极产生偏置电压为环形振荡器供电，PMOS阵列的栅极分别连接至不同的数字控制信号CW[0]、CW[1]、CW[2]。PMOS阵列中的PMOS管均工作在线性区，每个PMOS管可等效为一个电阻。每个PMOS管栅极的数字信号控制该PMOS管的导通和截至，代表阵列中的等效电阻接入或断开，从而控制PMOS阵列漏极的电压，进而控制环形振荡器的输出频率，实现振荡器输出频率的数字信号控制。
变容管跨接在环形振荡器中差分反相器的正负输出端之间。外部输入电压信号Vc控制变容管容值改变，相当于改变了环形振荡器的输出端负载电容的大小，进而控制环形振荡器的输出频率，实现振荡器的电压信号控制。
自动频率控制模块设有参考振荡频率信号F0输入端和反馈的环形振荡器输出频率信号输入端，自动频率控制模块比较两信号的频率差，输出数字控制信号AFC[1:0]控制PMOS阵列中的部分PMOS管，改变环形振荡器的输出频率，实现该低电源电压数字/模拟控制振荡器的初始频率校准。该自动频率控制模块可以由一个锁频环来实现。该振荡器实现了数字信号、电压信号和初始参考频率信号三输入控制，工作时无需偏置电流，能够实现振荡器初始振荡频率自动校准。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种无偏置电流的半数字锁相环，其特征在于，所述半数字锁相环包括：比例路径、积分路径、数字/电压控制振荡器和分频器，所述分频器分别与所述比例路径和所述积分路径连接，所述分频器还与所述数字/电压控制振荡器的输出端连接，所述比例路径和所述积分路径均与所述数字/电压控制振荡器的输入端连接；
所述比例路径获取外部输入的参考频率信号与所述分频器反馈的反馈信号之间的相位误差，根据该相位误差产生电压控制信号，根据所述电压控制信号控制所述数字/电压控制振荡器的输出频率；
所述积分路径获取外部输入的所述参考频率信号与所述分频器反馈的反馈信号之间的相位误差，根据该相位误差产生数字控制信号，根据所述数字控制信号控制所述数字/电压控制振荡器的输出频率。
2.根据权利要求1所述的一种无偏置电流的半数字锁相环，其特征在于，所述比例路径包括：模拟鉴相器和无源低通滤波器；
所述模拟鉴相器设置有参考频率信号输入端和分频器反馈信号输入端，该参考频率信号输入端用于接收外部输入的参考频率信号，该分频器反馈信号输入端与所述分频器的一端连接，用于接收所述分频器反馈的反馈信号；所述模拟鉴相器用于获取所述参考频率信号和所述反馈信号之间的相位误差；
所述无源低通滤波器的输入端与所述模拟鉴相器的输出端连接，所述无源低通滤波器的输出端与所述数字/电压控制振荡器连接，所述无源低通滤波器用于产生电压控制信号，根据所述电压控制信号控制所述数字/电压控制振荡器的输出频率。
3.根据权利要求2所述的一种无偏置电流的半数字锁相环，其特征在于，所述积分路径包括：二进制鉴相器和有限状态机；
所述二进制鉴相器设置有参考频率信号输入端和分频器反馈信号输入端，该参考频率信号输入端用于接收外部输入的所述参考频率信号，该分频器反馈信号输入端与所述分频器的一端连接，用于接收所述分频器反馈的反馈信号；所述二进制鉴相器用于获取所述参考频率信号和所述反馈信号之间的相位误差；
所述有限状态机的输入端与所述二进制鉴相器的输出端连接，所述有限状态机的输出端与所述数字/电压控制振荡器连接，所述有限状态机用于产生数字控制信号，根据所述数字控制信号控制所述数字/电压控制振荡器的输出频率。
4.根据权利要求1-3任一项所述的一种无偏置电流的半数字锁相环，其特征在于，所述数字/电压控制振荡器包括：环形振荡器，与所述环形振荡器连接的PMOS阵列、变容管和自动频率控制模块；
所述PMOS阵列用于根据所述积分路径输入的第一数字控制信号控制所述环形振荡器的输出频率；
所述变容管用于根据所述比例路径输入的电压控制信号控制所述环形振荡器的输出频率；
所述自动频率控制模块用于比较外部输入的参考振荡频率信号与所述环形振荡器的输出频率信号之间的频率差，根据所述频率差产生第二数字控制信号，根据所述第二数字控制信号控制所述PMOS阵列对所述数字/电压控制振荡器进行初始频率校准。
5.根据权利要求4所述的一种无偏置电流的半数字锁相环，其特征在于，所述环形振荡器由多级差分反相器级联成环组成，所述环形振荡器中的每个差分反相器均设有正输入端、负输入端、正输出端和负输出端，在多级差分反相器环路中，前一级差分反相器的正输出端、负输出端分别与后一级差分反相器的正输入端、负输入端连接，最后一级差分反相器的正输出端、负输出端分别与第一级差分反相器的负输入端、正输入端连接。
6.根据权利要求5所述的一种无偏置电流的半数字锁相环，其特征在于，所述PMOS阵列由多个PMOS管并联组成，所述PMOS阵列的源极与电源连接；所述PMOS阵列的漏极与所述环形振荡器连接，用于产生偏置电压为所述环形振荡器供电；所述PMOS阵列的栅极用于接收所述积分路径输入的第一数字控制信号和所述自动频率控制模块输入的第二数字控制信号，在半数字锁相环工作后根据所述第一数字控制信号控制对应PMOS管的导通和截至，控制所述PMOS阵列的漏极的偏置电压，控制所述环形振荡器的输出频率，在半数字锁相环工作前根据所述第二数字控制信号控制对应PMOS管的导通和截至，对所述数字/电压控制振荡器进行初始频率校准。
7.根据权利要求6所述的一种无偏置电流的半数字锁相环，其特征在于，所述变容管跨接在所述环形振荡器中每个差分反相器的正输出端和负输出端之间，用于接收所述比例路径输入的电压控制信号，根据所述电压控制信号改变自身的容值，即改变所述环形振荡器的输出端负载电容的大小，控制所述环形振荡器的输出频率。
8.根据权利要求7所述的一种无偏置电流的半数字锁相环，其特征在于，所述自动频率控制模块设有参考振荡频率信号输入端和环形振荡器输出频率信号输入端，所述参考振荡频率信号输入端用于接收外部输入的参考振荡频率信号，所述环形振荡器输出频率信号输入端与所述环形振荡器的输出端连接，用于接收所述环形振荡器的输出频率信号；
所述自动频率控制模块用于比较所述参考振荡频率信号与所述环形振荡器的输出频率信号之间的频率差，根据所述频率差产生第二数字控制信号，在半数字锁相环工作前根据所述第二数字控制信号控制所述PMOS阵列中对应PMOS管的导通和截至，改变所述环形振荡器的输出频率，对所述数字/电压控制振荡器进行初始频率校准。
9.根据权利要求5所述的一种无偏置电流的半数字锁相环，其特征在于，所述环形振荡器由三级差分反相器级联成环组成，第一级差分反相器的正输出端、负输出端分别与第二级差分反相器的正输入端、负输入端连接，所述第二级差分反相器的正输出端、负输出端分别与第三级差分反相器的正输入端、负输入端连接，所述第三级差分反相器的正输出端、负输出端分别与所述第一级差分反相器的负输入端、正输入端连接。
10.根据权利要求6所述的一种无偏置电流的半数字锁相环，其特征在于，所述PMOS阵列由五个PMOS管并联组成，所述五个PMOS管的源极均与所述电源连接；所述五个PMOS管的漏极均与所述环形振荡器连接，用于产生偏置电压为所述环形振荡器供电；所述五个PMOS管中的其中三个PMOS管的栅极用于接收所述积分路径输入的所述第一数字控制信号，另外两个PMOS管的栅极用于接收所述自动频率控制模块输入的所述第二数字控制信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910462835.1A CN110277992A (zh) | 2019-05-30 | 2019-05-30 | 一种无偏置电流的半数字锁相环 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910462835.1A CN110277992A (zh) | 2019-05-30 | 2019-05-30 | 一种无偏置电流的半数字锁相环 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110277992A true CN110277992A (zh) | 2019-09-24 |
Family
ID=67960394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910462835.1A Pending CN110277992A (zh) | 2019-05-30 | 2019-05-30 | 一种无偏置电流的半数字锁相环 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110277992A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113098808A (zh) * | 2021-06-09 | 2021-07-09 | 天津讯联科技有限公司 | 一种具有快速自动频率补偿的cpfsk解调装置及方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101257304A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种双环路频率综合器及其粗调环路的调谐方法 |
| CN102522984A (zh) * | 2011-12-31 | 2012-06-27 | 杭州士兰微电子股份有限公司 | 锁相环及其压控振荡电路 |
| CN104202048A (zh) * | 2014-08-27 | 2014-12-10 | 中国科学技术大学 | 一种宽带全集成锁相环频率综合器 |
| CN104901686A (zh) * | 2015-06-09 | 2015-09-09 | 中山大学 | 一种低相位噪声的锁相环 |
| CN105978560A (zh) * | 2016-05-25 | 2016-09-28 | 王海英 | 一种可编程压控振荡器 |
| CN108712169A (zh) * | 2018-08-23 | 2018-10-26 | 江苏科大亨芯半导体技术有限公司 | 低功耗锁相环频率综合器 |
-
2019
- 2019-05-30 CN CN201910462835.1A patent/CN110277992A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101257304A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种双环路频率综合器及其粗调环路的调谐方法 |
| CN102522984A (zh) * | 2011-12-31 | 2012-06-27 | 杭州士兰微电子股份有限公司 | 锁相环及其压控振荡电路 |
| CN104202048A (zh) * | 2014-08-27 | 2014-12-10 | 中国科学技术大学 | 一种宽带全集成锁相环频率综合器 |
| CN104901686A (zh) * | 2015-06-09 | 2015-09-09 | 中山大学 | 一种低相位噪声的锁相环 |
| CN105978560A (zh) * | 2016-05-25 | 2016-09-28 | 王海英 | 一种可编程压控振荡器 |
| CN108712169A (zh) * | 2018-08-23 | 2018-10-26 | 江苏科大亨芯半导体技术有限公司 | 低功耗锁相环频率综合器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113098808A (zh) * | 2021-06-09 | 2021-07-09 | 天津讯联科技有限公司 | 一种具有快速自动频率补偿的cpfsk解调装置及方法 |
| CN113098808B (zh) * | 2021-06-09 | 2021-08-27 | 天津讯联科技有限公司 | 一种具有快速自动频率补偿的cpfsk解调装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109639272B (zh) | 一种自适应宽带锁相环电路 | |
| CN113014254B (zh) | 锁相环电路 | |
| CN104113303A (zh) | 50%占空比时钟产生电路 | |
| CN101309079A (zh) | 一种用于锁相环电路(pll)的电荷泵结构 | |
| CN100334804C (zh) | 一种时钟发生器及相关的偏置电路 | |
| CN110365333A (zh) | 一种差分积分半数字锁相环 | |
| CN105024693A (zh) | 一种低杂散锁相环频率综合器电路 | |
| CN114785340A (zh) | 一种基于可编程电容阵列的频带锁相环 | |
| CN110365332A (zh) | 一种低电源电压的数字/电压控制振荡器 | |
| CN116232318A (zh) | 锁相环、芯片及电子设备 | |
| CN106444344B (zh) | 一种基于自偏置频率锁定环的高稳定时钟产生电路 | |
| CN102075181B (zh) | 频率合成器及锁频环 | |
| CN110277992A (zh) | 一种无偏置电流的半数字锁相环 | |
| CN112290936A (zh) | 一种能够快速锁定的锁相环电路 | |
| CN107911112A (zh) | 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路 | |
| CN109547017A (zh) | 一种应用于fpga的双环路锁相环模拟核心电路及锁相环 | |
| CN212413138U (zh) | 锁相环电路 | |
| CN108964656A (zh) | 线性插值电路在时钟数据恢复电路中的低功耗应用 | |
| CN209313820U (zh) | 应用于fpga的双环路锁相环模拟核心电路及锁相环 | |
| CN102801416B (zh) | 锁相回路电路 | |
| CN110365330A (zh) | 一种基于fir滤波器的半数字锁相环 | |
| Shan et al. | A charge pump phase-locked loop with dual-voltage controlled VCO applied to 28nm process FPGA | |
| CN118316441B (zh) | 一种双环路展频锁相电路及方法 | |
| Cao | System design and mathematical analysis of self-adjusting stable PLL | |
| CN101895291A (zh) | 一种用于锁相环的片内集成环路滤波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190924 |
|
| RJ01 | Rejection of invention patent application after publication |