CN108712169A - 低功耗锁相环频率综合器 - Google Patents

低功耗锁相环频率综合器 Download PDF

Info

Publication number
CN108712169A
CN108712169A CN201810968369.XA CN201810968369A CN108712169A CN 108712169 A CN108712169 A CN 108712169A CN 201810968369 A CN201810968369 A CN 201810968369A CN 108712169 A CN108712169 A CN 108712169A
Authority
CN
China
Prior art keywords
frequency
tuning
pmos tube
ring oscillator
road
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810968369.XA
Other languages
English (en)
Inventor
张吉利
周俊
林福江
马建强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Technology Giant Semiconductor Technology Co Ltd
Hengtong Optic Electric Co Ltd
Original Assignee
Jiangsu Technology Giant Semiconductor Technology Co Ltd
Jiangsu Hengtong Optic Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Technology Giant Semiconductor Technology Co Ltd, Jiangsu Hengtong Optic Electric Co Ltd filed Critical Jiangsu Technology Giant Semiconductor Technology Co Ltd
Priority to CN201810968369.XA priority Critical patent/CN108712169A/zh
Publication of CN108712169A publication Critical patent/CN108712169A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种低功耗锁相环频率综合器，包括频率粗调回路、频率细调回路、环形振荡器和调谐变容管；调谐变容管具有第一调谐端和第二调谐端，第一调谐端与环形振荡器的输出节点连接，第二调谐端与频率细调回路连接，频率粗调回路与环形振荡器连接。本发明的锁相环频率综合器，通过频率粗调回路在环形振荡器的众多子频带中选择出中心工作频率趋近于目标频率的目标子频带，实现频率的粗调；粗调获得目标子频带后，通过频率细调回路产生并输出可变的调谐电压，驱动调谐变容管在目标子频带范围内连续调谐；降低压控振荡器的电压‑频率调谐增益，从而降低锁相环频率综合器对控制电压上的噪声灵敏度。

Description

低功耗锁相环频率综合器
技术领域
本发明属于锁相环技术领域，涉及一种低功耗锁相环频率综合器。
背景技术
锁相环频率综合器被广泛的应用在集成电路中，为数字电路、数据转换器、芯片接口等提供多相位时钟信号。这类锁相环频率综合器通常基于环形振荡器实现。由于环形振荡器的相位噪声性能较差，是制约环形振荡器锁相环噪声性能的关键因素。为了得到较好的输出相位噪声性能，锁相环通常采用较大的环路带宽以抑制环形振荡器的相位噪声，达到优化锁相环输出相位噪声性能的目的。
传统的环形振荡器如图1所示，锁相环通常采用电压-电流转换器将环路滤波器的电压信号转化成电流信号，通过控制环形振荡器的充电或放电电流大小实现频率调谐。然而，在实际设计中要求电压-电流转换器的带宽要远大于锁相环环路带宽，以避免电压-电流转换器对锁相环环路稳定性的影响。环形振荡器锁相环的环路带宽一般在几MHz至几十MHz，电压-电流转换器在保证增益的同时，带宽需要达到几百MHz以上，导致电压-电流转换器会消耗大量的功耗。此外，电压-电流转换器的噪声将直接增加到环形振荡器上，恶化振荡器噪声性能。
环形压控振荡器具有面积小、调谐范围大的特点。使用一根调谐曲线覆盖目标频率带，需要增大振荡器的电压-频率调谐增益。以1V的电压调谐范围、2GHz的输出频率范围为例，振荡器的电压-频率平均调谐增益将达到2GHz/V。如此大的增益，使得锁相环噪声特别敏感，影响到锁相环的噪声性能。
发明内容
本发明要解决的技术问题是提供一种低功耗锁相环频率综合器，确保覆盖目标频率范围的同时降低压控振荡器的电压-频率调谐增益，改善环形压控振荡器的功耗性能和相位噪声性能，简化了环路滤波器和环形压控振荡器的接口。
为了解决上述技术问题，本发明提供了一种低功耗锁相环频率综合器，包括频率粗调回路、频率细调回路、环形振荡器和调谐变容管；所述调谐变容管的电容值随控制电压的变化而连续变化，所述调谐变容管具有第一调谐端和第二调谐端，所述第一调谐端与环形振荡器的输出节点连接，所述第二调谐端与频率细调回路连接，所述频率粗调回路与环形振荡器连接；
所述频率粗调回路比较环形振荡器的工作频率和目标频率，根据比较结果调整环形振荡器的充电或放电电流大小，使得环形振荡器的工作频率趋近于目标频率，并锁定环形振荡器工作频率趋近于目标频率时所在的频带；
所述频率细调回路产生并输出调谐电压，所述调谐变容管在调谐电压的驱动下改变环形振荡器的节点电容，在锁定频带范围内调谐所述环形振荡器的工作频率，直至相位锁定；
所述频率粗调回路运行时、所述频率细调回路断开；所述频率细调回路运行时、所述频率粗调回路断开。
本发明一个较佳实施例中，进一步包括所述频率细调回路包括调谐电压产生电路，所述调谐电压产生电路串联第一开关SW1后连接调谐变容管的第二调谐端。
本发明一个较佳实施例中，进一步包括所述调谐电压产生电路包括鉴频鉴相器、电荷泵、环路滤波器和分频器，所述分频器的输入端连接环形振荡器的输出端，所述分频器的输出端连接鉴频鉴相器的反馈输入端，所述鉴频鉴相器的输出端连接电荷泵的输入端，所述电荷泵的输出端连接环路滤波器的输入端，所述环路滤波器的输出端串联第一开关SW1后连接调谐变容管的第二调谐端。
本发明一个较佳实施例中，进一步包括所述频率粗调回路包括偏置电压产生电路和数控电流源电路；所述数控电流源电路连接环形振荡器，用于控制所述环形振荡器的充电或放电电流大小；所述偏置电压产生电路串联第二开关SW2后连接调谐变容管的第二调谐端，所述偏置电压产生电路用于产生固定的偏置电压。
本发明一个较佳实施例中，进一步包括所述频率粗调回路还包括频率检测电路和数字控制电路；所述频率检测电路用于检测环形振荡器的工作频率；所述数字控制电路根据环形振荡器的工作频率和目标频率的比较结果产生数字控制位和控制信号，第一开关和第二开关在控制信号的控制下导通或者关闭，所述数控电流源电路根据数字控制位调整输出电流源的大小。
本发明一个较佳实施例中，进一步包括所述数控电流源电路包括基准偏置单元和数控电流源阵列，所述数控电流源阵列用于产生并输出所述环形振荡器的充放电电流；所述数控电流源阵列具有多个数控电流源单元；
所述基准偏置单元包括基准开关管SW和基准PMOS管MPC，所述基准开关管为PMOS管；基准开关管SW的源极连接电源VDD、其栅极接地、其漏极连接基准PMOS管MPC的源极；基准PMOS管MPC的栅极和漏极均连接至基准偏置电路；
所述数控电流源阵列包括第一PMOS管和第二PMOS管，第一PMOS管的源极连接电源、其栅极连接数字控制位、其漏极连接第二PMOS管的源极；第二PMOS管的栅极连接基准PMOS管MPC的栅极，其漏极连接环形振荡器。
本发明一个较佳实施例中，进一步包括所述电源(VDD)和基准PMOS管(MPC)的栅极之间连接有去耦电容CD。
本发明一个较佳实施例中，进一步包括各所述数控电流源单元输出的电流依次以二进制编码方式变化。
本发明一个较佳实施例中，进一步包括所述环形振荡器包括依次级联的四个差分延时单元，四个所述差分延时单元的结构相同；所述差分延时单元包括第三PMOS管、第四PMOS管、第一NMOS管和第二NMOS管；第三PMOS管的源极连接数控电流源阵列的电流输出端，第三PMOS管的漏极连接第一NMOS管的漏极，第一NMOS管的源极接地，第三PMOS管的栅极和第一NMOS管的栅极连接；第四PMOS管的源极连接数控电流源阵列的电流输出端，第四PMOS管的漏极连接第二NMOS管的漏极，第二NMOS管的源极接地，第四PMOS管的栅极和第二NMOS管的栅极连接。
本发明一个较佳实施例中，进一步包括第三PMOS管的漏极和第一NMOS管的漏极的连接端形成输出节点O-，第四PMOS管的漏极和第二NMOS管的漏极的连接端形成输出节点O+，输出节点O+和输出节点O-之间设有彼此并联的反相器一和反相器二。
本发明与现有技术相比的优点和技术效果为：
(1)本发明的锁相环频率综合器，通过频率粗调回路在环形振荡器的众多子频带中选择出中心工作频率趋近于目标频率的目标子频带，实现频率的粗调；粗调获得目标子频带后，通过频率细调回路产生并输出可变的调谐电压，由调谐电压驱动调谐变容管在目标子频带范围内连续调谐，实现频率细调，直至相位锁定；以此频率粗调和频率细调配合的方式能够确保锁相环在获取宽频带的同时，降低压控振荡器的电压-频率调谐增益，从而降低锁相环频率综合器对控制电压上的噪声灵敏度。
(2)通过在环形振荡器中引入调谐变容管，相较于传统的电压-电流转换方式，能够简化环路滤波器和环形压孔振荡器之间的接口，降低锁相环设计的复杂度。
(3)环形振荡器中引入调谐变容管来取代传统环形振荡器中的电压-电流转换器，能够打破传统环形振荡器型锁相环的噪声优化和功耗优化的矛盾。
附图说明
图1是现有技术中锁相环频率综合器的结构框图；
图2是本发明优选实施例中低功耗锁相环频率综合器的结构框图；
图3是本发明优选实施例中数控电流源电路和环形振荡器的电路原理图；
图4是本发明优选实施例中环形振荡器采用的差分延时单元的原理图；
图5是本发明优选实施例中调谐变容管的电压-电容调谐曲线图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
实施例
如图2所示，本实施例公开了一种低功耗锁相环频率综合器，包括频率粗调回路、频率细调回路、环形振荡器17和调谐变容管18；上述环形振荡器17用于产生工作频率，上述调谐变容管18的电容值随控制电压的变化而连续变化，上述调谐变容管18具有第一调谐端和第二调谐端，上述第一调谐端与环形振荡器17的输出节点连接，上述第二调谐端与频率细调回路连接，上述频率粗调回路与环形振荡器17连接。
上述频率粗调回路包括频率检测电路10、数字控制电路11、偏置电压产生电路12和数控电流源电路16。上述频率检测电路10用于检测环形振荡器17的工作频率，上述数控电流源电路16连接环形振荡器17，用于控制上述环形振荡器17的充电或放电电流大小；上述偏置电压产生电路12用于产生固定的偏置电压，上述偏置电压产生电路16串联第二开关SW2后连接调谐变容管18的第二调谐端。上述数字控制电路11产生数字控制位和控制信号，第一开关SW1和第二开关SW2在控制信号的控制下导通或者关闭，上述数控电流源电路16根据数字控制位调整输出。
上述频率细调回路包括鉴频鉴相器1、电荷泵2、环路滤波器3、分频器4、环形压控振荡器15和缓冲器6，环形压控振荡器15由环形振荡器17和调谐变容管18组成。环形振荡器17的输出端连接缓冲器6后连接至分频器4输入端，上述分频器4的输出端连接鉴频鉴相器1反馈输入端，上述鉴频鉴相器1的输出端连接电荷泵2的输入端，上述电荷泵2的输出端连接环路滤波器3的输入端，上述环路滤波器3的输出端串联第一开关SW1后连接调谐变容管18的第二调谐端。
上述鉴频鉴相器1将输入的参考信号和分频器4输出的反馈信号的相位差转换成脉冲信号输出；电荷泵2用于产生脉冲电流信号，环形滤波器3用于将电荷泵2输出的脉冲电流转成电压信号，并进行滤波；分频器4对环形振荡器17输出频率信号进行分频，产生反馈时钟信号输入鉴频鉴相器1。
本发明中的锁相环频率综合器，通过频率粗调回路和频率细调回路的配合实现相位锁定，其配合实现相位锁定的过程如下：
(1)开环频率粗调：
控制第一开关SW1断开，第二开关SW2闭合，此时调谐变容管18的第二调谐端与偏置电压产生电路连接，环形振荡器17在偏置电压的驱动下启动运行产生工作频率，频率检测电路10检测环形振荡器17的工作频率，并将检测到的工作频率与目标频率进行比较，输出比较结果(低于目标频率、高于目标频率、和目标频率最为接近)，数字控制电路11根据比较结果产生数字控制位来控制数控电流源电路11产生用于控制环形振荡器17的充电或者放电电流大小，使得环形振荡器17的工作频率趋近于目标频率，从环形振荡器的众多子频带中选择出中心工作频率最接近目标频率的子频带，并锁定此子频带为目标频带，实现频率粗调。
此处需要说明的是，环形振荡器17具有众多子频带，比如具有以下几个子频带100MHz-200MHz、200MHz-300MHz、300MHz-400MHz、400MHz-500MHz，调整控制环形振荡器17充放电电流的大小，使得环形振荡器17输出的工作频率发生变化。当目标频率为220MHz时，200MHz-300MHz为对应当前目标频率的目标频带，在频率粗调阶段锁定这一目标频带。
(2)闭环频率细调：
在锁定目标频带后，控制第一开关SW1闭合，第二开关SW2断开，此时调谐变容管18的第二调谐端与环路滤波器3连接，鉴频鉴相器1根据输入的参考时钟信号和分频器4输出的反馈时钟信号之间的相位差产生窄脉冲信号，控制电荷泵2充电或放电的时长；环路滤波器3将电荷泵2充电或放电的电流转化成电压信号，并进行滤波；环路滤波器3输出端调谐电压控制调谐变容管18的第二调谐端的电压；当环路滤波器3输出电压发生改变时，调谐变容管18的电容大小发生变化如图5所示，即环形振荡器17延时单元输出节点O-/O+上的电容大小发生改变，在锁定频带范围内调谐环形振荡器17的工作频率，而实现频率细调，达到相位锁定的目的。
具体的，如图3所示，上述数控电流源电路包括基准偏置单元和数控电流源阵列，上述数控电流源阵列用于产生并输出上述环形振荡器的充放电电流；上述数控电流源阵列具有多个数控电流源单元；
上述基准偏置单元包括基准开关管SW和基准PMOS管MPC，上述基准开关管为PMOS管；基准开关管SW的源极连接电源VDD、其栅极接地、其漏极连接基准PMOS管MPC的源极；基准PMOS管MPC的栅极和漏极均连接至基准偏置电路；
如图3所示，第一级的数控电流源单元包括第一PMOS管SW0和第二PMOS管MPC0，第二级的数控电流源单元包括第一PMOS管SW1和第二PMOS管MPC1，依次类推，第N级的数控电流源单元包括第一PMOS管SWN-1和第二PMOS管MPCN-1。
以上每级数控电流源单元的PMOS管之间的连接关系均相同：第一PMOS管的源极连接电源VDD、其栅极连接数字控制位、其漏极连接第二PMOS管的源极；第二PMOS管的栅极连接基准PMOS管MPC的栅极，其漏极连接环形振荡器17。
其中第一PMOS管在数控电流源单元中起到开关作用，第二PMOS管在数控电流源单元中起到尾电流源的作用，数字控制位D0～DN-1通过SW0～SWN-1控制尾电流源MPC0～MPCN-1的通断来控制流过环形振荡器17的电流ICT的大小。为了获得较大的电流调谐范围，以上各级数控电流源单元输出的电流依次以二进制编码方式变化，分别为20、21、22、23........2N-1。
上述电源VDD和基准PMOS管MPC的栅极之间连接有去耦电容CD，去耦电容CD将电源电压上的噪声耦合到基准偏置电路上，保证第二PMOS管栅极和源极两端电压的稳定，保证数控电流源单元输出的电流大小不受电源噪声的影响，提高环形振荡器对电源噪声的免疫能力，减小电源噪声对环形振荡器噪声性能的影响。
具体的，如图3-4所示，上述环形振荡器包括依次级联的四个差分延时单元(20、21、22、23)，四个上述差分延时单元的结构相同；上述差分延时单元包括第三PMOS管24、第四PMOS管26、第一NMOS管25和第二NMOS管27。
第三PMOS管24的源极连接数控电流源阵列的电流输出端；第三PMOS管24的漏极连接第一NMOS管25的漏极、且两者的连接端形成输出节点O-；第一NMOS管25的源极接地；第三PMOS管24的栅极和第一NMOS管25的栅极连接、且两者的连接端形成节点IN+；第四PMOS管26的源极连接数控电流源阵列的电流输出端；第四PMOS管26的漏极连接第二NMOS管27的漏极、且两者的连接端形成输出节点O+；第二NMOS管27的源极接地；第四PMOS管26的栅极和第二NMOS管27的栅极连接、且两者的连接端形成节点IN-；输出节点O+和输出节点O-之间设有彼此并联的反相器一28和反相器二29。
数控电流源阵列的电流输出端与延时单元(20、21、22、23)的第三PMOS管24和第四PMOS管26的源级相连，用于控制第三PMOS管24和第四PMOS管26对节点O-和O+的充电电流大小；调谐变容管18的第一调谐端连接到环形振荡器17差分延时单元输出节点O-/O+，第二调谐端连接到第一开关SW1一端和第二开关SW2一端，通过控制第二调谐端的电压改变调谐变容管18在差分延时单元输出端O-/O+的节点电容大小，从而实现频率细调，达到相位锁定的目的。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (10)

1.一种低功耗锁相环频率综合器，其特征在于：包括频率粗调回路、频率细调回路、环形振荡器和调谐变容管；所述调谐变容管的电容值随控制电压的变化而连续变化，所述调谐变容管具有第一调谐端和第二调谐端，所述第一调谐端与环形振荡器的输出节点连接，所述第二调谐端与频率细调回路连接，所述频率粗调回路与环形振荡器连接；
所述频率粗调回路比较环形振荡器的工作频率和目标频率，根据比较结果调整环形振荡器的充电或放电电流大小，使得环形振荡器的工作频率趋近于目标频率，并锁定环形振荡器工作频率趋近于目标频率时所在的频带；
所述频率细调回路产生并输出调谐电压，所述调谐变容管在调谐电压的驱动下改变环形振荡器的节点电容，在锁定频带范围内调谐所述环形振荡器的工作频率，直至相位锁定；
所述频率粗调回路运行时、所述频率细调回路断开；所述频率细调回路运行时、所述频率粗调回路断开。
2.如权利要求1所述的低功耗锁相环频率综合器，其特征在于：所述频率细调回路包括调谐电压产生电路，所述调谐电压产生电路串联第一开关(SW1)后连接调谐变容管的第二调谐端。
3.如权利要求2所述的低功耗锁相环频率综合器，其特征在于：所述调谐电压产生电路包括鉴频鉴相器、电荷泵、环路滤波器和分频器，所述分频器的输入端连接环形振荡器的输出端，所述分频器的输出端连接鉴频鉴相器的反馈输入端，所述鉴频鉴相器的输出端连接电荷泵的输入端，所述电荷泵的输出端连接环路滤波器的输入端，所述环路滤波器的输出端串联第一开关(SW1)后连接调谐变容管的第二调谐端。
4.如权利要求1所述的低功耗锁相环频率综合器，其特征在于：所述频率粗调回路包括偏置电压产生电路和数控电流源电路；所述数控电流源电路连接环形振荡器，用于控制所述环形振荡器的充电或放电电流大小；所述偏置电压产生电路串联第二开关(SW2)后连接调谐变容管的第二调谐端，所述偏置电压产生电路用于产生固定的偏置电压。
5.如权利要求4所述的低功耗锁相环频率综合器，其特征在于：所述频率粗调回路还包括频率检测电路和数字控制电路；所述频率检测电路用于检测环形振荡器的工作频率；所述数字控制电路根据环形振荡器的工作频率和目标频率的比较结果产生数字控制位和控制信号，第一开关和第二开关在控制信号的控制下导通或者关闭，所述数控电流源电路根据数字控制位调整输出电流源的大小。
6.如权利要求4所述的低功耗锁相环频率综合器，其特征在于：所述数控电流源电路包括基准偏置单元和数控电流源阵列，所述数控电流源阵列用于产生并输出所述环形振荡器的充放电电流；所述数控电流源阵列具有多个数控电流源单元；
所述基准偏置单元包括基准开关管(SW)和基准PMOS管(MPC)，所述基准开关管为PMOS管；基准开关管(SW)的源极连接电源(VDD)、其栅极接地、其漏极连接基准PMOS管(MPC)的源极；基准PMOS管(MPC)的栅极和漏极均连接至基准偏置电路；
所述数控电流源阵列包括第一PMOS管和第二PMOS管，第一PMOS管的源极连接电源、其栅极连接数字控制位、其漏极连接第二PMOS管的源极；第二PMOS管的栅极连接基准PMOS管(MPC)的栅极，其漏极连接环形振荡器。
7.如权利要求6所述的低功耗锁相环频率综合器，其特征在于：所述电源(VDD)和基准PMOS管(MPC)的栅极之间连接有去耦电容(CD)。
8.如权利要求6所述的低功耗锁相环频率综合器，其特征在于：各所述数控电流源单元输出的电流依次以二进制编码方式变化。
9.如权利要求6所述的低功耗锁相环频率综合器，其特征在于：所述环形振荡器包括依次级联的四个差分延时单元，四个所述差分延时单元的结构相同；所述差分延时单元包括第三PMOS管、第四PMOS管、第一NMOS管和第二NMOS管；第三PMOS管的源极连接数控电流源阵列的电流输出端，第三PMOS管的漏极连接第一NMOS管的漏极，第一NMOS管的源极接地，第三PMOS管的栅极和第一NMOS管的栅极连接；第四PMOS管的源极连接数控电流源阵列的电流输出端，第四PMOS管的漏极连接第二NMOS管的漏极，第二NMOS管的源极接地，第四PMOS管的栅极和第二NMOS管的栅极连接。
10.如权利要求9所述的低功耗锁相环频率综合器，其特征在于：第三PMOS管的漏极和第一NMOS管的漏极的连接端形成输出节点O-，第四PMOS管的漏极和第二NMOS管的漏极的连接端形成输出节点O+，输出节点O+和输出节点O-之间设有彼此并联的反相器一和反相器二。
CN201810968369.XA 2018-08-23 2018-08-23 低功耗锁相环频率综合器 Pending CN108712169A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810968369.XA CN108712169A (zh) 2018-08-23 2018-08-23 低功耗锁相环频率综合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810968369.XA CN108712169A (zh) 2018-08-23 2018-08-23 低功耗锁相环频率综合器

Publications (1)

Publication Number Publication Date
CN108712169A true CN108712169A (zh) 2018-10-26

Family

ID=63873522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810968369.XA Pending CN108712169A (zh) 2018-08-23 2018-08-23 低功耗锁相环频率综合器

Country Status (1)

Country Link
CN (1) CN108712169A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109525259A (zh) * 2018-10-22 2019-03-26 湖北三江航天险峰电子信息有限公司 一种调频发射装置
CN109639270A (zh) * 2018-12-07 2019-04-16 上海安路信息科技有限公司 一种压控振荡器电路
CN110277992A (zh) * 2019-05-30 2019-09-24 芯创智（北京）微电子有限公司 一种无偏置电流的半数字锁相环
CN110365333A (zh) * 2019-05-30 2019-10-22 芯创智（北京）微电子有限公司 一种差分积分半数字锁相环
CN110365332A (zh) * 2019-05-30 2019-10-22 芯创智（北京）微电子有限公司 一种低电源电压的数字/电压控制振荡器
CN110365330A (zh) * 2019-05-30 2019-10-22 芯创智（北京）微电子有限公司 一种基于fir滤波器的半数字锁相环
CN112953524A (zh) * 2021-01-29 2021-06-11 深圳市南方硅谷半导体有限公司 一种全数字控制振荡器
CN113364458A (zh) * 2021-06-08 2021-09-07 南京邮电大学 一种高频率分辨率的数控振荡器电路
WO2024113809A1 (zh) * 2022-11-30 2024-06-06 华为技术有限公司 一种环形振荡器和通信装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868399A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器和锁相环失锁检测及调节方法
US20130181781A1 (en) * 2012-01-12 2013-07-18 Chun Geik Tan Differential ring oscillator and method for calibrating the differential ring oscillator
CN104796141A (zh) * 2015-04-16 2015-07-22 西安电子科技大学 一种ZigBee系统双环路全自动频带调谐锁相环
CN107332557A (zh) * 2017-06-28 2017-11-07 中国科学技术大学 一种具有温度补偿的环形压控振荡器
CN107612544A (zh) * 2017-09-30 2018-01-19 中国科学技术大学 一种宽带混合调谐环形压控振荡器
CN208128224U (zh) * 2018-08-23 2018-11-20 江苏科大亨芯半导体技术有限公司 低功耗锁相环频率综合器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130181781A1 (en) * 2012-01-12 2013-07-18 Chun Geik Tan Differential ring oscillator and method for calibrating the differential ring oscillator
CN102868399A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器和锁相环失锁检测及调节方法
CN104796141A (zh) * 2015-04-16 2015-07-22 西安电子科技大学 一种ZigBee系统双环路全自动频带调谐锁相环
CN107332557A (zh) * 2017-06-28 2017-11-07 中国科学技术大学 一种具有温度补偿的环形压控振荡器
CN107612544A (zh) * 2017-09-30 2018-01-19 中国科学技术大学 一种宽带混合调谐环形压控振荡器
CN208128224U (zh) * 2018-08-23 2018-11-20 江苏科大亨芯半导体技术有限公司 低功耗锁相环频率综合器

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109525259B (zh) * 2018-10-22 2020-09-25 湖北三江航天险峰电子信息有限公司 一种调频发射装置
CN109525259A (zh) * 2018-10-22 2019-03-26 湖北三江航天险峰电子信息有限公司 一种调频发射装置
CN109639270A (zh) * 2018-12-07 2019-04-16 上海安路信息科技有限公司 一种压控振荡器电路
CN109639270B (zh) * 2018-12-07 2021-07-20 上海安路信息科技股份有限公司 一种压控振荡器电路
CN110365333A (zh) * 2019-05-30 2019-10-22 芯创智（北京）微电子有限公司 一种差分积分半数字锁相环
CN110365330A (zh) * 2019-05-30 2019-10-22 芯创智（北京）微电子有限公司 一种基于fir滤波器的半数字锁相环
CN110365332A (zh) * 2019-05-30 2019-10-22 芯创智（北京）微电子有限公司 一种低电源电压的数字/电压控制振荡器
CN110277992A (zh) * 2019-05-30 2019-09-24 芯创智（北京）微电子有限公司 一种无偏置电流的半数字锁相环
CN110365333B (zh) * 2019-05-30 2022-11-18 芯创智（北京）微电子有限公司 一种差分积分半数字锁相环
CN110365330B (zh) * 2019-05-30 2022-11-25 芯创智（北京）微电子有限公司 一种基于fir滤波器的半数字锁相环
CN112953524A (zh) * 2021-01-29 2021-06-11 深圳市南方硅谷半导体有限公司 一种全数字控制振荡器
CN113364458A (zh) * 2021-06-08 2021-09-07 南京邮电大学 一种高频率分辨率的数控振荡器电路
CN113364458B (zh) * 2021-06-08 2022-09-16 南京邮电大学 一种高频率分辨率的数控振荡器电路
WO2024113809A1 (zh) * 2022-11-30 2024-06-06 华为技术有限公司 一种环形振荡器和通信装置

Similar Documents

Publication Publication Date Title
CN108712169A (zh) 低功耗锁相环频率综合器
TWI281790B (en) A self-calibrating, fast-locking frequency synthesizer
CN102868397B (zh) 可优化压控振荡器性能的自校正频率综合器及其优化方法
Yang et al. Fast-switching frequency synthesizer with a discriminator-aided phase detector
CN104202048B (zh) 一种宽带全集成锁相环频率综合器
Kong et al. 25.7 A 2.4 GHz 4mW inductorless RF synthesizer
CN102684685B (zh) 锁相回路及其方法
CN108462490A (zh) 频率合成器电路、锁相环电路和切换方法
CN206211980U (zh) 一种自适应带宽全集成小数分频锁相环
CN110445491B (zh) 一种基于预设频率及动态环路带宽的锁相环
CN201328110Y (zh) 锁相式频率跟踪装置
Lu et al. An 18-mW 1.175–2-GHz frequency synthesizer with constant bandwidth for DVB-T tuners
CN101783677A (zh) 一种锁相环的锁定方法及锁定电路
CN104242930B (zh) 一种应用于无线收发系统的频率综合器
CN102970031A (zh) 锁相环频率综合器和保持频率综合器环路带宽稳定的方法
Jahan et al. A low-power FSK/OOK transmitter for 915 MHz ISM band
US20060269014A1 (en) Oscillator frequency selection
CN204272083U (zh) 一种超短波跳频电台用频率合成器
Mercandelli et al. 32.3 A 12.9-to-15.1 GHz digital PLL based on a bang-bang phase detector with adaptively optimized noise shaping achieving 107.6 fs integrated jitter
CN105610436B (zh) 一种具备自适应加速锁定结构的电荷泵锁相环
CN208128224U (zh) 低功耗锁相环频率综合器
CN108365846A (zh) 一种基于有源电感变压器的电流模锁相环结构
CN104079315A (zh) 多标准性能可重构式i/q正交载波发生器
Sun An analog PLL-based clock and data recovery circuit with high input jitter tolerance
CN105610437A (zh) 一种快速宽带跳频源模块的环路滤波装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181026

WD01 Invention patent application deemed withdrawn after publication